KR19990049426A - 프로세서 보드간의 메시지 전송장치 - Google Patents

Abstract

개시된 내용은 각 프로세서 보드 간의 정보교환을 위한 메시지를 보다 효율적으로 전송하여 메시지 전송효율을 향상시키도록 한 프로세서 보드 간의 메시지 전송 장치에 관한 것이다.

본 발명은 보드내의 프로세서와 외부 프로세서가 동시에 접근가능하게 한 공유메모리와, 상기 보드내의 프로세서의 신호가 외부로 송출될 때 충돌방지를 위한 프로세서 선택 신호 발생부와, 외부 프로세서가 보드내의 공유메모리를 접근하기 위한 수신버퍼부와, 상기 프로세서가 다른 보드의 공유메모리를 접근하기 위하여 신호를 전송하는 송출버퍼부를 포함하는 것을 그 특징으로 한다.

본 발명에 따르면, 보드내의 프로세서와 외부 프로세서의 공유메모리 접근시간을 구분할 필요가 없으며, 외부 프로세서로 전송할 메시지를 저장할 공유메모리 영역이 필요 없다는 것이다, 또한 어드레스 발생부 없이도 프로세서의 어드레스로만 공유메모리의 접근이 가능하게 하는 효과가 있다.

Description

프로세서 보드 간의 메시지 전송 장치

본 발명은 프로세서 보드 간의 메시지 전송 장치에 관한 것으로, 특히 VIPS - HD 시스템에서의 각 프로세서 보드 간의 정보교환을 위한 메시지를 보다 효율적으로 전송하여 메시지 전송효율을 향상시키도록 한 프로세서 보드 간의 메시지 전송 장치에 관한 것이다.

도 1은 종래의 프로세서 보드 간의 연결 구성도로서, 도 1에서와 같이 16개의 프로세서 보드(1∼16)간에 데이터 신호선(D)과, 각 프로세서 보드(1∼16)간의 동기를 위한 동기클록신호선(SC)으로 연결구성되며, 상기 각 프로세서 보드 내부 구성도가 도 2에 도시되어 있다. 도 2에서와 같이 상기 각 프로세서 보드 내부에는 보드의 동작을 관리하는 프로세서(10), 외부 데이터 버퍼부(20), 공유메모리의 어드레스를 선택하는 어드레스 선택버퍼부(30), 공유메모리의 제어신호를 선택하는 제어신호 선택부(40), 공유메모리의 데이터를 선택하는 데이터 선택버퍼부(50), 각 공유메모리간 메시지 전송을 위한 복사 어드레스 발생부(60), 각 프로세서 보드 간의 공유메모리 점유시간영역을 관리하는 시간 제어 신호 발생부(70)로 구성된다.

그리고, 도 2에 도시한 부호중 A는 어드레스선, C는 제어선, D는 데이터선을 표시한다.

도 3은 공유메모리의 구조도로서, 상기 공유메모리는 각 프로세서 마다 메시지를 전송할 때 쓸수있는 영역이 고정되어 있으며, 모든 프로세서 보드는 동일한 구조를 가지고 있다.

그리고, 각 프로세서는 자신의 보드내에 있는 자신의 전송메시지 블록에만 메시지를 쓸수 있고, 읽어볼수 있는 영역은 자신의 보드내에 있는 공유메모리 전 영역이다.

도 4는 공유메모리의 접근 시간 영역도로서, 도 4에서와 같이 모든 보드의 공유메모리 복사는 시스템 동기클럭신호가 기준이 되며, 전반부(16msec)는 보드 간의 공유메모리 복사구간이고, 후반부(16msec)는 프로세서가 자신의 보드내 공유메모리 내용을 처리하는 구간으로 전반부, 후반부가 주기적으로 반복 수행된다.

여기서, 전반부(공유메모리 복사구간)는 다시 16개의 각 프로세서 보드 구간으로 나누어지며, 보드1의 시간영역에서는 첫 번째 보드의 공유메모리중 자신의 프로세서가 쓴 첫 번째 블록의 내용이 다른 모든 프로세서 보드의 공유메모리에 있는 첫 번째 블록으로 복사한다.

보드2의 시간영역에서는 두 번째 보드의 공유메모리중 두 번째 블록의 내용이 다른 모든 프로세서 보드의 공유메모리에 있는 두 번째 블록으로 복사되며, 이렇게 전반부가 끝나는 시간에는 모든 보드의 공유메모리의 내용이 동일하게 된다.

후반부(프로세서 점유구간)에서는 보드내의 프로세서가 공유메모리를 분석하여 자신에게 전달된 메시지이면 이를 처리하고, 다른 보드에 전송할 메시지가 있으면 보낼 보드의 주소와 자신의 주소를 메시지에 실어서 보드내의 자신에게 할당된 공유메모리의 블록에 쓴다.

그리고, 모든 프로세서는 자신의 보드내에 있는 공유메모리만 접근가능하며, 자신에게 할당된 블록에만 메시지를 쓸수있고, 공유메모리 전 구간을 읽어볼수 있다.

또한 프로세서가 공유메모리를 점유하는 시간은 후반부(프로세서 점유시간)에만 가능하고, 전반부(공유메모리 복사구간)에는 접근할 수 없다.

그런데, 시간영역중에서의 전반부는 보드 내의 프로세서와 외부의 프로세서가 공유메모리에 접근할 수가 없고, 또한 각 보드 내의 공유메모리중 프로세서가 쓸수 있는 부분이 제한되고 있다.

또한 프로세서에서 발생하는 어드레스 외에 공유메모리 내용을 복사하기 위한 어드레스 발생부가 필요하는 결과를 초래한다.

따라서, 본 발명은 상기와 같은 점을 감안하여 이루어진 것으로서, 특히 각 프로세서 보드 간의 정보교환을 위한 메시지를 보다 효율적으로 전송하여 메시지 전송효율을 향상시키는 프로세서 간 메시지 전송 장치를 제공하므로서, 보드내의 프로세서와 외부 프로세서의 공유메모리 접근 시간을 구분할 필요가 없게 하고, 또한 외부 프로세서로 전송할 메시지를 저장할 공유메모리의 영역이 필요 없게 함게 동시에 공유메모리를 복사하기 위한 어드레스 발생부 없이도 프로세서의 어드레스로만 공유메모리를 접근 가능하도록 하는데 목적이 있다.

도 1은 종래의 프로세서보드 간의 연결 구성도.

도 2는 종래의 프로세서보드 내부 구성도.

도 3은 공유메모리의 구조도.

도 4는 공유메모리의 접근 시간 영역도이고,

도5는 본 발명의 프로세서보드 간의 연결 구성도.

도 6은 본 발명에서의 프로세서보드 내부 구성도.

도 7은 공유메모리의 접근 시간 영역도이다.

*도면의 주요 부분에 대한 부호의 설명*

1∼16:프로세서 보드 100:프로세서

200:공유메모리 300:프로세서 선택 신호발생부

400:송출버퍼부 500:수신버퍼부

상기의 목적들을 달성하기 위한 본 발명은, 프로세서에서 송출한 어드레스선, 메시지 내용이 실리는 데이터선, 보드간의 동기를 위한 클럭신호선, 쓰고 읽기위한 제어신호선들과 상호 연결한 다수의 프로세서 보드와, 상기 프로세서 보드는 프로세서와 외부 프로세서가 동시에 접근 가능하게 한 공유메모리와, 상기 보드내의 프로세서의 신호가 외부로 송출될 때 충돌 방지를 위한 프로세서 선택 신호 발생부와, 외부 프로세서가 보드내의 공유메모리를 접근하기 위한 수신 버퍼부 및 상기 프로세서가 다른 보드의 공유메모리를 접근하기 위하여 신호를 전송하는 송출버퍼부를 포함하는 것을 그 특징으로 한다.

본 발명의 바람직한 실시예에 대하여 상세히 설명하기로 한다.

이 바람직한 실시예를 통해 본 발명의 목적, 특징 및 이점을 보다 잘 이해할 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명에 의한 프로세서 간 메시지 전송 장치의 바람직한 실시예를 상세히 설명하기로 한다.

도 5는 본 발명의 프로세서보드 간의 연결 구성도로서, 도 5에서와 같이 16개의 프로세서 보드(1∼16)간의 데이터선(D)과, 상기 각 프로세서 보드 간의 동기를 위한 동기클럭신호선(SC)과, 상기 각 프로세서 보드가 공유메모리를 접근할 때 프로세서의 신호를 제어하는 제어신호선(C)과, 그리고 어드레스선(A)으로 연결구성되며, 상기 각 프로세서 보드 내부 구성도는 도 6에 도시되어 있다. 도 6에서와 같이 보드내의 프로세서(100)와, 외부 프로세서가 동시에 접근 가능하게 한 공유메모리(200)와, 상기 보드내의 프로세서(100)의 신호가 외부로 송출될 때 충돌방지를 위한 프로세서 선택 신호 발생부(300)와, 외부 프로세서가 보드내의 공유메모리를 접근하기 위한 수신 버퍼부(500)와, 상기 프로세서(100)가 다른 보드의 공유메모리를 접근하기 위하여 신호를 내보내는 송출 버퍼부(400)로 구성된다.

도 7은 공유메모리의 접근 시간 영역도로서, 첨부한 실시예에 따라 본 발명의 작용효과를 보다 구체적으로 설명하기로 한다.

먼저, 도 5에서와 같이 모든 프로세서 보드(1∼16)는 외부 프로세서 보드의 공유메모리를 직접 접근할 수 있도록 프로세서의 제어신호(C)가 외부 프로세서 보드로 송출되며, 이 프로세서의 제어신호(C)가 외부 프로세서 보드로 송출되는 시간영역은 도 7에서와 같이 시스템 동기클럭신호를 기준으로 자신에게 주어진 시간에 외부로 보낼 수 있다.

즉, 첫 번째 보드가 다른 보드로 메시지를 전송할때는 보드1의 시간영역에 보내고자 하는 보드의 공유메모리에 자신의 주소와 함께 메시지를 송출하고, 수신된 메시지를 읽을때는 언제든지 자신의 공유메모리를 읽어 분석한 후 처리한다.

자신의 프로세서는 항상 공유메모리를 접근할 수 있고, 외부의 공유메모리는 시스템의 동기 클록중에서 자신에게 주어진 시간영역에 접근할 수 있다.

즉, 도 6에서와 같이 프로세서(100)가 공유메모리(200)를 접근할때는 프로세서(100)의 제어신호선으로 언제든지 쓰고/읽을수 있고, 또한 외부 메모리로 메시지를 송출할때는 프로세서(100)의 제어신호선이 송출버퍼부(400)의 구동시간 동안에 외부로 송출되면서 외부의 공유메모리에 쓰여진다.

외부의 프로세서가 보드내 공유메모리(200)에 메시지를 쓸때는 자신의 프로세서(100)가 외부로 메시지를 송출하는 시간영역을 제외하고는 언제든지 공유메모리(200)를 접근 가능하다.

상기 프로세서(100)가 자신의 보드내에 있는 공유메모리(200)는 일기만 하고, 외부의 공유메모리는 쓰기만 하면 된다.

이상에서와 같이, 본 실시 예에서는, 한 번의 주기동안에 프로세서가 외부의 프로세서에게 두 번의 메시지를 보냄으로서 보드내의 공유메모리를 접근할 수 없는 시간영역이 없어진다.

또한 전반부, 후반부로 나누어서 프로세서와 공유메모리 복사구간으로 나누어 제어할때는 한 번의 주기에 메시지를 보낼 수 있는 시간영역은 한 번만 가능하고, 수신된 메시지를 분석하기 위하여 공유메모리를 읽어볼 수 있는 시간도 후반부로 고정되어 있는 종래의 기술에 비하여, 메시지를 보낼 수 있는 시간영역은 두배로 되며, 수신된 메시지는 언제든지 분석이 가능하게 되는 것이다.

상술한 설명으로 부터 본 발명의 프로세서 보드 간의 메시지 전송 장치에 의하면,

첫째; 보드내의 프로세서와 외부 프로세서의 공유메모리 접근시간을 구분할 필요가 없다는 것이다.

둘째; 외부 프로세서로 전송할 메시지를 저장할 공유메모리 영역이 필요 없다는 것이다.

셋째; 공유메모리를 복사하기 위한 어드레스 발생부 없이도 프로세서의 어드레스로만 공유메모리의 접근이 가능하게 하는 효과가 있다는 것이다.

Claims (1)

1. 프로세서에서 송출한 어드레스선, 메시지 내용이 실리는 데이터선, 보드간의 동기를 위한 클럭신호선, 쓰고 읽기위한 제어신호선들과 상호 연결한 다수의 프로세서 보드와, 상기 프로세서 보드는 보드내의 프로세서와 외부 프로세서가 동시에 접근가능하게 한 공유메모리와, 상기 보드내의 프로세서의 신호가 외부로 송출될 때 충돌방지를 위한 프로세서 선택 신호 발생부와, 외부 프로세서가 보드내의 공유메모리를 접근하기 위한 수신버퍼부 및 상기 프로세서가 다른 보드의 공유메모리를 접근하기 위하여 신호를 전송하는 송출버퍼부를 포함하는 것을 특징으로 하는 프로세서 보드간의 메시지 전송 장치.