KR100439148B1 - 다중 시스템의 프레임 동기신호 출력 장치 및 방법 - Google Patents

다중 시스템의 프레임 동기신호 출력 장치 및 방법 Download PDF

Info

Publication number
KR100439148B1
KR100439148B1 KR10-2001-0085144A KR20010085144A KR100439148B1 KR 100439148 B1 KR100439148 B1 KR 100439148B1 KR 20010085144 A KR20010085144 A KR 20010085144A KR 100439148 B1 KR100439148 B1 KR 100439148B1
Authority
KR
South Korea
Prior art keywords
signal
frame synchronization
clock
board
frame
Prior art date
Application number
KR10-2001-0085144A
Other languages
English (en)
Other versions
KR20030054740A (ko
Inventor
성상경
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0085144A priority Critical patent/KR100439148B1/ko
Publication of KR20030054740A publication Critical patent/KR20030054740A/ko
Application granted granted Critical
Publication of KR100439148B1 publication Critical patent/KR100439148B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0605—Special codes used as synchronising signal
    • H04J3/0608—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
    • H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

본 발명은 다중 시스템의 프레임 동기신호 출력에 관한 것으로, 특히 동일 시스템 내에 수용되는 다수의 보드에서 동작 기준이 되는 프레임 동기신호를 서로 위상이 일치하게 출력할 수 있도록 한 다중 시스템의 프레임 동기신호 출력 장치에 관한 것으로, 종래에는 동일 시스템 내에 수용되는 다수의 보드에서 동작 기준이 되는 클럭 펄스와 프레임 동기신호를 출력하는데 있어, 프레임 동기신호의 위상이 각각 서로 다른 위상으로 출력되므로, 활성 상태가 천이될 때 프레임 동기신호의 불일치로 인해 데이터 유실이 발생하는 문제점이 있었다.
따라서, 본 발명은 다중 시스템을 구성하는 각 보드가 프레임 동기 로드신호를 이용하여 서로간에 위상이 일치하는 프레임 동기신호를 출력함으로써, 활성 상태가 천이되는 시점에서의 데이터 유실을 방지할 수 있게 되고, 이를 통해 보다 안정적인 다중 시스템을 구현할 수 있게 된다.

Description

다중 시스템의 프레임 동기신호 출력 장치 및 방법{Frame Synchronous Signal Output Apparatus And Method In Multi System}
본 발명은 다중 시스템의 프레임 동기신호 출력에 관한 것으로, 특히 동일 시스템 내에 수용되는 다수의 보드에서 동작 기준이 되는 프레임 동기신호를 서로 위상이 일치하게 출력할 수 있도록 한 다중 시스템의 프레임 동기신호 출력 장치에 관한 것이다.
일반적으로, 대부분의 통신 시스템은 서비스 안정성 및 신뢰도 향상을 위하여 각 특성별로 부하 분담 및 하드웨어적인 이중화로 구현되어 있는데, 이때 하드웨어적인 이중화라 함은 동일한 두 개의 장치를 서로 대칭되게 구성한 후에 이를 활성(Active) 상태와 대기(Stand-by) 상태로 운용함을 의미한다.
그리고, 전술한 이중화 시스템은 활성/대기 형태로 운용할 경우 모든 프로세싱(Processing)은 활성 상태의 장치에서 동작하며, 대기 상태의 장치는 프로세싱 대기 상태에서 활성 측과 동일한 데이터 및 클럭을 유지하도록 하드웨어적으로 구성되는데, 이를 위해서는 각 장치에서 출력되는 프레임 동기신호가 동일한 위상을 가지고 있어야 동일한 데이터 및 클럭을 유지할 수 있다.
예를 들어, 종래 교환 시스템에서 ASS(Access Switching Subsystem) 서브시스템의 TSL(Time Switch and Link) 블록에 위치한 STM-1 링크 보드(이하, '링크 보드'라 칭함)의 이중화에 대해 설명하면, 도 1은 종래의 링크 보드를 도시한 도면으로, 해당 링크 보드(11~14)는 디바이스 제어블록(Device Controller)(10)으로부터 L-버스를 통하여 16비트의 제어 어드레스(Control Address)와 16비트의 제어 데이터, 어드레스 인에이블(Address Enable), 데이터 인에이블, 판독 인에이블, 기록 인에이블, L-버스 선택신호 등을 수신하고, 디바이스 제어블록(10)으로 16비트의 제어 데이터 및 상태 데이터를 송신한다.
그리고, 링크 보드(11~14)는 타임스위치 보드(Time Switch Board)와 16.384Mbps의 속도로 패리티 비트(Parity Bit)와 유효 비트(Valid Bit)를 포함하는 10비트의 병렬(parallel) 데이터를 송수신하는데, 이때 타임스위치 보드로 16.384Mhz의 클럭 펄스(CP2)와 8Khz의 프레임 동기신호(FP2)를 생성하여 송신하며, 또한 타임스위치 보드로부터 10비트의 병렬 데이터를 수신한다.
이를 위해 각 링크 보드(11~14)에는 RCP2/RFP 생성부(11-1~14-1)와 클럭 선택부(11-2~14-2)가 구비되는데, RCP2/RFP2 생성부(11-1~14-1)는 기준 클럭 펄스(RCP2-1~4)의 2048번째 클럭에서 기준 프레임 동기신호(RFP2-1~4)를 생성하며, 이중화된 링크 보드(11~14)는 동작 기준(reference)이 되는 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 결정하기 위해 각각 서로의 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 및 알람신호(Alarm1~4)를 송수신한다.
이때, 각 링크 보드(11~14)는 이중화된 다른 링크 보드와 동일한 사용 클럭을 선택하기 위해 자신이 활성 상태인 경우에는 자신의 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4)를 사용 클럭으로 선택하며, 자신이 대기 상태인 경우에는 활성측 링크 보드로부터 수신되는 기준 클럭 펄스와 기준 프레임 동기신호를 사용 클럭으로 선택한다.
그리고, 클럭 선택부(11-2~14-2)는 ASS 서브시스템에 수용되는 각 링크 보드(11~14)에서 추출된 모든 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 중에서 자신이 위치한 ASS 서브시스템에서 사용되는 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 선택하는 기능을 하며, 동일 ASS 서브시스템 내의 링크 보드(11~14)는 모두 동일한 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4)를 타임스위치 보드로 송신할 클럭 펄스(CP2)와 프레임 동기신호(FP2)로 선택하게 된다.
이를 위하여 하드웨어적으로 RCP2/RFP2 생성부(11-1~14-1)에서 생성한 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4)를 각각의 링크 보드(11~14)로 송신하며, 또한 다른 링크 보드(11~14)로부터 기준 클럭 펄스(RCP2=1~4), 기준 프레임 동기신호(RFP2-1~4)를 수신하는데, 이때 각각의 링크 보드(11~14)의 알람신호(Alarm1~4)도 송수신하며, 디바이스 제어블록(10)으로부터 L-버스를 통하여 선택신호(Sel)를 수신한 후에는 먼저 소프트웨어적으로 하위 2매의 활성측 링크 보드에서 클럭 펄스(CP2) 및 프레임 동기신호(FP2)로 선택하도록 하되, 하위 2매의 링크 보드가 모두 불량인 경우 상위 2매의 활성측 링크 보드에서 클럭 펄스(CP2) 및 프레임 동기신호(FP2)로 선택하도록 해야 한다.
다음으로, 하드웨어적인 선택 과정을 설명하면, 도 2는 링크 보드에 구현되는 클럭 선택부의 상세 구성을 도시한 도면으로, 타임스위치 보드로 출력할 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 선택하는 과정은 다음과 같다.
교환 시스템에서 ASS 서브시스템에 수용되는 각 링크 보드(11~14)의 클럭 선택부(11-2~14-2)는 각각 이중화된 4매의 링크 보드(11~14)에서 추출된 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 및 알람신호(Alarm1~4)가 선택신호 발생부(21)에 수신되면, 해당 선택신호 발생부(21)는 알람신호(Alarm1~4)를 이용하여 동작 기준이 되는 클럭 펄스(CP2)와 프레임 동기신호(FP2) 선택을 위한 클럭 선택신호(CS0, CS1)를 발생시켜 다중화기(22)로 전달한다.
그러면, 다중화기(22)는 클럭 선택신호(CS0, CS1)를 이용하여 각각의 링크 보드(11~14)로부터 수신된 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 중에서 동작 기준이 되는 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 선택한 후에 출력 버퍼(23)를 통해 출력하는데, 이때 소프트웨어적으로 하위 2매의 활성측 링크 보드에서 선택한 클럭 펄스(CP2) 및 프레임 동기신호(FP2)를 타임스위치 보드로 출력한다.
전술한 바와 같이, 종래의 다중 시스템에서는 동일 시스템 내에 수용되는 다수의 보드에서 동작 기준이 되는 클럭 펄스와 프레임 동기신호를 출력하는데 있어, 4매의 링크 보드의 전원이 인가되어 동작되는 시점이 각각 다르므로, 기준 프레임 동기신호의 위상이 도 3에 도시된 타이밍도에서와 같이 각각 서로 다른 위상으로 출력됨에 따라 활성 상태가 천이될 때 프레임 동기신호의 불일치로 인해 데이터 유실이 발생하는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 해결하기 위한 것으로 그 목적은, 다중 시스템을 구성하는 각 보드가 프레임 동기 로드신호를 이용하여 서로간에 위상이 일치하는 프레임 동기신호를 출력하도록 하는데 있다.
또한, 본 발명의 다른 목적은, 다중 시스템을 구성하는 각 보드가 위상이 일치하는 프레임 동기신호를 출력하도록 함으로써, 활성 상태가 천이되는 시점에서의 데이터 유실을 방지하고, 이를 통해 보다 안정적인 다중 시스템을 구현하는데 있다.
도 1은 종래 교환 시스템에서 ASS 서브시스템의 이중화된 STM-1 링크 보드를 도시한 도면.
도 2는 도 1에 있어, 클럭 선택부의 상세 구성을 도시한 도면.
도 3은 종래의 링크 보드에서 출력하는 클럭 펄스와 프레임 동기신호를 도시한 타이밍도.
도 4는 본 발명에 따른 교환 시스템에서 ASS 서브시스템의 이중화된 링크 보드를 도시한 도면.
도 5는 도 4에 있어, 클럭 생성 및 발생부의 상세 구성을 도시한 도면.
도 6은 본 발명에 따른 링크 보드에서 출력하는 클럭 펄스와 프레임 동기신호를 도시한 타이밍도.
* 도면의 주요 부분에 대한 부호의 설명 *
41~44 : 링크 보드 41-1~44-1 : 클럭 생성 및 선택부
51 : FL 선택부 52 : RCP2/RFP2/FL 생성부
53 : CP2/FP2 선택부 54 : 출력 버퍼
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징은, 다수의 보드를 수용하는 다중 시스템에 있어서, 상기 다수의 보드 각각에는 동작 기준이 되는 클럭 펄스 및 프레임 동기신호를 생성 및 선택하여 외부 보드로 출력하는 클럭 생성 및 선택부가 포함되되, 상기 클럭 생성 및 선택부는, 상기 다수의 보드 각각에서 알람신호를 이용하여 생성한 클럭 선택신호에 따라 상기 각 보드로부터 수신한 프레임 동기 로드신호 중에서 하나의 프레임 동기 로드신호를 선택하는 FL 선택부와; 상기 FL 선택부로부터 전달되는 프레임 동기 로드신호 및 클럭 선택신호를 이용하여 기준 클럭 펄스와 기준 프레임 동기신호 및 프레임 동기 로드신호를 생성하는 RCP2/RFP2/FL 생성부와; 상기 클럭 선택신호에 따라 상기 각 보드로부터 수신한 기준 클럭 펄스와 기준 프레임 동기신호 중에서 외부 보드로 출력할 클럭 펄스 및 프레임 동기신호를 선택하여 출력 버퍼를 통해 출력하는 CP2/FP2 선택부를 포함하여 이루어진 다중 시스템의 프레임 동기신호 출력 장치를 제공하는데 있다.
그리고, 상기 각 보드는, 보드 내에서 생성한 기준 클럭 펄스와 기준 프레임 동기신호 및 프레임 동기 로드신호가 다른 보드들과 동일한 위상을 갖도록 각각 서로의 기준 클럭 펄스와 기준 프레임 동기신호 및 프레임 동기 로드신호와 알람신호를 송수신하는 것을 특징으로 하며, 상기 프레임 동기 로드신호는, 외부 보드로 출력할 프레임 동기신호를 생성하는 타이머의 로드신호인 것을 특징으로 한다.
본 발명의 다른 특징은, 다수의 보드를 수용하는 다중 시스템의 프레임 동기신호 출력 방법에 있어서, 상기 각 보드에서 자신이 생성한 알람신호 및 다른 보드들에서 생성한 알람신호를 이용하여 동작 기준이 되는 동기신호를 선택하기 위한 클럭 선택신호를 생성하는 과정과; 상기 클럭 선택신호를 이용하여 자신이 활성 상태인지, 대기 상태인지를 확인하는 과정과; 상기 상태 확인 결과, 활성 상태의 보드인 경우 동작 기준이 되는 프레임 동기신호를 생성한 후에 클럭 펄스와 함께 외부 보드로 출력하는 과정과; 상기 상태 확인 결과, 대기 상태의 보드인 경우 활성 상태의 보드로부터 수신되는 프레임 동기 로드신호에 따라 프레임 동기신호를 생성한 후에 해당되는 프레임 동기신호를 클럭 펄스와 함께 외부 보드로 출력하는 과정을 포함하는 다중 시스템의 프레임 동기신호 출력 방법을 제공하는데 있다.
또한, 상술한 다중 시스템의 프레임 동기신호 출력방법은, 상기 외부 보드로 출력할 클럭 펄스와 프레임 동기신호를 생성하기 위해 상기 다수의 보드 각각은 서로의 기준 클럭 펄스와 기준 프레임 동기신호 및 프레임 동기 로드신호와 알람신호를 송수신하는 과정을 더 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 4는 본 발명에 따른 교환 시스템에서 ASS 서브시스템의 이중화된 링크 보드를 도시한 도면으로, 각 링크 보드(41~44)는 동작 기준이 되는 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 생성 및 선택하여 타임스위치 보드로 출력하기 위한 클럭 생성 및 선택부(41-1~44-1)를 포함하는 구성을 갖는다.
클럭 생성 및 선택부(41-1~44-1)는 클럭 펄스(CP2)의 2047번째 클럭에서 프레임 동기 로드신호(FL ; Frame synchronous Load signal)를 생성한 후에 해당 클럭 펄스(CP2)의 2048번째 클럭에서 기준 프레임 동기신호(RFP2-1~4)를 생성하되, 각 링크 보드(41~44)의 클럭 생성 및 선택부(41-1~44-1)는 모두 동일한 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4)를 생성한 후에 타임스위치 보드로 출력할 클럭 펄스(CP2)와 프레임 동기신호(FP2)로 선택한다.
그리고, 각 링크 보드(41~44) 내의 클럭 생성 및 선택부(41-1~44-1)는 타임스위치 보드로 출력할 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 선택하는데 있어, 이중화된 링크 보드(41~44)가 서로 동일한 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 선택해야 하며, 이를 위해서는 하드웨어적으로 생성하는 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 및 프레임 동기 로드신호(FL)가 자신을 포함하는 각각의 링크 보드(41~44)에서 생성한 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 및 프레임 동기 로드신호(FL)와 동일한 위상을 가져야 하므로, 각각 서로의 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 및 프레임 동기 로드신호(FL)를 송수신하며, 이때 각각의 링크 보드(41~44)의 알람신호(Alarm1~4)도 송수신한다.
이를 위한 클럭 생성 및 선택부(41-1~44-1)의 상세 구성을 제 1 링크 보드(41)의 입장에서 첨부한 도면 도 5를 참조하여 설명하면, FL 선택부(51)와 RCP2/RFP2/FL 생성부(52) 및 CP2/FP2 선택부(53)를 포함하는데, FL 선택부(51)는 각 링크 보드(41~44)의 알람신호(Alarm1~4)를 이용하여 생성한 클럭 선택신호(CS0, CS1)에 따라 자신이 위치한 링크 보드(41)를 포함한 각 링크 보드(42~44)로부터 수신한 프레임 동기 로드신호(FL1~4) 중에서 기준 프레임 동기신호(RFP1)를 생성하는 타이머의 로드를 위한 프레임 동기 로드신호(FL)를 선택하여 RCP2/RFP2/FL 생성부(52)로 전달하며, RCP2/RFP2/FL 생성부(52)는 FL 선택부(51)로부터 전달되는 프레임 동기 로드신호(FL) 및 클럭 선택신호(CS0, CS1)를 이용하여 기준 클럭 펄스(RCP2-1)와 기준 프레임 동기신호(RFP2-1) 및 프레임 동기 로드신호(FL1)를 생성한다.
CP2/FP2 선택부(53)는 클럭 선택신호(CS0, CS1)에 따라 자신이 위치한 링크 보드(41)를 포함한 각 링크 보드(42~44)로부터 수신한 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 중에서 타임스위치 보드로 출력할 클럭 펄스(CP2) 및 프레임 동기신호(FP2)를 선택하여 출력 버퍼(54)를 통해 타임스위치 보드로 출력한다.
이와 같이 구성된 이중화된 링크 보드(41~44)의 클럭 생성 및 선택부(41-1~44-1)에서 프레임 동기 로드신호(FL)의 선택을 통해 타임스위치 보드로 출력할 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 생성 및 선택하여 출력하는 과정을 설명하면 다음과 같다.
교환 시스템의 ASS 서브시스템에 수용되는 각 링크 보드(41~44)의 클럭 발생 및 선택부(41-1~44-1)는 각각 이중화된 4매의 링크 보드(41~44)로부터 프레임 동기 로드신호(FL1~4)와 알람신호(Alarm1~4)가 수신되는 경우 수신된 알람신호(Alarm1~4)를 이용하여 각 링크 보드(41~44)의 프레임 동기신호(FP2-1~4) 중에서 동작 기준이 되는 프레임 동기신호(FP2)를 선택하기 위한 클럭 선택신호(CS0, CS1)를 생성하게 된다.
이후, 클럭 생성 및 선택부(41-1~44-1)는 생성한 클럭 선택신호(CS0, CS1)를 이용하여 자신이 위치한 링크 보드(41~44)가 활성 상태인지, 대기 상태인지를 확인하게 된다.
이때, 자신이 위치한 링크 보드(41-44)가 활성 상태인 것으로 확인된 클럭 생성 및 선택부(41-1~44-1)는 즉, 활성 상태인 링크 보드의 클럭 생성 및 선택부는 프레임 동기 로드신호(FL)의 사용없이 동작 기준이 되는 프레임 동기신호(FP2)를 생성한 후에 이를 클럭 펄스(CP2)와 함께 타임스위치 보드로 출력하게 된다.
하지만, 자신이 위치한 링크 보드(41~44)가 대기 상태인 것으로 확인된 클럭 생성 및 선택부(41-1~44-1)는 즉, 대기 상태인 링크 보드의 클럭 생성 및 선택부는 활성측 링크 보드로부터 수신되는 프레임 동기 로드신호(FL)를 동작 기준이 되는 프레임 동기신호(FP2)를 생성하는 타이머의 로드신호로 선택하여 해당되는 프레임 동기신호(FP2)를 생성한 후에 이를 클럭 펄스(CP2)와 함께 타임스위치 보드로 출력하게 된다.
즉, 본 발명에서 이중화된 링크 보드(41~44)는 타임스위치 보드로 출력할 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 생성하기 위해 각각 서로의 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4) 및 프레임 동기 로드신호(FL1~4)와 알람신호(Alarm1~4)를 송수신하며, 각 링크 보드(41~44)는 이중화된 다른 링크 보드와 사용 클럭을 일치시키기 위해 활성신호를 이용하게 되는데, 자신이 활성 상태인 경우에는 프레임 동기 로드신호(FL)의 사용없이 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 생성하여 출력하게 되며, 자신이 대기 상태인 경우에는 활성측 링크 보드로부터 수신되는 프레임 동기 로드신호(FL)를 이용하여 클럭 펄스(CP2)와 프레임 동기신호(FP2)를 생성하여 출력하게 된다.
이때, 프레임 동기 로드신호(FL)를 프레임 동기신호(FP2)를 생성하는 카운터의 로드신호로 선택하여 해당되는 프레임 동기신호(FP2)를 생성하게 되며, 클럭 생성 및 선택부(41-1~44-1)에서는 ASS 서브시스템에 수용되는 각 링크 보드(41~44)에서 추출된 모든 프레임 동기 로드신호(FL1~4) 중에서 자신이 위치한 ASS 서브시스템에서 사용되는 프레임 동기 로드신호(FL)를 선택하는 기능을 하며, 동일 ASS 서브시스템 내의 링크 보드(41~44)는 모두 동일한 기준 클럭 펄스(RCP2-1~4)와 기준 프레임 동기신호(RFP2-1~4)를 생성시키게 된다.
따라서, 본 발명에서 이중화된 각 링크 보드(41~44)에서 생성 및 출력되는 프레임 동기신호(FP2-1~4)는 도 6에 도시한 타이밍도에서와 같이, 초기에는 각 링크 보드(41~44)의 프레임 동기신호(FP2-1~4)가 위상이 다르지만, 활성측 링크 보드의 프레임 동기 로드신호(FL)에 의해 타이머가 로드된 후에는 프레임 동기신호(FP2-1~4)의 위상이 서로 일치하게 되는데, 도 6에서 제 1 링크 보드(41)의 프레임 동기 로드신호(FL1)가 활성일 경우 나머지 링크 보드(42~44)는 처음 위상이 틀린 상태이지만, '가'의 순간에 프레임 동기 로드신호(FL1)가 선택된 후, '나'의 순간부터는 프레임 동기신호(FP2-1~4)의 위상이 동일해 진다.
상술한 바와 같이, 본 발명에 따른 실시예는 교환 시스템의 ASS 서브시스템에 위치하는 이중화된 링크 보드에 대해 설명하고 있으나, 이는 상술한 것으로 한정되지 않고 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 동작 기준이 되는 프레임 동기신호를 사용하는 모든 다중 시스템에 대해 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 다중 시스템을 구성하는 각 보드가 프레임 동기 로드신호를 이용하여 서로간에 위상이 일치하는 프레임 동기신호를 출력함으로써, 활성 상태가 천이되는 시점에서의 데이터 유실을 방지할 수 있게 되고, 이를 통해 보다 안정적인 다중 시스템을 구현할 수 있게 된다.

Claims (6)

  1. 다수의 보드를 수용하는 다중 시스템에 있어서,
    상기 다수의 보드 각각에는 동작 기준이 되는 클럭 펄스 및 프레임 동기신호를 생성 및 선택하여 외부 보드로 출력하는 클럭 생성 및 선택부가 포함되되,
    상기 클럭 생성 및 선택부는, 상기 다수의 보드 각각에서 알람신호를 이용하여 생성한 클럭 선택신호에 따라 상기 각 보드로부터 수신한 프레임 동기 로드신호 중에서 하나의 프레임 동기 로드신호를 선택하는 FL 선택부와;
    상기 FL 선택부로부터 전달되는 프레임 동기 로드신호 및 클럭 선택신호를 이용하여 기준 클럭 펄스와 기준 프레임 동기신호 및 프레임 동기 로드신호를 생성하는 RCP2/RFP2/FL 생성부와;
    상기 클럭 선택신호에 따라 상기 각 보드로부터 수신한 기준 클럭 펄스와 기준 프레임 동기신호 중에서 외부 보드로 출력할 클럭 펄스 및 프레임 동기신호를 선택하여 출력 버퍼를 통해 출력하는 CP2/FP2 선택부를 포함하여 이루어지는 것을 특징으로 하는 다중 시스템의 프레임 동기신호 출력 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 각 보드는, 보드 내에서 생성한 기준 클럭 펄스와 기준 프레임 동기신호 및 프레임 동기 로드신호가 다른 보드들과 동일한 위상을 갖도록 각각 서로의 기준 클럭 펄스와 기준 프레임 동기신호 및 프레임 동기 로드신호와 알람신호를 송수신하는 것을 특징으로 하는 다중 시스템의 프레임 동기신호 출력 장치.
  4. 제 1항 내지 3항중 어느 한 항에 있어서,
    상기 프레임 동기 로드신호는, 외부 보드로 출력할 프레임 동기신호를 생성하는 타이머의 로드신호인 것을 특징으로 하는 다중 시스템의 프레임 동기신호 출력 장치.
  5. 다수의 보드를 수용하는 다중 시스템의 프레임 동기신호 출력 방법에 있어서,
    상기 각 보드에서 자신이 생성한 알람신호 및 다른 보드들에서 생성한 알람신호를 이용하여 동작 기준이 되는 동기신호를 선택하기 위한 클럭 선택신호를 생성하는 과정과;
    상기 클럭 선택신호를 이용하여 자신이 활성 상태인지, 대기 상태인지를 확인하는 과정과;
    상기 상태 확인 결과, 활성 상태의 보드인 경우 동작 기준이 되는 프레임 동기신호를 생성한 후에 클럭 펄스와 함께 외부 보드로 출력하는 과정과;
    상기 상태 확인 결과, 대기 상태의 보드인 경우 활성 상태의 보드로부터 수신되는 프레임 동기 로드신호에 따라 프레임 동기신호를 생성한 후에 해당되는 프레임 동기신호를 클럭 펄스와 함께 외부 보드로 출력하는 과정을 포함하는 것을 특징으로 하는 다중 시스템의 프레임 동기신호 출력 방법.
  6. 제 5항에 있어서,
    상기 외부 보드로 출력할 클럭 펄스와 프레임 동기신호를 생성하기 위해 상기 다수의 보드 각각은 서로의 기준 클럭 펄스와 기준 프레임 동기신호 및 프레임 동기 로드신호와 알람신호를 송수신하는 과정을 더 포함하는 것을 특징으로 하는 다중 시스템의 프레임 동기신호 출력 방법.
KR10-2001-0085144A 2001-12-26 2001-12-26 다중 시스템의 프레임 동기신호 출력 장치 및 방법 KR100439148B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0085144A KR100439148B1 (ko) 2001-12-26 2001-12-26 다중 시스템의 프레임 동기신호 출력 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0085144A KR100439148B1 (ko) 2001-12-26 2001-12-26 다중 시스템의 프레임 동기신호 출력 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20030054740A KR20030054740A (ko) 2003-07-02
KR100439148B1 true KR100439148B1 (ko) 2004-07-05

Family

ID=32213474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0085144A KR100439148B1 (ko) 2001-12-26 2001-12-26 다중 시스템의 프레임 동기신호 출력 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100439148B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101248205B1 (ko) * 2006-02-14 2013-03-28 삼성전자주식회사 광대역무선접속시스템의 슬립 및 아이들모드에서의동기획득 장치 및 방법
KR101408919B1 (ko) * 2008-02-12 2014-06-17 삼성전자주식회사 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795677A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd シェルフ間の同期用情報と同期クロックの受渡し方法
KR970031081A (ko) * 1995-11-04 1997-06-26 이준 전전자 교환기에서의 티버스(T-Bus) 감시 및 중계 장치
KR970031527A (ko) * 1995-11-30 1997-06-26 구자홍 다수의 디지탈 국선을 수용하는 교환기에서 클럭 동기화 시스템
KR20000061099A (ko) * 1999-03-23 2000-10-16 김영환 전전자교환기의 ｉｐｃ 블록내에서 버스점유 및 데이터송신을 제어하는 장치 및 방법
JP2000354029A (ja) * 1999-03-30 2000-12-19 Infineon Technol North America Corp 同期クロックを発生させるための回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795677A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd シェルフ間の同期用情報と同期クロックの受渡し方法
KR970031081A (ko) * 1995-11-04 1997-06-26 이준 전전자 교환기에서의 티버스(T-Bus) 감시 및 중계 장치
KR970031527A (ko) * 1995-11-30 1997-06-26 구자홍 다수의 디지탈 국선을 수용하는 교환기에서 클럭 동기화 시스템
KR20000061099A (ko) * 1999-03-23 2000-10-16 김영환 전전자교환기의 ｉｐｃ 블록내에서 버스점유 및 데이터송신을 제어하는 장치 및 방법
JP2000354029A (ja) * 1999-03-30 2000-12-19 Infineon Technol North America Corp 同期クロックを発生させるための回路

Also Published As

Publication number Publication date
KR20030054740A (ko) 2003-07-02

Similar Documents

Publication Publication Date Title
US6215817B1 (en) Serial interface device
US4885740A (en) Digital signal switch
KR100439148B1 (ko) 다중 시스템의 프레임 동기신호 출력 장치 및 방법
US20020080825A1 (en) Method and compensation module for the phase compensation of clock signals
US6418116B1 (en) Transmission system having an uninterrupted switchover function for a plurality of lines
KR100440571B1 (ko) 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템
KR20010001368A (ko) 에이티엠 교환기 링크 보드의 이중화 구현 장치 및 방법
KR100440572B1 (ko) 이중화된 스위치 보드 및 라인 접속 보드 사이의 클럭동기화를 위한 시스템
JPH04287458A (ja) シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置
JPH0697945A (ja) 送信信号無瞬断通信装置
JP4423402B2 (ja) 冗長構成を有する伝送装置
KR100208227B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치
KR100279714B1 (ko) 클록 생성기 장치
KR100378401B1 (ko) 교환망에서표준클럭에의해마스터-스레이브간의망동기장치및방법
KR100197421B1 (ko) 전전자 교환기의 데이터 링크 처리기를 위한 클럭 선택기
JP2864703B2 (ja) 光伝送路の二重化方式
KR100208294B1 (ko) 교환기에 있어서 공간분할 스위치링크장치
JP2000049841A (ja) 通信システム
JP3040316B2 (ja) 冗長系伝送路の終端回路
JP2626487B2 (ja) 伝送装置
JPH10233765A (ja) 位相合わせ方式
KR100322344B1 (ko) 에이디에스엘의 디에스엘에이엠 동기 클럭 절체회로
JPH089478A (ja) 構内交換機の網同期クロック選択回路
JPH0438026A (ja) 受信データ同期回路
JPH11127221A (ja) 警報転送回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130516

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140520

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee