KR101408919B1 - 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법 - Google Patents

통신시스템에서의 프레임 싱크 트래킹 장치 및 방법 Download PDF

Info

Publication number
KR101408919B1
KR101408919B1 KR1020080012494A KR20080012494A KR101408919B1 KR 101408919 B1 KR101408919 B1 KR 101408919B1 KR 1020080012494 A KR1020080012494 A KR 1020080012494A KR 20080012494 A KR20080012494 A KR 20080012494A KR 101408919 B1 KR101408919 B1 KR 101408919B1
Authority
KR
South Korea
Prior art keywords
frame sync
generating
clock
system clocks
generator
Prior art date
Application number
KR1020080012494A
Other languages
English (en)
Other versions
KR20090087196A (ko
Inventor
손대호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080012494A priority Critical patent/KR101408919B1/ko
Publication of KR20090087196A publication Critical patent/KR20090087196A/ko
Application granted granted Critical
Publication of KR101408919B1 publication Critical patent/KR101408919B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 통신시스템의 클럭 블록에서 하위 디바이스들로 시스템 클럭(system clock)과 프레임 싱크 신호(frame sync. signal)를 제공함에 있어서 시스템의 초기설정시 시스템 클럭과 프레임 싱크 신호 간의 위상을 확인하여 안정적인 신호를 공급하는 장치 및 방법에 관한 것으로 서로 다른 위상을 갖는 시스템 클럭들을 생성하는 과정과, 상기 서로 다른 위상을 갖는 시스템 클럭들을 이용하여 서로 다른 위상을 가지는 프레임 싱크 신호들을 생성하는 과정과, 상기 서로 다른 위상을 가진 상기 프레임 싱크 신호들 각각에 대한 적어도 하나의 하위 디바이스들에서의 시스템 클럭의 인식 여부를 나타내는 상태정보를 생성하는 과정과, 상기 상태정보를 이용하여 프레임 싱크 신호를 선택하는 과정을 통하여, 시스템 클럭과 프레임 싱크 신호를 하위 디바이스들에게 공급할 때 발생하는 위상차이로 인하여 실험적으로 설정 값을 조정하여 각각의 시스템에 적용하는 불편함을 제거할 수 있고, 높은 주파수를 갖는 시스템에서 더욱 안정적으로 시스템 클럭과 프레임 싱크 신호를 제공하여 시스템의 성능 및 안정성을 향상시킬 수 있다.
시스템 클럭, 프레임 싱크 신호, 동기, 위상

Description

통신시스템에서의 프레임 싱크 트래킹 장치 및 방법{APPARATUS AND METHOD FOR FRAME SYNCHRONIZATION TRACKING IN COMMUNICATION SYSTEM}
본 발명은 통신시스템에 관한 것으로, 특히 통신시스템에서 안정적인 프레임 싱크 신호를 공급하기 위한 방법 및 장치에 관한 것이다.
일반적으로 통신시스템은 내부 장치들을 동기화시키기 위해서 일정한 패턴의 전기적 신호를 상기 장치들로 공급한다. 여기서, 상기 일정한 패턴의 전기적 신호를 클럭이라 한다.
또한, 프레임 기반의 시스템의 경우, 클럭 블록에서 시스템 클럭을 생성하고, 상기 시스템 클럭을 이용하여 일정한 위상을 갖는 프레임 싱크 신호(frame sync. signal)를 생성하여 다수의 하위 디바이스들로 공급한다. 이때, 상기 시스템 클럭을 공급받는 각 장치의 입력 위상은 도 1과 같이 유지되어야 하고, 각 장치는 프레임 싱크 신호의 액티브 구간 즉, 프레임 싱크 신호가 로우(low)가 되는 구간에서 상기 시스템 클럭을 인식할 수 있어야 한다. 즉, △T내에 하위 디바이스들의 셋업/홀드 타임 마진(setup/hold time margin)이 포함되어야 한다. 상기 셋업 타임 마진은 클럭의 변화를 인지하기 위한 여유시간을 말하고, 홀드 타임 마진은 변화하는 클럭이 일정한 값에 머무는데 까지의 여유시간을 말한다.
근래, 통신시스템의 처리용량 및 속도가 증가함에 따라 상기 시스템 클럭의 주파수 또한 높아지게 되므로 클럭 블록에서 생성된 시스템 클럭과 프레임 싱크신호를 하위 디바이스들로 일정한 위상을 유지하며 공급하는 것이 어렵다. 또한, 시스템 클럭이 높아짐에 따라 상대적으로 프레임 싱크의 액티브 구간이 좁아지게 되어 액티브 구간동안 시스템 클럭을 인식하는 것이 어려운 문제점이 있다. 즉, 셋업/홀드 타임 마진이 줄어들어 액티브 구간 동안 시스템 클럭을 인식하는 것이 어렵다.
일반적으로, 클럭 블록에서 하위 디바이스들까지 시스템 클럭과 프레임 싱크를 공급하는데 있어서 위상 차가 발생하게 되는데, 이러한 위상차이로 인해 시스템 클럭을 인식하는 것이 더욱 어려워진다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위하여 도출된 것으로서, 본 발명의 목적은 통신시스템에서 프레임 싱크(frame sync.)를 트래킹 하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 통신시스템에서 하위 디바이스들로 안정적인 프레임 싱크를 제공하기 위한 장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 통신시스템에서 하위 디바이스들로 다양한 위상의 프레임 싱크 신호를 제공하고, 하위 디바이스들의 상태정보에 따라 최적의 프레임 싱크를 결정하기 위한 장치 및 방법을 제공함에 있다.
상술한 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 통신시스템에서 시스템 클럭(system clock)에 최적으로 동작할 수 있는 프레임 싱크 신호(frame sync. signal)의 위상을 찾는 방법은, 서로 다른 위상을 갖는 시스템 클럭들을 생성하는 과정과, 상기 서로 다른 위상을 갖는 시스템 클럭들을 이용하여 서로 다른 위상을 가지는 프레임 싱크 신호들을 생성하는 과정과, 상기 서로 다른 위상을 가진 상기 프레임 싱크 신호들 각각에 대한 적어도 하나의 하위 디바이스들에서의 시스템 클럭의 인식 여부를 나타내는 상태정보를 생성하는 과정과, 상기 상태정보를 이용하여 프레임 싱크 신호를 선택하는 과정을 포함하는 것을 특징으로 한다.
상술한 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 시스템 클럭에 최적으로 동작할 수 있는 프레임 싱크 신호의 위상을 찾는 통신시스템에 있어서, 서로 다른 위상을 갖는 시스템 클럭(system clock)들을 생성하는 생성기와, 상기 서로 다른 위상을 갖는 시스템 클럭들을 이용하여 서로 다른 위상을 가지는 프레임 싱크 신호(frame sync. signal)들을 생성하는 싱크 생성기와, 상기 서로 다른 위상을 가진 상기 프레임 싱크 신호들 각각에 대하여 시스템 클럭의 인식 여부를 나타내는 상태정보를 생성하고, 상기 상태정보를 상기 싱크 생성기로 전송하는 적어도 하나의 하위 디바이스를 포함하며, 상기 싱크 생성기는 적어도 하나의 하위 디바이스로부터의 상태정보를 이용하여 최적의 프레임 싱크 신호를 선택하는 것을 특징으로 한다.
상술한 바와 같이 본 발명의 목적은 통신시스템에 있어서 클럭 블록에서 생성된 시스템 클럭(system clock)과 상기 프레임 싱크 신호(frame sync. signal)를 하위 디바이스들에게 공급할 때, 위상차이를 실험적으로 설정 값을 조정하여 각각의 시스템에 적용하는 불편함을 제거할 수 있다. 특히, 높은 주파수를 갖는 시스템에서 안정적으로 상기 시스템 클럭과 상기 프레임 싱크 신호를 제공하여 시스템의 성능 및 안정성을 향상시킬 수 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세 한 설명은 생략한다.
이하 본 발명에서는 통신시스템에서 하위 디바이스들로 안정적인 프레임 싱크 신호(frame sync. signal)를 제공하기 위한 방법 및 장치에 관하여 설명할 것이다.
도 2는 본 발명에 따른 프레임 싱크 트래킹 장치의 구성을 나타낸 장치도 이다.
상기 도2에 도시된 바와 같이, 상기 프레임 싱크 트래킹 장치는 클럭 생성기(201), 시스템 클럭 생성기(203), 팬 아웃 버퍼(205), 싱크 생성기(207), 다수의 하위 디바이스들(209-1 내지 209-N)을 포함하여 구성된다.
상기 클럭 생성기(201)는 레퍼런스 클럭(referance clock)을 생성하여 시스템 클럭 생성기(207)로 제공한다. 예를 들어, 상기 클럭 생성기(201)는 전압제어 크리스탈 오실레이터(VCXO : Voltage Controlled Crystal Oscillator)로 구성될 수 있다. 여기서 전압제어 크리스탈 오실레이터는 가변 되는 전압의 변화에 따라 안정된 주파수 신호를 발생시키는 장치를 말하고, 상기 레퍼런스 클럭이란 시스템의 클럭을 생성하기 위한 기준이 되는 클럭을 말한다.
상기 시스템 클럭 생성기(203)는 상기 클럭 생성기(201)에서 생성된 레퍼런스 클럭을 이용하여 상기 시스템 클럭(system clock)을 생성한다. 여기서 상기 시스템 클럭은 시스템을 동작시키데 필요한 기본 클럭이다. 상기 시스템 클럭 생성기(207)의 예로는 위상 동기 회로(PLL : Phase-Locked Loop)가 있다. 여기서 상기 위상 동기 회로는 위상을 비교하고 동기 시켜 언제나 발진 주파수가 일정하게 되도록 하게 하는 동기 발진회로를 말하며, 상기 시스템 클럭이란 상기 시스템 내부의 장치들을 동기화시키기 위해 상기 장치들로 공급되는 일정한 패턴의 전기적 신호이다.
상기 팬 아웃 버퍼(205)는 상기 시스템 클럭 생성기(203)로부터의 시스템 클럭을 지연이 서로 다른 지연라인으로 출력한다. 즉, 시스템 클럭을 지연이 서로 다른 라인들을 통과시켜 서로 다른 위상을 갖는 다양한 클럭들을 생성한다.
상기 싱크 생성기(207)는 위상이 서로 다른 시스템 클럭들을 입력하며, 위상이 다른 시스템 클럭들을 순차로 선택하여 서로 다른 위상을 가지는 상기 프레임 싱크 신호를 생성한다. 또한, 상기 싱크 생성기(203)는 상기 생성된 프레임 싱크 신호들을 하위 디바이스들(209-1 내지 209-N)로 순차로 전송하고, 이에 대한 응답으로 하위 디바이스들로부터 상태정보를 수신한다. 여기서, 상기 상태정보는 해당 프레임 싱크 신호에 대한 시스템 클럭 인식 여부(true or false)를 나타내는 정보이다. 상기 다수의 프레임 싱크 신호들에 대한 하위 디바이스들의 상태정보들이 모두 수신되면, 상기 싱크 생성기(207)는 수신된 상태정보를 바탕으로 최적의 프레임 싱크를 찾아서 시스템에 적용한다. 상기 싱크 생성기(203)는 예를들어 프로그램이 가능한 논리소자(PLD : Programmable Logic Device)로 구현될 수 있다. 상기 싱크 생성기의 기능은 도 4에 상세히 설명하기로 한다.
상기 다수의 하위 디바이스들(209-1 내지 209-N)은 시스템 클럭 생성기(203)에서 생성된 상기 시스템 클럭과 싱크 발생기(207)에서 생성된 서로 다른 위상을 갖는 상기 프레임 싱크 신호들을 수신한다. 상기 다수의 하위 디바이스들(209-1 내지 209-N)은
상기 싱크 생성기(207)로부터의 프레임 싱크 신호 각각에 대하여 시스템 클럭을 인식하고, 인식될 경우, true에 해당하는 상태정보를 싱크생성기(207)로 제공하고, 시스템 클럭이 인식되지 않은 경우 false에 해당하는 상태정보를 상기 싱크생성기(207)로 제공한다. 모든 프레임 싱크 신호들에 대응하는 상기 상태정보의 전송을 완료한 후, 상기 하위 디바이스들(209-1 내지 209-N)은 상기 싱크 생성기(207)로부터 제공되는 최적의 프레임 싱크 신호를 이용하여 정상동작을 수행한다.
도 3은 본 발명에 따른 첫번째 단계에서 N번째 단계까지 시스템 클럭들의 위상 변화를 도시한 도면이다. 도시된 바와 같이 본 발명은 시스템 클럭의 1주기를 기준으로 위상이 서로 다른 N개의 시스템 클럭들(301 내지 311)을 생성하고, 상기 N개의 시스템 출력들 각각에 대한 프레임 싱크 신호를 생성하여 하위 디바이스들로 제공한다.
이때, 시스템 클럭이 301의 위상과 같은 경우에는 셋업 타임 마진(setup time margin)을 벗어나게 되고, 311의 위상과 같은 경우에는 홀드 타임 마진(hold time margin)을 벗어나게 된다. 그러므로 하위 디바이스들의 정상동작 단계들 중에서 중간값을 택하여 위상을 설정하게 되면, 모든 하위 디바이스들이 오류 없이 동작할 수 있다.
도 4는 본 발명에 따른 싱크 생성기(203)의 역할을 도시하는 장치도이다.
상기 도 4에 도시된 바와 같이, 싱크 생성기는 프레임 싱크 생성부(403), 위상 전환부(401), 신호 선택부(405)를 포함하여 구성된다.
상기 위상 전환부(401)는 서로 다른 지연라인들을 통해 입력되는 N/2개의 상기 시스템 클럭들의 위상을 180도 변환하고, 변환되지않은 N/2개의 시스템 클럭들과 변환된 N/2개의 시스템 클럭들을 상기 프레임 싱크 생성부(403)로 전달한다.
상기 프레임 싱크 생성부(403)는 상기 위상 전환부(401)로부터의 서로 다른 위상을 갖는 N개의 상기 시스템 클럭(system clock)들을 이용하여 서로 다른 위상을 갖는 N개의 프레임 싱크 신호(frame sync. signal)들을 생성하고, 상기 생성된 N개의 프레임 싱크 신호들을 순차로 하위 디바이스들((209-1 내지 209-N)로 제공한다.
신호 선택부(405)는 상기 다수의 하위 디바이스들(209-1 내지 209-N)로부터 수신되는 N개의 프레임 싱크 신호들 각각에 대한 상태정보를 모니터링하여 하나의 프레임 싱크 신호를 선택한다. 다시 말해, 상기 신호 선택부(405)는 상기 상태정보를 통해 상기 다수의 하위 디바이스들(209-1 내지 209-N) 각각을 정상동작하게 하는 프레임 싱크 신호들을 확인한 후, 상기 하위 디바이스들(209-1 내지 209-N)로 최적의 프레임 싱크 신호를 제공한다.
도 5는 본 발명에 따른 통신시스템에서 프레임 싱크 트래킹 장치의 동작 방 법을 나타낸 순서도이다.
상기 도 5를 참조하면, 프레임 싱크 트래킹 장치는 501단계에서 시스템 클럭(system clock)을 생성하기 위한 레퍼런스 클럭(reference clock)을 생성한다. 상기 레퍼런스 클럭이란 시스템의 클럭을 생성하기 위한 기준이 되는 클럭을 말한다.
이후 프레임 싱크 트래킹 장치는 503단계로 진행하여 상기 레퍼런스 클럭을 이용하여 시스템의 동기화를 위한 시스템 클럭을 생성한다. 여기서 상기 시스템 클럭이란, 상기 시스템 내부의 장치들을 동기화시키기 위해 상기 장치들로 공급되는 일정한 패턴의 전기적 신호이다.
이후, 상기 프레임 싱크 트래킹 장치는 505단계로 진행하여 상기 시스템 클럭을 지연이 서로 다른 지연라인으로 통과시켜 서로 다른 위상을 갖는 시스템 클럭들을 생성한다.
이후, 상기 프레임 싱크 트래킹 장치는 507단계로 진행하여 서로 다른 지연을 갖는 시스템 클럭들을 이용하여 위상이 서로 다른 N개의 프레임 싱크 신호(frame sync. signal)들을 생성한다.
이후, 프레임 싱크 트래킹 장치는 509단계로 진행하여 하위 디바이스들에게 상기 위상이 서로 다른 N개의 프레임 싱크 신호들 중에 n번째 프레임 싱크 신호를 상기 하위 디바이스들로 공급한다. 시스템의 초기설정시의 N값은 1로 초기화된다.
그리고 프레임 싱크 트래킹 장치는 511단계로 진행하여 상기 공급된 프레임 싱크 신호에 대한 상태정보를 하위 디바이스들로부터 수신한다. 여기서 상기 상태 정보란 셋업/홀드 타임 마진(setup/hold time margin)의 에러 여부를 알려주는 정보, 다시 말해, 해당 프레임 싱크 신호에 대한 시스템 클럭의 인식 여부를 나타내는 정보이다.
이후, 프레임 싱크 트래킹 장치는 513단계로 진행하여 하위 디바이스들로 N개의 서로 다른 지연을 갖는 프레임 싱크 신호들을 모두 공급하였는지 확인한다.
만일, N개의 프레임 싱크 신호를 다 공급하지 못하였다면 프레임 싱크 트래킹 장치는 509단계로 진행하여 다음 차례의 프레임 싱크 신호를 하위 디바이스들로 공급한다. 한편, 상기 프레임 싱크 신호를 N개 모두 공급하였다면, 프레임 싱크 트래킹 장치는 515단계로 진행하여 상기 N개의 프레임 싱크 신호들에 대한 상기 상태정보를 바탕으로 정상동작 할 수 있는 최적의 프레임 싱크 신호를 선택한다.
이후 상기 프레임 싱크 트래킹 장치는 517단계로 진행하여 상기 최적의 프레임 싱크 신호를 상기 하위 디바이스들로 전송한다. 이후, 상기 하위장치들로 상기 최적의 프레임 싱크 신호를 이용하여 정상동작을 수행한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 통신시스템에서 일반적인 종래기술을 도시한 도면.
도 2는 본 발명에 따른 프레임 싱크 트래킹 장치의 구성을 나타낸 장치도.
도 3은 본 발명에 따른 첫번째 단계에서 N번째 단계까지 시스템 클럭들의 위상 변화를 도시한 도면.
도 4는 본 발명에 따른 싱크 생성기의 역할을 상세하게 도시한 도면.
도 5는 본 발명에 따른 통신시스템에서 프레임 싱크 트래킹 장치의 동작 방법을 나타낸 순서도.

Claims (10)

  1. 통신시스템에서 프레임 싱크의 트래킹 장치에 있어서,
    서로 다른 위상을 갖는 시스템 클럭(system clock)들을 생성하는 생성기와,
    상기 서로 다른 위상을 갖는 시스템 클럭들을 이용하여 서로 다른 위상을 가지는 프레임 싱크 신호(frame sync. signal)들을 생성하는 싱크 생성기와,
    상기 서로 다른 위상을 가진 상기 프레임 싱크 신호들 각각에 대하여 시스템 클럭의 인식 여부를 나타내는 상태정보를 생성하고, 상기 상태정보를 상기 싱크 생성기로 전송하는 적어도 하나의 하위 디바이스를 포함하며,
    상기 싱크 생성기는 적어도 하나의 하위 디바이스로부터의 상태정보를 이용하여 프레임 싱크 신호를 선택하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 생성기는,
    시스템 클럭을 다수의 지연라인 들로 출력하는 팬 아웃 버퍼(fan-out buffer)와,
    상기 버퍼로부터의 시스템 클럭들을 서로 다른 지연 값으로 지연시켜 상기 싱크 생성기로 제공하는 다수의 지연라인 들을 포함하는 것을 특징으로 하는 장치.
  3. 제 1항에 있어서,
    상기 싱크 생성기는,
    상기 생성기로부터 생성된 N개의 시스템 클럭들 중에서 N/2개의 시스템 클럭들의 위상을 180도 변환시켜 위상이 변환되지않은 N/2개의 시스템 클럭들과 위상이 변환된 N/2 개의 시스템 클럭들을 프레임 싱크 생성부로 전달하는 위상 전환부와,
    상기 위상 전환부로부터의 상기 시스템 클럭들을 이용하여 서로 다른 N개의 프레임 싱크 신호들을 생성하고, 순차로 다수의 하위 디바이스들로 제공하는 프레임 싱크 생성부와,
    상기 다수의 하위 디바이스들로부터 수신된 상태정보를 확인하여 프레임 싱크를 선택하는 신호 선택부를 포함하는 것을 특징으로 하는 장치.
  4. 제 3항에 있어서,
    상기 위상 전환부에서 출력되는 N개의 시스템 클럭들은,
    시스템 클럭의 1주기를 기준으로 생성된 것을 포함하는 것을 특징으로 하는 장치.
  5. 제 1항에 있어서,
    레퍼런스 클럭을 생성하는 클럭 생성부와,
    상기 레퍼런스 클럭을 이용하여 시스템 클럭을 생성하는 시스템 클럭 생성부를 더 포함하며,
    상기 시스템 클럭들을 생성하는 생성기는, 상기 시스템 클럭 생성부에서 생성된 시스템 클럭을 서로 다른 지연라인으로 통과시켜 상기 서로 다른 위상을 갖는 시스템 클럭들을 생성하는 것을 특징으로 하는 장치.
  6. 통신시스템에서 프레임 싱크의 트래킹 방법에 있어서,
    서로 다른 위상을 갖는 시스템 클럭들을 생성하는 과정과,
    상기 서로 다른 위상을 갖는 시스템 클럭들을 이용하여 서로 다른 위상을 가지는 프레임 싱크 신호들을 생성하는 과정과,
    상기 서로 다른 위상을 가진 상기 프레임 싱크 신호들 각각에 대한 적어도 하나의 하위 디바이스들에서의 시스템 클럭의 인식 여부를 나타내는 상태정보를 생성하는 과정과,
    상기 상태정보를 이용하여 프레임 싱크 신호를 선택하는 과정을 포함하는 것을 특징으로 하는 방법.
  7. 제 6항에 있어서,
    상기 서로 다른 위상을 갖는 시스템 클럭들을 생성하는 과정은,
    시스템 클럭을 다수의 지연라인 들로 출력하는 과정과,
    상기 출력한 시스템 클럭들을 서로 다른 지연 값으로 지연시키는 과정을 포함하는 것을 특징으로 하는 방법.
  8. 제 6항에 있어서,
    상기 서로 다른 위상을 갖는 시스템 클럭들을 생성하는 과정은,
    N개의 시스템 클럭들 중에서 N/2개의 시스템 클럭들의 위상을 180도 변환시켜 위상이 변환되지않은 N/2개의 시스템 클럭들과 위상이 변환된 N/2 개의 시스템 클럭들을 생성하는 과정을 포함하며,
    상기 프레임 싱크 신호들을 생성하는 과정은,
    상기 위상이 변환되지않은 N/2개의 시스템 클럭들과 상기 위상이 변환된 N/2개의 시스템 클럭들을 이용하여 서로 다른 N개의 프레임 싱크 신호들을 생성하는 과정을 포함하는 것을 특징으로 하는 방법.
  9. 제 8항에 있어서,
    상기 N개의 시스템 클럭들은,
    시스템 클럭의 1주기를 기준으로 생성되는 것을 포함하는 것을 특징으로 하는 방법.
  10. 제 6항에 있어서,
    상기 서로 다른 위상을 갖는 시스템 클럭들을 생성하는 과정은,
    레퍼런스 클럭을 생성하는 과정과,
    상기 레퍼런스 클럭을 이용하여 시스템 클럭을 생성하는 과정을 더 포함하며,
    상기 시스템 클럭을 서로 다른 지연라인으로 통과시켜 상기 서로 다른 위상을 갖는 시스템 클럭들을 생성하는 과정을 포함하는 것을 특징으로 하는 방법.
KR1020080012494A 2008-02-12 2008-02-12 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법 KR101408919B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080012494A KR101408919B1 (ko) 2008-02-12 2008-02-12 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080012494A KR101408919B1 (ko) 2008-02-12 2008-02-12 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090087196A KR20090087196A (ko) 2009-08-17
KR101408919B1 true KR101408919B1 (ko) 2014-06-17

Family

ID=41206293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080012494A KR101408919B1 (ko) 2008-02-12 2008-02-12 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101408919B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126333A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd フレームタイミング同期確立装置
KR20030054740A (ko) * 2001-12-26 2003-07-02 엘지전자 주식회사 다중 시스템의 프레임 동기신호 출력 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10126333A (ja) * 1996-10-24 1998-05-15 Fujitsu Ltd フレームタイミング同期確立装置
KR20030054740A (ko) * 2001-12-26 2003-07-02 엘지전자 주식회사 다중 시스템의 프레임 동기신호 출력 장치 및 방법

Also Published As

Publication number Publication date
KR20090087196A (ko) 2009-08-17

Similar Documents

Publication Publication Date Title
US9191187B2 (en) Reception circuit and semiconductor integrated circuit
US8170168B2 (en) Clock data recovery circuit
KR100533915B1 (ko) 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법
US20020090043A1 (en) Clock signal recovery circuit used in receiver of universal serial bus and method of recovering clock signal
JP3990319B2 (ja) 伝送システム、受信装置、試験装置、及びテストヘッド
KR100811276B1 (ko) 지연고정루프회로
US20060097767A1 (en) Clock signal generator and method thereof
US6967536B2 (en) Phase-locked loop circuit reducing steady state phase error
JP4293840B2 (ja) 試験装置
US7714631B2 (en) Method and apparatus for synchronizing a clock generator in the presence of jittery clock sources
KR101408919B1 (ko) 통신시스템에서의 프레임 싱크 트래킹 장치 및 방법
KR101035581B1 (ko) 다중 위상 클럭 출력용 지연동기루프
JP4137005B2 (ja) 位相同期回路
JP2001345791A (ja) クロック生成回路および通信用半導体集積回路
JP3132657B2 (ja) クロック切替回路
JP2776334B2 (ja) 位相同期回路
KR100998259B1 (ko) 다중위상신호 생성기 및 지연 값 제어신호 생성방법
JPH09261787A (ja) Ｐｌｌ回路におけるクロック同期回路
JPH11154940A (ja) クロック発生回路
JPH1127247A (ja) 系切替方式
JP3982095B2 (ja) 位相同期回路
JPH10285133A (ja) 多重化装置
JP2001044979A (ja) クロック分配回路
JP2001044977A (ja) データ・クロック同期回路
JP2008245273A (ja) シンボル同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee