JP2004509510A - データ同期化方法 - Google Patents
データ同期化方法 Download PDFInfo
- Publication number
- JP2004509510A JP2004509510A JP2002527096A JP2002527096A JP2004509510A JP 2004509510 A JP2004509510 A JP 2004509510A JP 2002527096 A JP2002527096 A JP 2002527096A JP 2002527096 A JP2002527096 A JP 2002527096A JP 2004509510 A JP2004509510 A JP 2004509510A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- data
- composite signal
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000002131 composite material Substances 0.000 claims abstract description 86
- 238000004891 communication Methods 0.000 claims abstract description 22
- 230000002085 persistent effect Effects 0.000 claims abstract description 11
- 230000000875 corresponding effect Effects 0.000 claims description 13
- 230000002045 lasting effect Effects 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000002459 sustained effect Effects 0.000 claims description 5
- 230000002596 correlated effect Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000001902 propagating effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Propulsion And Braking For Vehicles (AREA)
- Mobile Radio Communication Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
通信システム（１０）でデータを同期化する方法であって、
（ａ）１つ又はそれ以上のフレームに分割された、データのシリアルストリームを含む複合信号を、送信手段（２０）で生成する段階と、
（ｂ）複合信号を、通信手段（５０）を介して受信手段（３０）に送信する段階と、
（ｃ）多相クロック信号を生成する段階と、
（ｄ）受信手段で受信した複合信号と、多相クロック信号の各々とを、両信号間で持続する一致が成立するか、又は持続する不一致が成立するまで比較し、それにより受信手段を、複合信号中のビット境界に対して、及び１つ又はそれ以上のクロック位相信号に対して同期化する段階と、
（ｅ）複合信号中のどこのフレームが始まるかを確定するために、受信手段における１つ又はそれ以上のビットテンプレートを、受信手段で受信した複合信号中の１つ又はそれ以上の対応するビットテンプレートと相関付けて、これにより受信手段を複合信号中の１つ又はそれ以上のフレームに同期化する段階と、
を含むことを特徴とする方法。
（ａ）１つ又はそれ以上のフレームに分割された、データのシリアルストリームを含む複合信号を、送信手段（２０）で生成する段階と、
（ｂ）複合信号を、通信手段（５０）を介して受信手段（３０）に送信する段階と、
（ｃ）多相クロック信号を生成する段階と、
（ｄ）受信手段で受信した複合信号と、多相クロック信号の各々とを、両信号間で持続する一致が成立するか、又は持続する不一致が成立するまで比較し、それにより受信手段を、複合信号中のビット境界に対して、及び１つ又はそれ以上のクロック位相信号に対して同期化する段階と、
（ｅ）複合信号中のどこのフレームが始まるかを確定するために、受信手段における１つ又はそれ以上のビットテンプレートを、受信手段で受信した複合信号中の１つ又はそれ以上の対応するビットテンプレートと相関付けて、これにより受信手段を複合信号中の１つ又はそれ以上のフレームに同期化する段階と、
を含むことを特徴とする方法。
Description
【０００１】
（技術分野）
本発明はデータを同期化する方法に関し、より詳細には、限定ではないが、本発明は、通信システムで受信したシリアルデータを同期化する方法に関する。更に本発明はまた、本方法によるデータを同期化するために動作可能なシステムに関する。
【０００２】
（背景技術）
シリアルデータを同期化する方法は公知である。これらの方法は、一般に次の段階を包含する。
（ｉ）シリアルデータを受信する段階。
（ｉｉ）ストリーム中の１つ又はそれ以上の時間識別特性を識別する段階。
（ｉｉｉ）１つ又はそれ以上の時間特性のタイミングを、クロックタイミング特性と比較する段階。
（ｉｖ）次に、ストリームの時間識別特性とクロックタイミング特性が相互に一定の位相関係になるように、少なくとも１つのシリアルデータ・ストリームと基準クロックの周波数と位相とをシフトする段階。
【０００３】
データの同期化は、単一の複合信号でいくつかの入力信号を搬送するための、時分割多重（ＴＤＭ）技術を使用する通信システムにおいて特に重要である。ＴＤＭでは、複合信号は、反復性のフレームを含み、各フレームは、一連のタイムスロットに分割される。各入力信号は、信号が搬送されるフレーム中に該入力信号に関連した、対応するタイムスロットを有する。
【０００４】
典型的な従来のＴＤＭ通信システムにおいて、シリアルデータ信号を１つのシステム装置から別の装置に同期転送するために、システム内で利用できる共通のデータクロック信号を使用する必要があることが多い。データクロック信号は、同期基準を提供するために時間識別特性を有する必要があり、例えばデータクロック信号は、通常のクロック信号と共に反復性のフレーム同期パルスを含むことができる。そのようなシステムが正常に作動するために、システム内の合計シリアルデータ信号伝播遅延は、シリアルデータ信号中のデータのビット周期より十分に小さくなければならず、そうでない場合、シリアルデータ信号中のフレームの始まりを識別することは不可能である。従って、所定のシステム同期アーキテクチャを有する典型的な従来システムにおいて、シリアルデータの速度が速くなると、それに伴ってアーキテクチャ内のデータクロック速度を速くする必要がある。このようなデータクロック速度を速くすることは、同期アーキテクチャが既に確立されている従来の通信システムにおいては、実用的でない場合が多い。シリアルデータ伝播遅延の合計と、システム内のクロックデータに対する、対応する伝播遅延は、システム内のデータ送信器とデータ受信器とを物理的に分離して制御する制限要因であり、発明者らは、この制限要因が問題であることを認めている。
【０００５】
本発明は、シリアルデータの伝播遅延に対して少なくとも部分的により許容性のある、データ同期化方法を提供しようとすることによって生じた。
【０００６】
（発明の開示）
本発明の第１の態様により、以下の段階を含む通信システムのデータ同期方法が提供される。
（ａ）１つ又はそれ以上のフレームに分割された、データのシリアルストリームを含む複合信号を、送信手段で生成する段階と、
（ｂ）複合信号を、通信手段を介して受信手段に送信する段階と、
（ｃ）多相クロック信号を生成する段階と、
（ｄ）受信手段で受信した複合信号と、多相クロック信号の各々とを、両信号間で持続する一致が成立するか、又は持続する不一致が成立するまで比較し、それにより受信手段を、複合信号中のビット境界に対して、及び１つ又はそれ以上のクロック位相信号に対して同期化する段階と、
（ｅ）複合信号中のどこのフレームが始まるかを確定するために、受信手段における１つ又はそれ以上のビットテンプレートを、受信手段で受信した複合信号中の１つ又はそれ以上の対応するビットテンプレートと相関付けて、これにより受信手段を複合信号中の１つ又はそれ以上のフレームに同期化する段階
【０００７】
本方法には潜在的に以下の利点がある。
・システム内のデータ送信器と対応するデータ受信器間の分離距離の増加。
・同期アーキテクチャが確立されている場合、システム中のシリアルデータ伝播速度の増加。
・特定のシリアルデータ速度に関するデータクロック速度の低減。該クロック速度の低減により、システム周辺に伝播するデータクロック信号から発生する、システム内の電磁気放射低減する利点がもたらされる。
【０００８】
更に、複合信号が通信手段を介して伝播している間にビットスリップを受けた場合でも、本発明は、受信手段が、複合信号に対して自己同期できるという利点を提供する。
【０００９】
従来技術の通信システムは通常、システムの種々の部分を共に同期させるための、マスター・システムクロック信号を生成するマスター・システムクロックを含む。このマスタークロック信号は、該マスター信号のクロック速度と同じビット速度でのデータ交換よりも十分速い反面、データ交換がクロック速度より速い速度でシステムの一部において局所的に起きる場合に問題が発生する。発明者らは、この状況で、受信手段において、受信手段に供給されたマスター・システムクロック信号から多相クロック信号を生成し、マスタークロック信号が、本発明のシステムによって、送信手段と受信手段の両方に供給されるのが有益であることを認めている。
【００１０】
データ交換が、本発明のシステム内でマスタークロック速度より速いビット速度で発生する場合、多相クロック信号のパルス持続時間は、マスタークロックのデータサイクル周期の半分よりも大きくないのが有利である。送信手段から受信手段への特定の固有速度のデータ交換に関して、少なくとも３つのクロック位相信号が生成されるのが好ましい。
【００１１】
通常、クロック位相信号は、通信システム内の論理回路によって生成される。このような論理回路で比較的容易に実行される２進カウンターのために、２ｎのクロック位相であるのが有利であり、ｎは１又はそれ以上の値の整数である。
【００１２】
本発明の発明者らは、複合信号中のビット境界に対する同期化が、受信手段において、複合信号を複合信号の遅延バージョンと排他的論理和をとるように動作可能な、論理回路を使用して成立するのが好ましく、対応するガード信号を生成し、次に１つ又はそれ以上のクロック位相信号とガード信号との持続する一致、又は持続する不一致が成立するまで、ガード信号を周期的にクロック位相信号と比較し、このような持続する一致又は持続する不一致が、該持続する一致又は持続する不一致を提供する、１つ又はそれ以上のクロック位相信号に対して、前述したステップ（ｄ）中のビット境界の同期を示すことを、認めている。
【００１３】
有利には、送信手段は、複合信号中のフレームの発生に対応して、該複合信号中に１つ又はそれ以上のフレームワードを含むように動作可能であり、受信手段中で使用されるビットテンプレートは、フレームワードと相関付け可能であるように構成される。このような相関関係は、フレームの同期を成立させるために有益に使用される。好適には、フレームワードは２つ又はそれ以上のビットを有する。より詳細には、フレームワードは、好適には８つのビットを有し、８ビットが使用される場合、フレームワードがバイナリ値００１１１１００である場合に、曖昧性が最も回避される。
【００１４】
本発明の方法は、データストリームが時分割多重（ＴＤＭ）ディジタルデータを含む場合に特に有用である。このようなデータは、多重チャンネル通信システムで生成されることが多い。
【００１５】
本発明の第２の態様により、本発明の第１の態様によるデータに対して同期するように動作可能なデータを搬送するためのシステムが提供される。
本発明の実施形態は、添付図面を参照して実施例のみを使用して以下説明される。
【００１６】
（発明を実施するための最良の形態）
図１を参照すると、従来技術の通信システム１０が示されている。システム１０は、例えば、結節点間の光放射を担持するデータ搬送用の光導波管を経由して互いに接続された、複数のシステム結節点を備える光通信システムとすることができる。或いは、システム１０は、結節点間の電気担持信号を搬送する電線を経由して、互いに接続された複数の結節点を備えた電気通信システムであってもよく、該電線は、例えば１つ又はそれ以上のツイストペアの同軸ケーブルである。
【００１７】
システム１０は、データ送信器２０、データ受信器中３０、及びデータクロック源４０を備える。送信器２０は、データリンク５０を介して受信器３０に接続される。更に、クロック出力Ｔ及びクロック源４０の関連するフレーム同期出力は、送信器２０及び受信器３０の両方に接続される。データ入力装置６０ａ、６０ｂ、６０ｃは、送信器２０のデータ入力へ接続される。
【００１８】
動作中、クロック源４０は、出力Ｔにおいて送信器２０及び受信器３０に伝播するデータクロック信号とフレーム同期信号とを出力する。データ入力装置６０ａ、６０ｂ、６０ｃは、送信器２０のデータ入力にデータを供給する。送信器２０は、該送信機の入力で受信したデータを、データフレームを含む時分割多重（ＴＤＭ）複合データ信号に組み立て、各装置は、データを搬送するフレーム中に対応するタイムスロットと相関付けられる。次に、送信器２０は、データリンク５０を介して複合データ信号を、該信号が受け取られる受信器３０に出力する。受信器３０は、第１に、複合データ信号中のビット境界に同期するためにクロック信号を使用し、次に第２に、複合信号中で各フレームのスタートを示す特性を見いだし、これにより受信器３０をフレーム及び同期信号に対して同期させる。受信器３０は、次に受信器３０から他のユニット（図示せず）へ出力するため、フレームのタイムスロット中に含まれているデータの抽出を開始する。
【００１９】
複合データ信号中のデータをデータクロック信号速度より速く転送しようとすると、信号の伝播遅延の結果として、フレームからデータを抽出するときに受信器３０においてエラーが発生する可能性がある。最悪の場合、この状況において複合データ信号中のフレームへ受信器３０が同期しなくなる可能性がある。
【００２０】
発明者らが考案した同期方法を従来技術のシステム１０に適用することにより、システム１０で使用されたクロックアーキテクチャを変えることなく、データを複合データ信号中に搬送することが可能となるが、システム１０に本方法を適用するには、該システムのハードウエアを若干変更する必要がある。クロックアーキテクチャを変更する必要がないことによって、本発明は、より高速のデータ搬送速度で動作するようにアップグレードされるべき既存の通信システムに特に好適となる。本発明の同期方法は、以下の２つの段階を包含する。
段階１：これは、複合データ信号内のビット境界に対する同期に関係する。
段階２：これは、データクロック信号に対する受信器３０におけてフレームに対して整列する場合に、ビットスリップが発生しないことを保証することに関係する。
【００２１】
本方法を図２、３、及び４を参照して説明する。
図２、３、及び４には、受信データクロック信号、３相クロック信号、受信器３０において受信した複合データ信号、ガード信号、及び選択されたクロック信号が示されている。受信クロック信号は、「Ｒｘクロック」で表され、受信器３０において受信した、クロック源４０からのデータクロック信号に対応する。同様に、３相クロック信号は、「相Ａ」、「相Ｂ」及び「相Ｃ」で表される。又、複合データ信号は、「Ｒｘデータ」で表される。更に、ガード信号は、「ガード」で表される。更に選択クロック信号は、図２においては「選択クロック（Ｂ）」、図３においては「選択クロック（Ｃ）」、図４においては「選択クロック（Ａ）」で表される。図２、３、及び４は、３相クロック信号及び受信クロック信号に対する、複合データ信号の互いに異なる位相関係に関する。
【００２２】
図２、３、及び４において、３相クロック信号の立ち上りは、アクティブエッジである。この３相クロック信号は、データクロック信号に対してフェーズロックされている。好適には該クロック信号は、受信器３０内で局部的に生成され、図示されたように互いに一定の位相関係を有する。或いは、クロック源４０において生成され、このクロック信号の相対的な位相関係を持続しながら、受信器３０に搬送されることができる。更に、３つのクロック位相が示されているが、システム１０において必要な場合には、２つ又はそれ以上の位相を使用することができる。更に、受信器３０において２ｎ個の位相が使用された場合、これら２ｎの位相は、例えば論理カウンタを使用してデータクロック信号と２ｎ位相のすべてが生成される、より高次のシステムクロックから比較的簡単に導出されることができる。以下の説明においては、図示したように３相クロック信号を想定している。
【００２３】
ガード信号「ガード」は、受信器３０において受信した複合データ信号を、遅延バージョンと排他的論理和をとることによって生成される。遅延バージョンは、それぞれのクロック位相、すなわち位相Ａ、位相Ｂ、位相Ｃの論理１パルス時間を超えない時間だけ遅延するのが好ましい。
【００２４】
動作中、受信器３０は、クロック源４０からデータクロック信号を受信する。受信器３０が、送信器２０に対して空間的に離れているので、送信器２０で受信したデータクロック信号は、受信器３０で受信したデータクロック信号に対して位相シフトされる。送信器２０は、送信器２０で受信したデータクロック信号に対して整列した、複合データ信号位相を出力するように動作可能であるが、複合信号は、受信器３０で受信するデータクロック信号に対して、受信器３０の受信時に必ずしも位相が整列している必要はない。更に、リンク５０が、該リンクに沿って伝播する信号のために時間的に変化する道程を示す場合に、例えばその時々又はその温度が変化すると、種々の変更やアップグレードがシステムに対して行われるので、位相整列は、時間変化の影響による。本発明は、このような位相が整列していない点に対処する。
【００２５】
前述した段階１の動作の第１モードでは、受信器３０は、該受信器３０で受信した複合データ信号中の適切なクロック点を検索する。このような適切な点を決定するために、３つのクロック位相信号の１つを選択することによって、受信器３０は例えば図４に示されたような現在のクロック信号として位相Ａを開始し、次に論理積をとることによって、ガード信号「ガード」を現在のクロック信号のアクティブな立ち上りと比較し、現在のクロック信号が、アクティブな立ち上りで論理０から論理１に切り替わったとき、ガード信号が論理１と一致した場合、同期が発生したものとみなされる。受信器３０は次いで、このような一致がサイクルごとに確実に持続することをテスト時間の間にチェックし始める。この期間にわたってこの一致が持続しないか、又は一致が全く識別できない場合、受信器３０は、現在のクロック信号として例えば位相Ｂなどの、別のクロック位相信号を使用するように切り替える。受信器３０は次に、クロック位相の位相Ｂを使用する持続する一致があるかどうかの確定を開始する。再び、位相Ｂに一致が全く識別できない場合は、受信器３０は、次に例えば位相Ｃなどの、別のクロック位相信号を使用するように切り替えて、次に位相Ｃとガード信号間に持続する一致が発生するかどうか識別するためにモニタする。
【００２６】
前述した段階１における動作の別の第２のモードでは、受信器３０は、該受信器３０で受信した複合データ信号中で適切なクロック点を検索する。そのような適切な点を決定するために、３つの位相信号の１つを選択することによって、受信器３０は、例えば図４に示されたような現在のクロック信号として位相Ａを開始し、次に論理積をとることによって、ガード信号「ガード」を現在のクロック信号のアクティブな立ち上りと比較し、現在のクロック信号が、該信号のアクティブな立ち上りで論理０から論理１に切り替わったときに、このガード信号が論理１と一致しない場合、同期が発生したものとみなされる。受信器３０は次いで、そのような不一致がサイクルごとに確実に持続することをテスト時間の間にチェックを始める。テスト期間にわたって不一致が持続しないか、又は一致が識別された場合、受信器３０は、現在のクロック信号として、例えば位相Ｂなどの、別のクロック位相信号を使用するように切り替える。受信器３０は次に、クロック位相の位相Ｂを使用する持続する不一致があるかどうかの確定を開始する。再び、位相Ｂに一致が識別された場合は、受信器３０は、次に例えば位相Ｃなどの、別のクロック位相信号を使用するように切り替えて、次に位相Ｃとガード信号間に持続する不一致が発生するかどうか識別するためにモニタする。
【００２７】
受信器３０は、クロック位相信号を介して、持続する一致又は持続する不一致のどちらかが、ガード信号に対して選択された現在のクロック位相信号の動作モードに応じて、テスト時間の間にわたって達成されるまで、繰り返し循環するように動作可能である。持続する一致又は不一致が達成されるとき、選択された現在のクロック位相は受信器３０を使用するために「安全クロック」となる。安全クロックが識別されるときに、ビット境界に対する同期が発生したものとみなされる。
【００２８】
「安全クロック」を確定するためのクロック位相信号の選択は、図５に示されるハードウエアをシステム１０に組み込むことによって実現されることができる。図５は、全体が１００で表されるクロック選択論理ユニットを示す。ユニット１００は、遅延装置１１０、排他的論理和ゲート１２０、論理積ゲート１３０、モジュロ３カウンタ１４０、及びクロックセレクタユニット１５０を備える。入力「Ｒｘデータ」は、遅延装置１１０の論理入力Ｉ１に接続され、また、排他的論理和ゲート１２０の第１の論理入力Ｊ１に接続される。遅延装置１１０の論理出力Ｏ１は、排他的論理和ゲート１２０の第２の論理入力Ｊ２に接続される。排他的論理和ゲート１２０からの論理入力Ｏ２は、論理積ゲート１３０の第１の論理入力Ｋ１に接続される。論理積ゲート１３０の第２の論理入力Ｋ２は、クロックセレクタユニット１５０の論理出力Ｏ５に接続される。論理積ゲート１３０からの出力Ｏ３は、カウンタ１４０の論理入力Ｌ１に結合される。データラインＤ０及びＤ１を含むカウンタ出力Ｏ４は、セレクタユニット１５０のカウンタ論理入力に結合される。最後に、３つのクロック位相信号である、位相Ａ、位相Ｂ、位相Ｃは、クロックセレクタユニット１５０の論理クロック入力Ｔ１、Ｔ２、Ｔ３にそれぞれ対応するクロックに接続される。
【００２９】
動作時に、クロック選定ユニット１００は、受信器３０で受信され、続いて現在の選定クロック位相信号に対するガード信号の持続する一致が達成されるまで、セレクタユニット１５０に供給されたクロック位相信号を介して実行する、複合データ信号「Ｒｘデータ」を受信し、カウンタ１４０は、動作モードに応じて、持続する一致又は不一致が達成されるまで、クロック位相信号を介してセレクタユニット１５０を周期的に進める役割を果たす。図５のガード信号は、排他的論理和ゲート１２０の出力Ｏ２に対応する。更に、現在のクロック位相信号の選定はクロックセレクタユニット１５０内で行われる。カウンタ１４０は、同期が達成されるまで、すなわち安全クロックが認識されるまで、クロック位相信号を介して周期的に切り替えるように動作可能である。安全クロックは、クロックセレクタユニット１５０の出力Ｏ５において最後に出力される。
【００３０】
図６は、送信器２０において受信したデータクロック信号「Ｔｘクロック」の２倍の速度で送信された、データ信号「Ｔｘデータ」を示す。また、本発明を実施するために変更されたシステム１０の受信器３０で受信した、複合データ信号「Ｒｘデータ」中で発生する小数ビット遅延も示されている。同様に、送信器２０において受信したフレーム同期信号「フレーム同期」も示され、この「フレーム同期」信号は、複合データストリーム中のフレームの始めを決定するために、送信器２０で使用されている。送信器２０からの複合データ信号「Ｔｘデータ」出力は、一時的に「フレーム同期」信号と「Ｔｘクロック」信号の立ち上りに整列して示され、この「Ｔｘデータ」は、図示されているこれら６つの最初のビットの後に、全体ではより多くのビットを有するのであるが、ビット０からビット５で図６に示されている。
【００３１】
小数ビット遅延の問題は、前述の３相クロック信号を使用することによって、段階１で対処される。段階１は、複合データ信号中のビット境界が受信器３０においてクロック位相信号の１つと一時的に整列する、すなわち小数ビット遅延に対応することを保証することで効果的となる。システム１０で発生する可能性がある別の問題は、段階１が０．３３ビットの小数の遅延、すなわちビット小数「ｆ」に対処する場合、図６に示されるように、データリンク５０により、送信器２０から受信器３０に対するデータ伝播に、１ビットを超える、例えば２．３３ビット持続する遅延が生じることである。段階２は、離散ｎービットの遅延に対処するために構成され、フレーム同期が確実に達成されるために必要であり、例えば図６に示されるように２ビットの遅延がある。
【００３２】
「フレーム同期」信号は、クロック源４０において生成され、データクロック信号と共に送信器２０と受信器３０の両方に供給される。「フレーム同期」信号は、複合データ信号中のビットフレームのビット０に対応する論理状態０のフレームパルスを有する場合、複合データストリーム中の各フレームの始まりを除けば、通常は論理状態が１である。システム１０内のタイミングのずれによって、特定の状況で時間をずらす可能性はあるが、ビット０は、送信器２０において、実質的にフレームパルスの中央の時間において開始される。
【００３３】
システム１０の最小及び最大のデータ伝播遅延は、例えばシステム１０を実験的に計測するか、又或いは、システム１０のコンピュータシミュレーションによって、事前に分かる。しかし、データリンク５０を通過するための複合データ信号の伝播遅延は、段階１を実行するときに該伝播遅延の正確な値は当初分からないが、この最小遅延及び最大の遅延以内にある。
【００３４】
このようにして、段階２は、フレームワードを複合データ信号中に注入する送信器２０を包含し、このワードは、送信器２０においてクロック源４０から受信したフレーム同期パルスの中央と、送信器２０において好適に一致する、開始のデータビットを有する。フレームワードは、クロック源４０から、及び受信器３０で受信した、フレーム同期パルス出力よりも早くなく、送信器２０によって好適に注入される。
【００３５】
段階１で一度ビット同期が実行されると、受信器３０において受信した複合データ信号とフレームワードのテンプレートを相関付けるために、受信器３０は動作可能であり、通常はフレームパルスの中央と一致する、アクティブなクロック立ち上りに対して予測された遅延の最小及び最大の制限内で、受信した複合データ信号に対してテンプレートをシフトするか、又はその逆を行う。相関付けが行われると、複合データ信号に関連してテンプレートに適用されたビットスリップは、クロック源４０から送信器２０及び受信器３０に伝播するクロックデータ信号から発生する、任意のタイミングのずれを受けるデータリンク５０を介して、複合データ信号の伝播から生じる整数のビット遅延の全数に対応する。
【００３６】
Ｒｘビット０からＲｘビット１５までによって表わされ、テンプレートを使用してテンプレートビット０からテンプレートビット１５までで表される、受信した複合データ信号の相関関係が、図７に示される。伝播遅延シフトＰＤは、段階１で識別された安全クロックに対して、最小及び最大の予測伝播遅延の間の整数のステップで変化し、相関関係が達成された場合、受信器はビットスリップの量を決定したことになる。図７において、相関関係を達成するための１４ビットに対するビットスリップの量は、ＰＤ変化に応じて、ＣＦの最大値に対応する最良の相関関係である式１によって定義される。
【００３７】
フレームワードは、２つ又はそれ以上のビット、例えば８ビット又は、代替として図７に示されるように１６ビットを具備するように選択することができる。フレームワードが、８ビット長のバイトを備える場合、該ワードは、好適にはバイナリ値００１１１１００を有し、フレームワードのこの値の選択は、複合データ信号中のフレームワードの後に含まれるペイロードデータと共に、エイリアシングを回避するのに役立つ。
【００３８】
整列のタイミング表である下記の表１は、図８と組合せて、受信器３０において受信した複合データ信号に対して、送信器２０における出力としての複合データ信号の対応するタイミングの実施例を示す。前述のように、例えば計測又はシミュレーションによって、システム１０内の最小及び最大伝播遅延が分かると、受信器３０において、時間ウィンドウ、すなわち受信器３０において受信した複合データ信号中のフレームの始まりが、受信器３０において受信したフレーム同期パルスに対して下がる、図８の「フレームワード有効ウィンドウ」を保証することができる。図８の「Ｒｘデータ１」は、受信器３０において、複合データ内のフレームの始まりが受信されて正しく認識される時間内の最も早い点を示す。同様に「Ｒｘデータ４」は、受信器３０において、複合データ内のフレームの始まりが受信されて正しく認識される時間内の最も遅い点を示す。更に、「Ｒｘデータ２」と「Ｒｘデータ３」は、受信器３０が同期の目的で調整することができる、２つの可能な中間遅延を表す。複合データ信号が、例えばデータストリーム「Ｒｘデータ１」から「Ｒｘデータ４」までの並列の組合せのような、複数の並列データストリームを含む場合、各並列データストリームは、受信器３０内に設けられた、本発明によって動作可能な対応する整列回路を有する必要がある。
【００３９】
受信器３０は、図９に示されるように段階２を実行するための追加のハードウエアを組み込む。このハードウエアは、全体が３００で示され、検知可能な論理ユニット３１０、フレームワード検知論理ユニット３２０、遅延制御論理ユニット３３０、及び可変遅延ユニット３４０を備える。検知論理ユニット３２０は、送信器２０から複合データ信号を受け取るための第１の入力Ｕ１、検知可能論理ユニット３１０から出力信号を受け取るための第２の入力Ｕ２、遅延制御ユニット３３０の入力に接続された第１の出力Ｖ１、及び可変遅延ユニット３４０の第１の入力Ｗ１に接続された第２の出力Ｖ２を備える。検知可能ユニット３１０は、２つの入力、すなわちクロック源４０からデータクロック信号を受け取るための第１の入力と、クロック源４０からフレーム同期信号を受け取るための第２の入力とを含む。遅延制御ユニット３３０は、可変遅延ユニット３４０の第２の入力Ｗ２に接続された出力を備える。また、遅延制御ユニット３３０は、フレーム同期信号を受け取るための入力Ｗ３を含む。更に、可変遅延ユニット３４０は、フレーム整列複合データ信号が出力される出力Ｚ０を備える。
【００４０】
動作時に、検知可能ユニットは、データクロックとフレーム同期データとを受け取り、図８に示される「フレームワード有効ウィンドウ」を生成する。フレームワード検知ユニット３２０は、複合データストリームと対応付けるために、種々の対応するシフト状態で、フレームワードと共に供給されたフレーム同期データを使用することによって、該検知ユニット３２０は、受信器３０で受信した複合ストリーム中に何時相関関係が発生したかを確定する。出力Ｖ１は、フレームワード検知論理ユニット３２０からの出力信号を、達成された相関関係を示す遅延制御ユニット３３０に搬送する。遅延制御ユニット３３０は、ビットスリップの量、従って埋め込みビットの数を確定して、可変遅延ユニット３４０に追加する。必要な埋め込みビットの数は、可変遅延ユニット３４０に伝達され、これらのビットは複合データストリームに適切に追加され、出力Ｚ０においてフレーム整列複合データ信号を提供する。
【００４１】
本発明の範囲から逸脱することなく、本発明を実施するように適合されたシステム１０に対して変更を行うことができることは、同業者によって理解されるであろう。前述したように、本発明は、従来のクロックタイミング階層を有する既存通信システムにおいて特に有益であり、本発明により、例えば通信帯域幅などを改善するためにシステムのアップグレードがインストールされる場合のように、既存のシステムクロックによって決定されるより大きなデータフロー速度がシステム内で達成されることができる。本発明は、ネットワーク内の現在のクロック速度を超える、データ搬送速度をサポートすることができる追加部品を含めて、アップグレードを実施した場合に、例えば高速のコンピュータネットワークに適用可能である。更にまた、本発明は、現在は１ＧＨｚ程度の比較的低いクロック速度に設定された内部クロックを有する、コンピュータ内部のシステムに適用することができ、例えば本発明は、数ギガビット／秒の高速シリアル・データフロー速度が要求されるＰＣ内に適用することができる。
【００４２】
【表１】表１
【図面の簡単な説明】
【図１】
データ送信器、データ受信器、及びデータ・クロックソースを有する、従来技術で知られた通信システムの図である。
【図２】
クロックデータ信号、複合データ信号、及びクロック信号と複合信号から導出されたデータ信号を示すタイミング図である。
【図３】
クロックデータ信号、複合データ信号、及びクロック信号と複合信号から導出されたデータ信号を示すタイミング図である。
【図４】
クロックデータ信号、複合データ信号、及びクロック信号と複合信号から導出されたデータ信号を示すタイミング図である。
【図５】
本発明による小数ビット遅延同期を実現するため、図１に示される従来技術の通信システムのデータ受信器中に包含する、クロック選定論理ユニットの図である。
【図６】
本発明によって変更された図１のシステムで受信した、複合データ信号中に発生する整数及び小数遅延を示す図である。
【図７】
データ受信器において整数ビットスリップを決定するための、フレームワードを有するデータ受信器において受信した複合データ信号の相関関係を示す図である。
【図８】
送信され受信された複合データ信号と、同時にフレーム同期信号及び整列データを示すタイミング図である。
【図９】
本発明によるフレーム同期を実現するための、図１に示されたシステムのデータ受信器に組み込まれたハードウエア論理を示す図である。
（技術分野）
本発明はデータを同期化する方法に関し、より詳細には、限定ではないが、本発明は、通信システムで受信したシリアルデータを同期化する方法に関する。更に本発明はまた、本方法によるデータを同期化するために動作可能なシステムに関する。
【０００２】
（背景技術）
シリアルデータを同期化する方法は公知である。これらの方法は、一般に次の段階を包含する。
（ｉ）シリアルデータを受信する段階。
（ｉｉ）ストリーム中の１つ又はそれ以上の時間識別特性を識別する段階。
（ｉｉｉ）１つ又はそれ以上の時間特性のタイミングを、クロックタイミング特性と比較する段階。
（ｉｖ）次に、ストリームの時間識別特性とクロックタイミング特性が相互に一定の位相関係になるように、少なくとも１つのシリアルデータ・ストリームと基準クロックの周波数と位相とをシフトする段階。
【０００３】
データの同期化は、単一の複合信号でいくつかの入力信号を搬送するための、時分割多重（ＴＤＭ）技術を使用する通信システムにおいて特に重要である。ＴＤＭでは、複合信号は、反復性のフレームを含み、各フレームは、一連のタイムスロットに分割される。各入力信号は、信号が搬送されるフレーム中に該入力信号に関連した、対応するタイムスロットを有する。
【０００４】
典型的な従来のＴＤＭ通信システムにおいて、シリアルデータ信号を１つのシステム装置から別の装置に同期転送するために、システム内で利用できる共通のデータクロック信号を使用する必要があることが多い。データクロック信号は、同期基準を提供するために時間識別特性を有する必要があり、例えばデータクロック信号は、通常のクロック信号と共に反復性のフレーム同期パルスを含むことができる。そのようなシステムが正常に作動するために、システム内の合計シリアルデータ信号伝播遅延は、シリアルデータ信号中のデータのビット周期より十分に小さくなければならず、そうでない場合、シリアルデータ信号中のフレームの始まりを識別することは不可能である。従って、所定のシステム同期アーキテクチャを有する典型的な従来システムにおいて、シリアルデータの速度が速くなると、それに伴ってアーキテクチャ内のデータクロック速度を速くする必要がある。このようなデータクロック速度を速くすることは、同期アーキテクチャが既に確立されている従来の通信システムにおいては、実用的でない場合が多い。シリアルデータ伝播遅延の合計と、システム内のクロックデータに対する、対応する伝播遅延は、システム内のデータ送信器とデータ受信器とを物理的に分離して制御する制限要因であり、発明者らは、この制限要因が問題であることを認めている。
【０００５】
本発明は、シリアルデータの伝播遅延に対して少なくとも部分的により許容性のある、データ同期化方法を提供しようとすることによって生じた。
【０００６】
（発明の開示）
本発明の第１の態様により、以下の段階を含む通信システムのデータ同期方法が提供される。
（ａ）１つ又はそれ以上のフレームに分割された、データのシリアルストリームを含む複合信号を、送信手段で生成する段階と、
（ｂ）複合信号を、通信手段を介して受信手段に送信する段階と、
（ｃ）多相クロック信号を生成する段階と、
（ｄ）受信手段で受信した複合信号と、多相クロック信号の各々とを、両信号間で持続する一致が成立するか、又は持続する不一致が成立するまで比較し、それにより受信手段を、複合信号中のビット境界に対して、及び１つ又はそれ以上のクロック位相信号に対して同期化する段階と、
（ｅ）複合信号中のどこのフレームが始まるかを確定するために、受信手段における１つ又はそれ以上のビットテンプレートを、受信手段で受信した複合信号中の１つ又はそれ以上の対応するビットテンプレートと相関付けて、これにより受信手段を複合信号中の１つ又はそれ以上のフレームに同期化する段階
【０００７】
本方法には潜在的に以下の利点がある。
・システム内のデータ送信器と対応するデータ受信器間の分離距離の増加。
・同期アーキテクチャが確立されている場合、システム中のシリアルデータ伝播速度の増加。
・特定のシリアルデータ速度に関するデータクロック速度の低減。該クロック速度の低減により、システム周辺に伝播するデータクロック信号から発生する、システム内の電磁気放射低減する利点がもたらされる。
【０００８】
更に、複合信号が通信手段を介して伝播している間にビットスリップを受けた場合でも、本発明は、受信手段が、複合信号に対して自己同期できるという利点を提供する。
【０００９】
従来技術の通信システムは通常、システムの種々の部分を共に同期させるための、マスター・システムクロック信号を生成するマスター・システムクロックを含む。このマスタークロック信号は、該マスター信号のクロック速度と同じビット速度でのデータ交換よりも十分速い反面、データ交換がクロック速度より速い速度でシステムの一部において局所的に起きる場合に問題が発生する。発明者らは、この状況で、受信手段において、受信手段に供給されたマスター・システムクロック信号から多相クロック信号を生成し、マスタークロック信号が、本発明のシステムによって、送信手段と受信手段の両方に供給されるのが有益であることを認めている。
【００１０】
データ交換が、本発明のシステム内でマスタークロック速度より速いビット速度で発生する場合、多相クロック信号のパルス持続時間は、マスタークロックのデータサイクル周期の半分よりも大きくないのが有利である。送信手段から受信手段への特定の固有速度のデータ交換に関して、少なくとも３つのクロック位相信号が生成されるのが好ましい。
【００１１】
通常、クロック位相信号は、通信システム内の論理回路によって生成される。このような論理回路で比較的容易に実行される２進カウンターのために、２ｎのクロック位相であるのが有利であり、ｎは１又はそれ以上の値の整数である。
【００１２】
本発明の発明者らは、複合信号中のビット境界に対する同期化が、受信手段において、複合信号を複合信号の遅延バージョンと排他的論理和をとるように動作可能な、論理回路を使用して成立するのが好ましく、対応するガード信号を生成し、次に１つ又はそれ以上のクロック位相信号とガード信号との持続する一致、又は持続する不一致が成立するまで、ガード信号を周期的にクロック位相信号と比較し、このような持続する一致又は持続する不一致が、該持続する一致又は持続する不一致を提供する、１つ又はそれ以上のクロック位相信号に対して、前述したステップ（ｄ）中のビット境界の同期を示すことを、認めている。
【００１３】
有利には、送信手段は、複合信号中のフレームの発生に対応して、該複合信号中に１つ又はそれ以上のフレームワードを含むように動作可能であり、受信手段中で使用されるビットテンプレートは、フレームワードと相関付け可能であるように構成される。このような相関関係は、フレームの同期を成立させるために有益に使用される。好適には、フレームワードは２つ又はそれ以上のビットを有する。より詳細には、フレームワードは、好適には８つのビットを有し、８ビットが使用される場合、フレームワードがバイナリ値００１１１１００である場合に、曖昧性が最も回避される。
【００１４】
本発明の方法は、データストリームが時分割多重（ＴＤＭ）ディジタルデータを含む場合に特に有用である。このようなデータは、多重チャンネル通信システムで生成されることが多い。
【００１５】
本発明の第２の態様により、本発明の第１の態様によるデータに対して同期するように動作可能なデータを搬送するためのシステムが提供される。
本発明の実施形態は、添付図面を参照して実施例のみを使用して以下説明される。
【００１６】
（発明を実施するための最良の形態）
図１を参照すると、従来技術の通信システム１０が示されている。システム１０は、例えば、結節点間の光放射を担持するデータ搬送用の光導波管を経由して互いに接続された、複数のシステム結節点を備える光通信システムとすることができる。或いは、システム１０は、結節点間の電気担持信号を搬送する電線を経由して、互いに接続された複数の結節点を備えた電気通信システムであってもよく、該電線は、例えば１つ又はそれ以上のツイストペアの同軸ケーブルである。
【００１７】
システム１０は、データ送信器２０、データ受信器中３０、及びデータクロック源４０を備える。送信器２０は、データリンク５０を介して受信器３０に接続される。更に、クロック出力Ｔ及びクロック源４０の関連するフレーム同期出力は、送信器２０及び受信器３０の両方に接続される。データ入力装置６０ａ、６０ｂ、６０ｃは、送信器２０のデータ入力へ接続される。
【００１８】
動作中、クロック源４０は、出力Ｔにおいて送信器２０及び受信器３０に伝播するデータクロック信号とフレーム同期信号とを出力する。データ入力装置６０ａ、６０ｂ、６０ｃは、送信器２０のデータ入力にデータを供給する。送信器２０は、該送信機の入力で受信したデータを、データフレームを含む時分割多重（ＴＤＭ）複合データ信号に組み立て、各装置は、データを搬送するフレーム中に対応するタイムスロットと相関付けられる。次に、送信器２０は、データリンク５０を介して複合データ信号を、該信号が受け取られる受信器３０に出力する。受信器３０は、第１に、複合データ信号中のビット境界に同期するためにクロック信号を使用し、次に第２に、複合信号中で各フレームのスタートを示す特性を見いだし、これにより受信器３０をフレーム及び同期信号に対して同期させる。受信器３０は、次に受信器３０から他のユニット（図示せず）へ出力するため、フレームのタイムスロット中に含まれているデータの抽出を開始する。
【００１９】
複合データ信号中のデータをデータクロック信号速度より速く転送しようとすると、信号の伝播遅延の結果として、フレームからデータを抽出するときに受信器３０においてエラーが発生する可能性がある。最悪の場合、この状況において複合データ信号中のフレームへ受信器３０が同期しなくなる可能性がある。
【００２０】
発明者らが考案した同期方法を従来技術のシステム１０に適用することにより、システム１０で使用されたクロックアーキテクチャを変えることなく、データを複合データ信号中に搬送することが可能となるが、システム１０に本方法を適用するには、該システムのハードウエアを若干変更する必要がある。クロックアーキテクチャを変更する必要がないことによって、本発明は、より高速のデータ搬送速度で動作するようにアップグレードされるべき既存の通信システムに特に好適となる。本発明の同期方法は、以下の２つの段階を包含する。
段階１：これは、複合データ信号内のビット境界に対する同期に関係する。
段階２：これは、データクロック信号に対する受信器３０におけてフレームに対して整列する場合に、ビットスリップが発生しないことを保証することに関係する。
【００２１】
本方法を図２、３、及び４を参照して説明する。
図２、３、及び４には、受信データクロック信号、３相クロック信号、受信器３０において受信した複合データ信号、ガード信号、及び選択されたクロック信号が示されている。受信クロック信号は、「Ｒｘクロック」で表され、受信器３０において受信した、クロック源４０からのデータクロック信号に対応する。同様に、３相クロック信号は、「相Ａ」、「相Ｂ」及び「相Ｃ」で表される。又、複合データ信号は、「Ｒｘデータ」で表される。更に、ガード信号は、「ガード」で表される。更に選択クロック信号は、図２においては「選択クロック（Ｂ）」、図３においては「選択クロック（Ｃ）」、図４においては「選択クロック（Ａ）」で表される。図２、３、及び４は、３相クロック信号及び受信クロック信号に対する、複合データ信号の互いに異なる位相関係に関する。
【００２２】
図２、３、及び４において、３相クロック信号の立ち上りは、アクティブエッジである。この３相クロック信号は、データクロック信号に対してフェーズロックされている。好適には該クロック信号は、受信器３０内で局部的に生成され、図示されたように互いに一定の位相関係を有する。或いは、クロック源４０において生成され、このクロック信号の相対的な位相関係を持続しながら、受信器３０に搬送されることができる。更に、３つのクロック位相が示されているが、システム１０において必要な場合には、２つ又はそれ以上の位相を使用することができる。更に、受信器３０において２ｎ個の位相が使用された場合、これら２ｎの位相は、例えば論理カウンタを使用してデータクロック信号と２ｎ位相のすべてが生成される、より高次のシステムクロックから比較的簡単に導出されることができる。以下の説明においては、図示したように３相クロック信号を想定している。
【００２３】
ガード信号「ガード」は、受信器３０において受信した複合データ信号を、遅延バージョンと排他的論理和をとることによって生成される。遅延バージョンは、それぞれのクロック位相、すなわち位相Ａ、位相Ｂ、位相Ｃの論理１パルス時間を超えない時間だけ遅延するのが好ましい。
【００２４】
動作中、受信器３０は、クロック源４０からデータクロック信号を受信する。受信器３０が、送信器２０に対して空間的に離れているので、送信器２０で受信したデータクロック信号は、受信器３０で受信したデータクロック信号に対して位相シフトされる。送信器２０は、送信器２０で受信したデータクロック信号に対して整列した、複合データ信号位相を出力するように動作可能であるが、複合信号は、受信器３０で受信するデータクロック信号に対して、受信器３０の受信時に必ずしも位相が整列している必要はない。更に、リンク５０が、該リンクに沿って伝播する信号のために時間的に変化する道程を示す場合に、例えばその時々又はその温度が変化すると、種々の変更やアップグレードがシステムに対して行われるので、位相整列は、時間変化の影響による。本発明は、このような位相が整列していない点に対処する。
【００２５】
前述した段階１の動作の第１モードでは、受信器３０は、該受信器３０で受信した複合データ信号中の適切なクロック点を検索する。このような適切な点を決定するために、３つのクロック位相信号の１つを選択することによって、受信器３０は例えば図４に示されたような現在のクロック信号として位相Ａを開始し、次に論理積をとることによって、ガード信号「ガード」を現在のクロック信号のアクティブな立ち上りと比較し、現在のクロック信号が、アクティブな立ち上りで論理０から論理１に切り替わったとき、ガード信号が論理１と一致した場合、同期が発生したものとみなされる。受信器３０は次いで、このような一致がサイクルごとに確実に持続することをテスト時間の間にチェックし始める。この期間にわたってこの一致が持続しないか、又は一致が全く識別できない場合、受信器３０は、現在のクロック信号として例えば位相Ｂなどの、別のクロック位相信号を使用するように切り替える。受信器３０は次に、クロック位相の位相Ｂを使用する持続する一致があるかどうかの確定を開始する。再び、位相Ｂに一致が全く識別できない場合は、受信器３０は、次に例えば位相Ｃなどの、別のクロック位相信号を使用するように切り替えて、次に位相Ｃとガード信号間に持続する一致が発生するかどうか識別するためにモニタする。
【００２６】
前述した段階１における動作の別の第２のモードでは、受信器３０は、該受信器３０で受信した複合データ信号中で適切なクロック点を検索する。そのような適切な点を決定するために、３つの位相信号の１つを選択することによって、受信器３０は、例えば図４に示されたような現在のクロック信号として位相Ａを開始し、次に論理積をとることによって、ガード信号「ガード」を現在のクロック信号のアクティブな立ち上りと比較し、現在のクロック信号が、該信号のアクティブな立ち上りで論理０から論理１に切り替わったときに、このガード信号が論理１と一致しない場合、同期が発生したものとみなされる。受信器３０は次いで、そのような不一致がサイクルごとに確実に持続することをテスト時間の間にチェックを始める。テスト期間にわたって不一致が持続しないか、又は一致が識別された場合、受信器３０は、現在のクロック信号として、例えば位相Ｂなどの、別のクロック位相信号を使用するように切り替える。受信器３０は次に、クロック位相の位相Ｂを使用する持続する不一致があるかどうかの確定を開始する。再び、位相Ｂに一致が識別された場合は、受信器３０は、次に例えば位相Ｃなどの、別のクロック位相信号を使用するように切り替えて、次に位相Ｃとガード信号間に持続する不一致が発生するかどうか識別するためにモニタする。
【００２７】
受信器３０は、クロック位相信号を介して、持続する一致又は持続する不一致のどちらかが、ガード信号に対して選択された現在のクロック位相信号の動作モードに応じて、テスト時間の間にわたって達成されるまで、繰り返し循環するように動作可能である。持続する一致又は不一致が達成されるとき、選択された現在のクロック位相は受信器３０を使用するために「安全クロック」となる。安全クロックが識別されるときに、ビット境界に対する同期が発生したものとみなされる。
【００２８】
「安全クロック」を確定するためのクロック位相信号の選択は、図５に示されるハードウエアをシステム１０に組み込むことによって実現されることができる。図５は、全体が１００で表されるクロック選択論理ユニットを示す。ユニット１００は、遅延装置１１０、排他的論理和ゲート１２０、論理積ゲート１３０、モジュロ３カウンタ１４０、及びクロックセレクタユニット１５０を備える。入力「Ｒｘデータ」は、遅延装置１１０の論理入力Ｉ１に接続され、また、排他的論理和ゲート１２０の第１の論理入力Ｊ１に接続される。遅延装置１１０の論理出力Ｏ１は、排他的論理和ゲート１２０の第２の論理入力Ｊ２に接続される。排他的論理和ゲート１２０からの論理入力Ｏ２は、論理積ゲート１３０の第１の論理入力Ｋ１に接続される。論理積ゲート１３０の第２の論理入力Ｋ２は、クロックセレクタユニット１５０の論理出力Ｏ５に接続される。論理積ゲート１３０からの出力Ｏ３は、カウンタ１４０の論理入力Ｌ１に結合される。データラインＤ０及びＤ１を含むカウンタ出力Ｏ４は、セレクタユニット１５０のカウンタ論理入力に結合される。最後に、３つのクロック位相信号である、位相Ａ、位相Ｂ、位相Ｃは、クロックセレクタユニット１５０の論理クロック入力Ｔ１、Ｔ２、Ｔ３にそれぞれ対応するクロックに接続される。
【００２９】
動作時に、クロック選定ユニット１００は、受信器３０で受信され、続いて現在の選定クロック位相信号に対するガード信号の持続する一致が達成されるまで、セレクタユニット１５０に供給されたクロック位相信号を介して実行する、複合データ信号「Ｒｘデータ」を受信し、カウンタ１４０は、動作モードに応じて、持続する一致又は不一致が達成されるまで、クロック位相信号を介してセレクタユニット１５０を周期的に進める役割を果たす。図５のガード信号は、排他的論理和ゲート１２０の出力Ｏ２に対応する。更に、現在のクロック位相信号の選定はクロックセレクタユニット１５０内で行われる。カウンタ１４０は、同期が達成されるまで、すなわち安全クロックが認識されるまで、クロック位相信号を介して周期的に切り替えるように動作可能である。安全クロックは、クロックセレクタユニット１５０の出力Ｏ５において最後に出力される。
【００３０】
図６は、送信器２０において受信したデータクロック信号「Ｔｘクロック」の２倍の速度で送信された、データ信号「Ｔｘデータ」を示す。また、本発明を実施するために変更されたシステム１０の受信器３０で受信した、複合データ信号「Ｒｘデータ」中で発生する小数ビット遅延も示されている。同様に、送信器２０において受信したフレーム同期信号「フレーム同期」も示され、この「フレーム同期」信号は、複合データストリーム中のフレームの始めを決定するために、送信器２０で使用されている。送信器２０からの複合データ信号「Ｔｘデータ」出力は、一時的に「フレーム同期」信号と「Ｔｘクロック」信号の立ち上りに整列して示され、この「Ｔｘデータ」は、図示されているこれら６つの最初のビットの後に、全体ではより多くのビットを有するのであるが、ビット０からビット５で図６に示されている。
【００３１】
小数ビット遅延の問題は、前述の３相クロック信号を使用することによって、段階１で対処される。段階１は、複合データ信号中のビット境界が受信器３０においてクロック位相信号の１つと一時的に整列する、すなわち小数ビット遅延に対応することを保証することで効果的となる。システム１０で発生する可能性がある別の問題は、段階１が０．３３ビットの小数の遅延、すなわちビット小数「ｆ」に対処する場合、図６に示されるように、データリンク５０により、送信器２０から受信器３０に対するデータ伝播に、１ビットを超える、例えば２．３３ビット持続する遅延が生じることである。段階２は、離散ｎービットの遅延に対処するために構成され、フレーム同期が確実に達成されるために必要であり、例えば図６に示されるように２ビットの遅延がある。
【００３２】
「フレーム同期」信号は、クロック源４０において生成され、データクロック信号と共に送信器２０と受信器３０の両方に供給される。「フレーム同期」信号は、複合データ信号中のビットフレームのビット０に対応する論理状態０のフレームパルスを有する場合、複合データストリーム中の各フレームの始まりを除けば、通常は論理状態が１である。システム１０内のタイミングのずれによって、特定の状況で時間をずらす可能性はあるが、ビット０は、送信器２０において、実質的にフレームパルスの中央の時間において開始される。
【００３３】
システム１０の最小及び最大のデータ伝播遅延は、例えばシステム１０を実験的に計測するか、又或いは、システム１０のコンピュータシミュレーションによって、事前に分かる。しかし、データリンク５０を通過するための複合データ信号の伝播遅延は、段階１を実行するときに該伝播遅延の正確な値は当初分からないが、この最小遅延及び最大の遅延以内にある。
【００３４】
このようにして、段階２は、フレームワードを複合データ信号中に注入する送信器２０を包含し、このワードは、送信器２０においてクロック源４０から受信したフレーム同期パルスの中央と、送信器２０において好適に一致する、開始のデータビットを有する。フレームワードは、クロック源４０から、及び受信器３０で受信した、フレーム同期パルス出力よりも早くなく、送信器２０によって好適に注入される。
【００３５】
段階１で一度ビット同期が実行されると、受信器３０において受信した複合データ信号とフレームワードのテンプレートを相関付けるために、受信器３０は動作可能であり、通常はフレームパルスの中央と一致する、アクティブなクロック立ち上りに対して予測された遅延の最小及び最大の制限内で、受信した複合データ信号に対してテンプレートをシフトするか、又はその逆を行う。相関付けが行われると、複合データ信号に関連してテンプレートに適用されたビットスリップは、クロック源４０から送信器２０及び受信器３０に伝播するクロックデータ信号から発生する、任意のタイミングのずれを受けるデータリンク５０を介して、複合データ信号の伝播から生じる整数のビット遅延の全数に対応する。
【００３６】
Ｒｘビット０からＲｘビット１５までによって表わされ、テンプレートを使用してテンプレートビット０からテンプレートビット１５までで表される、受信した複合データ信号の相関関係が、図７に示される。伝播遅延シフトＰＤは、段階１で識別された安全クロックに対して、最小及び最大の予測伝播遅延の間の整数のステップで変化し、相関関係が達成された場合、受信器はビットスリップの量を決定したことになる。図７において、相関関係を達成するための１４ビットに対するビットスリップの量は、ＰＤ変化に応じて、ＣＦの最大値に対応する最良の相関関係である式１によって定義される。
フレームワードは、２つ又はそれ以上のビット、例えば８ビット又は、代替として図７に示されるように１６ビットを具備するように選択することができる。フレームワードが、８ビット長のバイトを備える場合、該ワードは、好適にはバイナリ値００１１１１００を有し、フレームワードのこの値の選択は、複合データ信号中のフレームワードの後に含まれるペイロードデータと共に、エイリアシングを回避するのに役立つ。
【００３８】
整列のタイミング表である下記の表１は、図８と組合せて、受信器３０において受信した複合データ信号に対して、送信器２０における出力としての複合データ信号の対応するタイミングの実施例を示す。前述のように、例えば計測又はシミュレーションによって、システム１０内の最小及び最大伝播遅延が分かると、受信器３０において、時間ウィンドウ、すなわち受信器３０において受信した複合データ信号中のフレームの始まりが、受信器３０において受信したフレーム同期パルスに対して下がる、図８の「フレームワード有効ウィンドウ」を保証することができる。図８の「Ｒｘデータ１」は、受信器３０において、複合データ内のフレームの始まりが受信されて正しく認識される時間内の最も早い点を示す。同様に「Ｒｘデータ４」は、受信器３０において、複合データ内のフレームの始まりが受信されて正しく認識される時間内の最も遅い点を示す。更に、「Ｒｘデータ２」と「Ｒｘデータ３」は、受信器３０が同期の目的で調整することができる、２つの可能な中間遅延を表す。複合データ信号が、例えばデータストリーム「Ｒｘデータ１」から「Ｒｘデータ４」までの並列の組合せのような、複数の並列データストリームを含む場合、各並列データストリームは、受信器３０内に設けられた、本発明によって動作可能な対応する整列回路を有する必要がある。
【００３９】
受信器３０は、図９に示されるように段階２を実行するための追加のハードウエアを組み込む。このハードウエアは、全体が３００で示され、検知可能な論理ユニット３１０、フレームワード検知論理ユニット３２０、遅延制御論理ユニット３３０、及び可変遅延ユニット３４０を備える。検知論理ユニット３２０は、送信器２０から複合データ信号を受け取るための第１の入力Ｕ１、検知可能論理ユニット３１０から出力信号を受け取るための第２の入力Ｕ２、遅延制御ユニット３３０の入力に接続された第１の出力Ｖ１、及び可変遅延ユニット３４０の第１の入力Ｗ１に接続された第２の出力Ｖ２を備える。検知可能ユニット３１０は、２つの入力、すなわちクロック源４０からデータクロック信号を受け取るための第１の入力と、クロック源４０からフレーム同期信号を受け取るための第２の入力とを含む。遅延制御ユニット３３０は、可変遅延ユニット３４０の第２の入力Ｗ２に接続された出力を備える。また、遅延制御ユニット３３０は、フレーム同期信号を受け取るための入力Ｗ３を含む。更に、可変遅延ユニット３４０は、フレーム整列複合データ信号が出力される出力Ｚ０を備える。
【００４０】
動作時に、検知可能ユニットは、データクロックとフレーム同期データとを受け取り、図８に示される「フレームワード有効ウィンドウ」を生成する。フレームワード検知ユニット３２０は、複合データストリームと対応付けるために、種々の対応するシフト状態で、フレームワードと共に供給されたフレーム同期データを使用することによって、該検知ユニット３２０は、受信器３０で受信した複合ストリーム中に何時相関関係が発生したかを確定する。出力Ｖ１は、フレームワード検知論理ユニット３２０からの出力信号を、達成された相関関係を示す遅延制御ユニット３３０に搬送する。遅延制御ユニット３３０は、ビットスリップの量、従って埋め込みビットの数を確定して、可変遅延ユニット３４０に追加する。必要な埋め込みビットの数は、可変遅延ユニット３４０に伝達され、これらのビットは複合データストリームに適切に追加され、出力Ｚ０においてフレーム整列複合データ信号を提供する。
【００４１】
本発明の範囲から逸脱することなく、本発明を実施するように適合されたシステム１０に対して変更を行うことができることは、同業者によって理解されるであろう。前述したように、本発明は、従来のクロックタイミング階層を有する既存通信システムにおいて特に有益であり、本発明により、例えば通信帯域幅などを改善するためにシステムのアップグレードがインストールされる場合のように、既存のシステムクロックによって決定されるより大きなデータフロー速度がシステム内で達成されることができる。本発明は、ネットワーク内の現在のクロック速度を超える、データ搬送速度をサポートすることができる追加部品を含めて、アップグレードを実施した場合に、例えば高速のコンピュータネットワークに適用可能である。更にまた、本発明は、現在は１ＧＨｚ程度の比較的低いクロック速度に設定された内部クロックを有する、コンピュータ内部のシステムに適用することができ、例えば本発明は、数ギガビット／秒の高速シリアル・データフロー速度が要求されるＰＣ内に適用することができる。
【００４２】
【表１】表１
【図面の簡単な説明】
【図１】
データ送信器、データ受信器、及びデータ・クロックソースを有する、従来技術で知られた通信システムの図である。
【図２】
クロックデータ信号、複合データ信号、及びクロック信号と複合信号から導出されたデータ信号を示すタイミング図である。
【図３】
クロックデータ信号、複合データ信号、及びクロック信号と複合信号から導出されたデータ信号を示すタイミング図である。
【図４】
クロックデータ信号、複合データ信号、及びクロック信号と複合信号から導出されたデータ信号を示すタイミング図である。
【図５】
本発明による小数ビット遅延同期を実現するため、図１に示される従来技術の通信システムのデータ受信器中に包含する、クロック選定論理ユニットの図である。
【図６】
本発明によって変更された図１のシステムで受信した、複合データ信号中に発生する整数及び小数遅延を示す図である。
【図７】
データ受信器において整数ビットスリップを決定するための、フレームワードを有するデータ受信器において受信した複合データ信号の相関関係を示す図である。
【図８】
送信され受信された複合データ信号と、同時にフレーム同期信号及び整列データを示すタイミング図である。
【図９】
本発明によるフレーム同期を実現するための、図１に示されたシステムのデータ受信器に組み込まれたハードウエア論理を示す図である。
Claims (12)
- 通信システムにおいてデータを同期化する方法であって、
（ａ）１つ又はそれ以上のフレームに分割された、データのシリアルストリームを含む複合信号を、送信手段で生成する段階と、
（ｂ）前記複合信号を、通信手段を介して受信手段に送信する段階と、
（ｃ）多相クロック信号を生成する段階と、
（ｄ）前記受信手段で受信した複合信号と、前記多相クロック信号の各々とを、両信号間で持続する一致が成立するか、又は持続する不一致が成立するまで比較し、それにより前記受信手段を、前記複合信号中のビット境界に対して、及び１つ又はそれ以上の前記クロック位相信号に対して同期化する段階と、
（ｅ）前記複合信号中のフレームの始まりを確定するために、前記受信手段における１つ又はそれ以上のビットテンプレートを、前記受信手段で受信した前記複合信号中の１つ又はそれ以上の対応するビットテンプレートと相関付けて、これにより前記受信手段を前記複合信号中の１つ又はそれ以上のフレームに同期化する段階と、
を含むことを特徴とする方法。 - 前記多相クロック信号を、前記受信手段においてマスターシステムのクロックデータ信号から生成し、該クロックデータ信号を、前記システムによって送信手段及び受信手段の両方に対して供給することを特徴とする、請求項１に記載の方法。
- 前記多相クロック信号が、前記マスタークロック信号のサイクル周期の半分よりも大きくないパルス持続時間を有することを特徴とする、請求項２に記載の方法。
- 前記ステップ（ｃ）に少なくとも３つの多相クロック信号があることを特徴とする、請求項２又は請求項３に記載の方法。
- ステップ（ｃ）で生成された、２ｎのクロック位相信号があり、ｎが１またはそれよりも大きい値の整数であることを特徴とする、請求項２又は請求項３に記載の方法。
- 前記複合信号が、自己の遅延バージョンと排他的論理和を取って、対応するガード信号を生成し、該ガード信号は、１つ又はそれ以上の前記クロック位相信号と該ガード信号との持続する一致又は持続する不一致が成立するまで前記クロック位相信号の各々と周期的に比較され、前記持続する一致又は不一致が、ステップ（ｄ）のビット境界同期を表すことを特徴とする、請求項２、３、４、又は５に記載の方法。
- 前記送信手段が、前記複合信号内でのフレームの発生に対応して、前記複合信号中に１つ又はそれ以上のフレームワードを含むように動作可能であり、前記受信手段で使用される、１つ又はそれ以上のビットテンプレートを、１つ又はそれ以上の前記フレームワードと相関付け可能なように構成することを特徴とする、請求項１乃至６のいずれか一項に記載の方法。
- １つ又はそれ以上の前記フレームワードが、それぞれ２つ又はそれ以上のビットを備えることを特徴とする、請求項７に記載の方法。
- １つ又はそれ以上の前記フレームワードが、それぞれ８つのビットを備えることを特徴とする、請求項８に記載の方法。
- 各フレームワードが、００１１１１００のバイナリ値を有することを特徴とする、請求項９に記載の方法。
- 前記複合信号が、時分割多重（ＴＤＭ）ディジタルデータを含むことを特徴とする、請求項１乃至１０のいずれか一項に記載の方法。
- 請求項１乃至１１のいずれか一項に記載の方法により、データに同期するよう動作可能なデータを搬送するための通信システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0022608A GB2366971A (en) | 2000-09-13 | 2000-09-13 | Bit and frame synchronisation |
| PCT/GB2001/004075 WO2002023775A2 (en) | 2000-09-13 | 2001-09-12 | Method of synchronising data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004509510A true JP2004509510A (ja) | 2004-03-25 |
| JP2004509510A5 JP2004509510A5 (ja) | 2008-05-22 |
Family
ID=9899483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002527096A Pending JP2004509510A (ja) | 2000-09-13 | 2001-09-12 | データ同期化方法 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7397875B2 (ja) |
| EP (1) | EP2140589B1 (ja) |
| JP (1) | JP2004509510A (ja) |
| CN (1) | CN1330121C (ja) |
| AT (1) | ATE464709T1 (ja) |
| AU (1) | AU2001286076A1 (ja) |
| CA (1) | CA2421649A1 (ja) |
| DE (1) | DE60141867D1 (ja) |
| GB (1) | GB2366971A (ja) |
| WO (1) | WO2002023775A2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7660332B2 (en) * | 2002-02-05 | 2010-02-09 | Symmetricom, Inc. | Supporting synchronization status messages on building integrated timing supply synchronization supply unit remote shelves |
| FR2846496B1 (fr) * | 2002-10-25 | 2004-12-24 | France Telecom | Procede de synchronisation de donnees en sortie d'un egaliseur |
| DE502005009756D1 (de) * | 2005-04-29 | 2010-07-29 | Tektronix Int Sales Gmbh | Zeitlich synchronisiertes Messsystem und Verfahren zum zeitlichen Synchronisieren von mindestens einer Master- und einer Slave-Vorrichtung |
| US20070058766A1 (en) * | 2005-09-14 | 2007-03-15 | Tellabs Operations, Inc. | Methods and apparatus for recovering serial data |
| US7653092B2 (en) * | 2005-09-28 | 2010-01-26 | Electronics And Telecommunications Research Institute | Time-division multiplexing/demultiplexing system and method |
| JP2007158558A (ja) * | 2005-12-02 | 2007-06-21 | Yokogawa Electric Corp | 受信装置 |
| US7602224B2 (en) * | 2007-05-16 | 2009-10-13 | Hynix Semiconductor, Inc. | Semiconductor device having delay locked loop and method for driving the same |
| US9590411B2 (en) | 2011-12-15 | 2017-03-07 | Schweitzer Engineering Laboratories, Inc. | Systems and methods for time synchronization of IEDs via radio link |
| US9709680B2 (en) | 2012-09-08 | 2017-07-18 | Schweitzer Engineering Laboratories, Inc. | Quality of precision time sources |
| US9400330B2 (en) | 2012-10-19 | 2016-07-26 | Schweitzer Engineering Laboratories, Inc. | Manipulation resilient time distribution network |
| MX2015004133A (es) | 2012-10-19 | 2015-07-06 | Schweitzer Engineering Lab Inc | Dispositivo de distribucion de tiempo con antena de banda multiple. |
| CA2885784A1 (en) | 2012-10-19 | 2014-04-24 | Schweitzer Engineering Laboratories, Inc. | Time distribution switch |
| US9599719B2 (en) | 2012-10-19 | 2017-03-21 | Schweitzer Engineering Laboratories, Inc. | Detection of manipulated satellite time signals |
| US9759816B2 (en) | 2013-01-11 | 2017-09-12 | Schweitzer Engineering Laboratories, Inc. | Multi-constellation GNSS integrity check for detection of time signal manipulation |
| US9709682B2 (en) | 2013-05-06 | 2017-07-18 | Schweitzer Engineering Laboratories, Inc. | Multi-constellation GNSS integrity check for detection of time signal manipulation |
| US9319100B2 (en) | 2013-08-12 | 2016-04-19 | Schweitzer Engineering Laboratories, Inc. | Delay compensation for variable cable length |
| US9270442B2 (en) * | 2014-04-29 | 2016-02-23 | Schweitzer Engineering Laboratories, Inc. | Time signal propagation delay correction |
| US9425652B2 (en) | 2014-06-16 | 2016-08-23 | Schweitzer Engineering Laboratories, Inc. | Adaptive holdover timing error estimation and correction |
| US9813173B2 (en) | 2014-10-06 | 2017-11-07 | Schweitzer Engineering Laboratories, Inc. | Time signal verification and distribution |
| US10375108B2 (en) | 2015-12-30 | 2019-08-06 | Schweitzer Engineering Laboratories, Inc. | Time signal manipulation and spoofing detection based on a latency of a communication system |
| CN106527113A (zh) * | 2016-10-31 | 2017-03-22 | 国网福建省电力有限公司 | 一种基于gps的高精度时钟在线校频与授时的方法 |
| US10527732B2 (en) | 2017-02-09 | 2020-01-07 | Schweitzer Engineering Laboratories, Inc. | Verification of time sources |
| CN108650047B (zh) * | 2017-12-29 | 2020-02-21 | 北京时代民芯科技有限公司 | 一种串行数据接收实时同步监测电路及监测方法 |
| US11630424B2 (en) | 2018-07-13 | 2023-04-18 | Schweitzer Engineering Laboratories, Inc. | Time signal manipulation detection using remotely managed time |
| US10819727B2 (en) | 2018-10-15 | 2020-10-27 | Schweitzer Engineering Laboratories, Inc. | Detecting and deterring network attacks |
| US10912104B2 (en) | 2019-02-01 | 2021-02-02 | Schweitzer Engineering Laboratories, Inc. | Interleaved, static time division multiple access (TDMA) for minimizing power usage in delay-sensitive applications |
| US11146360B2 (en) * | 2019-07-17 | 2021-10-12 | Microsoft Technology Licensing, Llc | Data transmission using puncturing and code sequences |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127243A (ja) * | 1984-11-26 | 1986-06-14 | Hitachi Ltd | ビツト位相同期回路 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2462825A1 (fr) * | 1979-07-27 | 1981-02-13 | Thomson Csf | Procede et dispositif pour la mise en phase d'une horloge locale |
| US4390986A (en) * | 1980-04-21 | 1983-06-28 | Seismograph Service Corporation | Digital subscriber communication system |
| US4397020A (en) * | 1980-09-11 | 1983-08-02 | Bell Telephone Laboratories, Incorporated | Error monitoring in digital transmission systems |
| US4518961A (en) * | 1980-10-01 | 1985-05-21 | Motorola, Inc. | Universal paging device with power conservation |
| JPS59221047A (ja) * | 1983-05-30 | 1984-12-12 | Victor Co Of Japan Ltd | デイジタル信号伝送における同期信号検出回路 |
| DE3333714A1 (de) * | 1983-09-17 | 1985-04-04 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Schaltungsanordnung zur rahmen- und phasensynchronisation eines empfangsseitigen abtasttaktes |
| US4672639A (en) * | 1984-05-24 | 1987-06-09 | Kabushiki Kaisha Toshiba | Sampling clock pulse generator |
| US5120990A (en) * | 1990-06-29 | 1992-06-09 | Analog Devices, Inc. | Apparatus for generating multiple phase clock signals and phase detector therefor |
| US5347548A (en) * | 1992-06-19 | 1994-09-13 | Motorola Inc. | Circuit for simultaneous recovery of bit clock and frame synchronization |
| US5923653A (en) * | 1995-04-21 | 1999-07-13 | Tektronix, Inc. | SONET/SDH receiver processor |
| US5699389A (en) * | 1995-09-28 | 1997-12-16 | Motorola, Inc. | Oversampling correlator with virtual clock phase for a telecommunications device |
| US6010972A (en) * | 1996-04-15 | 2000-01-04 | Kimberly-Clark Worldwide, Inc. | Oil-resistant disposable absorbent product |
| US5732113A (en) * | 1996-06-20 | 1998-03-24 | Stanford University | Timing and frequency synchronization of OFDM signals |
| KR19980072719A (ko) * | 1997-03-07 | 1998-11-05 | 박홍기 | 스티렌 중합용 탄소 및/또는 규소 다리화 두금속 메탈로센 촉매, 및 이를 이용한 스티렌 중합방법 |
| US6359983B1 (en) * | 1997-04-22 | 2002-03-19 | Silicon Laboratories, Inc. | Digital isolation system with data scrambling |
| US6307891B1 (en) * | 1997-04-22 | 2001-10-23 | Silicon Laboratories, Inc. | Method and apparatus for freezing a communication link during a disruptive event |
| JP2993463B2 (ja) * | 1997-05-08 | 1999-12-20 | 日本電気株式会社 | 同期回路制御装置 |
| US6235917B1 (en) * | 1998-08-28 | 2001-05-22 | The Dow Chemical Company | Dinuclear complexes and polymerization catalysts therefrom |
| US6331976B1 (en) * | 1997-12-10 | 2001-12-18 | Texas Instruments Incorporated | Circuits system and methods for synchronization word detection in bitstream communications apparatus |
| JPH11177399A (ja) * | 1997-12-15 | 1999-07-02 | Mitsubishi Electric Corp | クロック遅延回路およびこれを用いた発振回路、位相同期回路、クロック生成回路 |
| GB2358332B (en) * | 2000-01-14 | 2002-05-29 | Marconi Comm Ltd | Method of communicating data in a communication system |
-
2000
- 2000-09-13 GB GB0022608A patent/GB2366971A/en not_active Withdrawn
-
2001
- 2001-09-12 CN CNB018184499A patent/CN1330121C/zh not_active Expired - Fee Related
- 2001-09-12 WO PCT/GB2001/004075 patent/WO2002023775A2/en active Application Filing
- 2001-09-12 AU AU2001286076A patent/AU2001286076A1/en not_active Abandoned
- 2001-09-12 US US10/380,082 patent/US7397875B2/en not_active Expired - Fee Related
- 2001-09-12 JP JP2002527096A patent/JP2004509510A/ja active Pending
- 2001-09-12 AT AT01965434T patent/ATE464709T1/de not_active IP Right Cessation
- 2001-09-12 DE DE60141867T patent/DE60141867D1/de not_active Expired - Lifetime
- 2001-09-12 CA CA002421649A patent/CA2421649A1/en not_active Abandoned
- 2001-09-12 EP EP01965434A patent/EP2140589B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61127243A (ja) * | 1984-11-26 | 1986-06-14 | Hitachi Ltd | ビツト位相同期回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2001286076A1 (en) | 2002-03-26 |
| WO2002023775A2 (en) | 2002-03-21 |
| CA2421649A1 (en) | 2002-03-21 |
| CN1473411A (zh) | 2004-02-04 |
| GB2366971A (en) | 2002-03-20 |
| DE60141867D1 (de) | 2010-05-27 |
| WO2002023775A3 (en) | 2003-04-17 |
| US20040062279A1 (en) | 2004-04-01 |
| US7397875B2 (en) | 2008-07-08 |
| EP2140589A2 (en) | 2010-01-06 |
| EP2140589B1 (en) | 2010-04-14 |
| GB0022608D0 (en) | 2000-11-01 |
| CN1330121C (zh) | 2007-08-01 |
| ATE464709T1 (de) | 2010-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004509510A (ja) | データ同期化方法 | |
| US7426247B2 (en) | Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof | |
| JP3233801B2 (ja) | ビット位相同期回路 | |
| US5251210A (en) | Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel | |
| KR100436676B1 (ko) | 고속, 동기된 데이터 통신을 위한 시스템 및 방법 | |
| EP1262022B1 (en) | Method and circuit for transmitting data between pseudo-synchronized channels | |
| EP0936785A2 (en) | Skew compensation for parallel transmission | |
| US10461918B2 (en) | Data transmission system | |
| EP1016233A4 (en) | CONSTANT PHASE CROSS BAR SWITCH | |
| KR920003831B1 (ko) | 안정된 데이타 전송 방법 및 장치 | |
| JPH08163116A (ja) | フレーム同期装置 | |
| JP2003218843A (ja) | スキュー調整回路及びスキュー調整方法、並びに、データ同期回路及びデータ同期方法 | |
| AU6794798A (en) | A method of and system for synchronously communicating data to a network having a reference clock signal | |
| US11509410B2 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
| KR100371300B1 (ko) | 비트동기회로 | |
| EP4125230B1 (en) | Low latency network device and method for treating received serial data | |
| US20190332139A1 (en) | Clocking Synchronization Method and Apparatus | |
| JPH0217736A (ja) | シリアルデータ通信装置 | |
| US20040042504A1 (en) | Aligning data bits in frequency synchronous data channels | |
| US10804904B1 (en) | Apparatus and method for detecting synchronization loss in multi-lane transmitter | |
| US6577649B1 (en) | Multiplexer for asynchronous data | |
| US6993671B2 (en) | High speed clock divider with synchronous phase start-up over physically distributed space | |
| JP4579108B2 (ja) | 同期装置及び半導体装置 | |
| KR100580862B1 (ko) | 패킷 동기를 고려한 고속 패킷 데이터의 시간 역다중 회로 및 방법 | |
| JPH01188049A (ja) | タイミング方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040629 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040701 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040701 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080404 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110303 |