JPH0671251B2 - 同期切替装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期切替装置に関し、特にディジタル無線通信
システムにおいてデータ信号の切替に用いる同期切替装
置に関する。

〔従来の技術〕

現用無線回線で伝送しているデータ信号を予備無線回線
でも並列に伝送し、受端で現用無線回線経由のデータ信
号から予備無線回線経由のデータ信号に切替えて現用無
線回線と予備無線回線との回線切替えを行うとき、現用
無線回線と予備無線回線との伝播遅延差が時間的に変動
してデータ信号の１タイムスロット分を越えると、これ
ら両データ信号をそのまま切替えただけではビット誤り
が発生する。このビット誤りの発生を避けるために、両
データ信号のビット同期をとってから切替えを行う同期
切替装置が用いられる。

かかる同期切替装置は、ダイバーシチ受信用の２台の受
信機が出力するデータ信号の切替えにも用いられる。

第４図は従来のかかる同期切替装置の一例を示すブロッ
ク図、第５図は第４図における各種信号のタイミングチ
ャートである。

D1,D2は切替えるべきデータ列であり、タイミングが必
ずしも一致していない点を除き同じデータ列である。CL
1,CL2はデータ列D1,D2のクロックである。S3はデータ列
D1,D2のうちいずれを選択して出力するかを指示する切
替制御信号である。

18,19はデータ列D1,D2が順次書込まれ順次読出されるバ
ッファメモリであり、（例えば）４段のメモリセルから
なる。

16,17はバッファメモリ18,19の書込みクロックを発生す
る分周カウンタである。分周カウンタ16,17は（バッフ
ァメモリ18,19が４段であるのに対応して）クロックCL
1,CL2を計数して４分周し、順次位相がずれた四つの分
周出力をそれぞれ出力する。これら四つずつの分周出力
をクロックCL7,CL8ということにする。クロックCL7,CL8
を書込みクロックとしてデータ列D1,D2がバッファメモ
リ18,19の各段に順次書込まれる。

４分周の分周出力には４通りの位相があり得るので、分
周カウンタ16,17の初期位相が不確定であるとクロックC
L7によりバッファメモリ18の例えば初段に書込まれたデ
ータとクロックCL8によりバッファメモリ19の初段に書
込まれたデータとは必ずしも一致しない。

フレーム同期回路14,15は、データ列D1,D2からフレーム
同期ビットを検出し、フレームパルスP1,P2を発生す
る。データ列D1,D2間のタイミングのずれに一致してフ
レームパルスP1,P2で分周カウンタ16,17をリセットして
その初期位相をきめることにより、バッファメモリ18の
各段に書込まれるデータとバッファメモリ19の各段に書
込まれるデータとを一致させることができる。

第５図を参照して、データ列D1,D2のバッファメモリ18,
19への書込みについて具体的に説明する。

フレーム同期回路14は第５図Ｇに例示したデータ列D1か
らフレーム同期ビットを検出し、第５図Ｂに図示するフ
レームパルスP1を発生する。分周カウンタ16はフレーム
パルスP1でリセットされて第５図Ａに図示するクロック
CL1を４分周し、第５図C,D,E,Fに図示する四つのクロッ
クCL7−1,2,3,4を出力する。クロックCL7−1,2,3,4を書
込みクロックとしてデータ列D1の各データがバッファメ
モリ18の第１段，第２段，第３段，第４段に書込まれ
る。その結果、バッファメモリ18の第１段，第２段，第
３段，第４段に書込まれた各データは第５図H,I,J,Kに
図示したようになる。第５図H,I,J,Kにおける参照番号1
8−1,2,3,4は、それぞれバッファメモリ18の第１段，第
２段，第３段，第４段に書込まれた各データを図示した
ものであることを示すために記入してある。また、デー
タ列D1中の各データとバッファメモリ18の各段に書込ま
れた各データとの対応関係を図示するために、第５図G,
H,I,J,Kにおいて各データに番号を記入した。第５図Ｌ
に例示したデータ列D2はデータ列D1よりクロックCL1の
約１周期だけ遅れているので、フレーム同期回路15が出
力するフレームパルスP2もフレームパルスP1よりこの遅
れの分だけ遅れている。分周カウンタ17はフレームパル
スP2でリセットされクロックCL2を４分周してクロックC
L8を出力するので、クロックCL8は第５図C,D,E,Fに図示
するクロックCL7をデータ列D1とデータ列D2とのタイミ
ング差だけ遅らせたものになる。従って、データ列D2と
クロックCL8との相対的なタイミング関係はデータ列D1
とクロックCL7との相対的なタイミング関係とまったく
同じになる。クロックCL8を書込みクロックとしてデー
タ列D2の各データがバッファメモリ19の各段に書込まれ
るので、バッファメモリ19の第１段，第２段，第３段，
第４段に書込まれた各データは第５図M,N,O,Pに図示し
たようになる。第５図M,N,O,Pを第５図H,I,J,Kと対比し
てわかるように、バッファメモリ19の第１段，第２段，
第３段，第４段に書込まれた各データは、データ列D1と
データ列D2とのタイミングずれに等しいタイミングずれ
をもって、バッファメモリ18の第１段，第２段，第３
段，第４段に書込まれた各データと一致している。

７はバッファメモリ18,19から読出したデータ列D6,D7の
いずれか一方を選択し出力する切替器であり、切替制御
信号S3により選択が指示される。

バッファメモリ18,19の共通の読出しクロックであるク
ロックCL9を以下述べるようにしてつくる。

９は、切替制御信号C3により制御される切替器であり、
切替器７がデータ列D6を選択しているときクロックCL7
の一つを選択出力し、切替器７がデータ列D7を選択して
いるときクロックCL8の一つを出力する。20は分周カウ
ンタ16,17と同様にVCO10の出力を計数して４分周し、順
次位相がずれた四つの分周出力をクロックCL9として出
力する分周カウンタである。

クロックCL9の一つを位相比較器12に戻すことにより構
成されるVCO10,分周カウンタ20,位相比較器12,低域フィ
ルタ13からなる位相同期ループ（以下PLLという）は、
切替器９の選択に対応して、VCO10をクロックCL1または
CL2に位相同期させる。

VCO10がクロックCL1に定常的に位相同期しているとき、
クロックCL9がバッファメモリ18の各段を、各段の保持
期間（クロックCL1の４周期）の中央で、順次読出すよ
うに分周カウンタ20からバッファメモリ18までのクロッ
クCL9の遅延時間を設定する。また、VCO10がクロックCL
2に定常的に位相同期しているときクロックCL9が上記と
同様にバッファメモリ19の各段を読出すように分周カウ
ンタ20からバッファメモリ19までの遅延時間を設定す
る。

この設定の結果、切替器７がデータ列D6を選択している
ときを例にとってバッファメモリ18,19に入力するクロ
ックCL9を図示すると第５図Q,R,S,Tのようになる。クロ
ックCL9−1,2,3,4を読出しクロックとしてバッファメモ
リ18および19の第１段，第２段，第３段，第４段からデ
ータが読出されるので、第５図H,I,J,K,M,N,O,P,Q,R,S,
Tを参照して、読出されたデータ列D6,D7はいずれも第５
図Ｕに図示するようになる。バッファメモリ18の各段の
データとバッファメモリ19の各段のデータとの間のタイ
ミングずれはデータ列D1,D2間のタイミングずれに等し
いので、データ列D1,D2間のタイミングずれがクロックC
L1,CL2の２周期以内、いいかえれば、バッファメモリ1
8,19の各段の保持期間の1/2以内であれば、データ列D6
とデータ列D7とはタイミングも含めて一致する。このこ
とは、切替器７がデータ列D6,D7のいずれを選択してい
ても、いいかえれば、VCO10がクロックCL1,CL2のいずれ
に位相同期していても変らない。従って、データ列D1,D
2間のタイミングずれがバッファメモリ18,19の各段の保
持期間の1/2以内であれば切替器７の切替えによってビ
ット誤りが発生することはない。VCO10の出力であるク
ロックCL10は切替器７の出力であるデータ列D8のクロッ
クになっている。

切替器７の切替えに伴ってVCO10が同期するクロックも
変るので、切替後にVCO10の出力位相は、PLLの応答速度
で、データ列D1,D2のタイミングずれに相当する分だけ
変化し、データ列D8の位相も同じだけ変化する。

ところで、切替器７が（例えば）データ列D6を選択して
いるときにデータ列D1が異常になってフレーム同期回路
14が同期外れを起こすと、フレーム同期回路14は同期を
回復しようとしてフレームパルスP1の位相を大きく急激
に変化させ、その結果、分周カウンタ16が正常にクロッ
クCL7を出力できず、バッファメモリ18の書込みが異常
となり、結果的にデータ列D8の位相がバッファメモリ18
の各段の保持期間の全域に亘って不規則に変動する。第
５図を参照して、このことを具体的に説明する。フレー
ム同期回路14が同期外れを起こしてフレームパルスP1の
位相を、第５図Ｂに点線で図示したように、正しい位相
からクロックCL1の１周期だけ遅らせたとする。このと
き分周カウンタ16はこの位相誤りのあるフレームパルス
P1によりリセットされるので、その後クロックCL1の４
周期は誤ったフレームパルスP1は発生しなかったとし
て、クロックCL7は第５図C,D,E,Fに点線で図示したよう
になり、位相がクロックCL1の１周期だけ遅れる。これ
ら点線で図示したクロックCL7を書込みクロックとして
データ列D1の各データがバッファメモリ18の各段に書込
まれるので、バッファメモリ18の第１段，第２段，第３
段，第４段に書込まれた各データは第５図I,J,K,Hに図
示したようになり、正しくはバッファメモリ18の第１
段，第２段，第３段，第４段に1,2,3,4と番号をつけた
データが書込まれるところに2,3,4,5と番号をつけたデ
ータが書込まれる。一方、クロックCL7の位相のこの変
化に対応してクロックCL9の位相も変化するが、VCO10の
PLLの応答時間はクロックCL1の周期と比較して十分長い
ので、クロックCL1の４周期程度では位相の変化は無視
できる。従って、このときも第５図Q,R,S,Tに図示した
クロックCL9を読出しクロックとしてバッファメモリ18
の各段のデータが読出されることになるので、このとき
データ列D6は第５図Ｖに図示したように（第５図Ｕに図
示した）正しいデータ列D6よりクロックCL1の１周期だ
け位相が進む。同様にして考察すると、フレームパルス
P1の位相が正しい位相からクロックCL1の２周期だけ遅
れると、データ列D6の位相はクロックCL1の２周期だけ
正しい位相から進む。フレームパルスP1の位相が正しい
位相からクロックCL1の３周期だけ遅れると、データ列D
6の位相はクロックCL1の１周期だけ正しい位相から遅れ
る。クロックCL7,クロックCL9の１周期がクロックCL1の
４周期であることから、フレームパルスP1の位相が正し
い位相からクロックCL1の４周期だけずれたときはクロ
ックCL7,クロックCL9の位相は正しい位相になり、デー
タ列D6の位相も正しい位相になる。また、フレームパル
スP1の位相が正しい位相からクロックCL1の５周期以上
ずれた場合のデータ列D6の位相の正しい位相からのずれ
は以上の考察のいずれかに一致する。以上の考察から、
フレームパルスP1の位相が正しい位相からずれるとデー
タ列D6の位相は正しい位相からクロックCL1の１周期ま
たは２周期進んだり１周期遅れたりする。いいかえれ
ば、データ列D6の位相は正しい位相からバッファメモリ
18の各段の保持期間の全域に亘ってずれる。この変動
は、フレーム同期回路14のフレーム同期が回復するか、
あるいはフレーム同期回路15のフレーム同期が外れてい
ず、切替器7,9が切替えられるまで継続する。

なお、分周カウンタ16,17ならびにバッファメモリ18,19
の構成例が特公昭57−32535号公報に詳述されているの
で、必要とあれば参照されたい。

以上、第４図に示す実施例について説明した。

バッファメモリ18,19の段数ならびに分周カウンタ16,1
7,20の分周比を大きくすれば、データ列D1,D2間の同期
切替可能なタイミングずれの範囲（ダイナミックレン
ジ）も広くなる。また、このようにダイナミックレンジ
を広くすれば、フレーム同期が外れたときの出力データ
列の不規則な位相変動の幅も広くなる。

さて、かかる同期切替装置が出力したデータ列を更に伝
送する下位の無線回線がある場合、同期切替装置が切替
えを行ったとき出力データ列の位相が上記のように変化
するので、下位の無線回線の復調器のクロック同期のた
めのPLLの応答速度を速くして、クロック同期が外れな
いようにする必要がある。しかし、このPLLの応答速度
を速くすると再生したクロックのC/Nが劣化するので、
同期切替装置の切替時にクロック同期が外れない範囲で
なるべく応答速度を遅く設定する。そのため、上述した
従来の同期切替装置におけるフレーム同期の同期外れに
よる出力データ列の不規則な広い範囲の位相変動が発生
すると、下位無線回線の復調器でクロック同期外れが発
生することがあり、復調器でクロック同期が外れるとそ
の回復には長い時間がかかり、その間エラーが発生す
る。

〔発明が解決しようとする問題点〕

以上説明したように従来の同期切替装置は、バッファメ
モリの書込みクロックをつくるのに必要なフレーム同期
が外れると出力データ列の位相が広い範囲で不規則に変
動するので、後続する無線回線の復調器でクロック同期
が外れ、回復するまでの長い時間エラーを発生ることが
あるという欠点がある。

本発明の目的は、ダイナミックレンジを広くしてもフレ
ーム同期が外れたときの出力データ列の不規則な位相変
動の変化範囲が広くならないようにできる同期切替装置
を提供することにある。

〔問題点を解決するための手段〕

本発明の同期切替装置は、フレーム同期ビットを含む送
信データ列を二つの無線伝送路で伝送したそれぞれの受
信データ列であり１および２のデータ列にそれぞフレー
ム同期して第１および第２のフレームパルスを出力し、
フレーム同期が外れている間第１および第２の同期外れ
信号を出力する第１および第２のフレーム同期回路と、
前記第１のフレームパルスまたはその分周パルスでリセ
ットされ、前記第１の同期外れ信号が入力していないと
き２以上の整数であるあらかじめ定めた第１の分周比で
前記第１のデータ列のクロックを分周し、前記第１の同
期外れ信号が入力しているとき前記第１の分周比未満の
正の整数であるあらかじめ定めた第２の分周比で前記第
１のデータ列のクロックを分周し、前記第１または第２
の分周比に等しい数の順次位相がずれた第１の分周出力
を出力する第１の分周カウンタと、前記第２のフレーム
パルスまたはその分周パルスでリセットされ、前記第２
の同期外れ信号が入力していないとき前記第１の分周比
で前記第２のデータ列のクロックを分周し、前記第２の
同期外れ信号が入力しているとき前記第２の分周比で前
記第２のデータ列のクロックを分周し、前記第１または
第２の分周比に等しい数の順次位相がずれた第２の分周
出力を出力する第２の分周カウンタと、段数が前記第１
の分周カウンタの分周比に等しく、前記第１の分周出力
のそれぞれを書込みクロックとして前記第１のデータ列
が各段に順次書込まれる第１のバッファメモリと、段数
が前記第２の分周カウンタの分周比に等しく、前記第２
の分周出力のそれぞれを書込みクロックとして前記第２
のデータ列が各段に順次書込まれる第２のバッファメモ
リと、共通の読出しクロックにより前記第１および第２
のバッファメモリから読出した第３および第４のデータ
列のうちいずれか一方を選択し出力する第１の切替器
と、前記第１および第２の同期外れ信号のうちいずれか
一方を前記第１の切替器の選択と対応して選択し出力す
る第２の切替器と、前記第１の切替器が選択した前記第
３または第４のデータ列に対応する前記第４または第２
のデータ列のクロックに位相同期する位相同期発振器
と、この位相同期発振器の発振出力を前記第２の切替器
から前記第１および第２の同期外れ信号がいずれも入力
していないとき前記第１の分周比で分周し、前記第２の
切替器から前記第１または第２の同期外れ信号が入力し
ているとき前記第２の分周比で分周し、前記第１または
第２の分周比に等しい数の順次位相がずれた第３の分周
出力を前記読出しクロックとして出力する第３の分周カ
ウンタとを備えて構成される。

〔実施例〕

以下実施例を示す図面を参照して本発明について詳細に
説明する。

第１図は、本発明の同期切替装置の一実施例を示すブロ
ック図である。

第１図に示す実施例は、データ列D1,D2を入力しフレー
ムパルスP1,P2ならびに同期外れ信号S1,S2を出力するフ
レーム同期回路1,2と、クロックCL1,CL2ならびにフレー
ムパルスP1,P2ならびに同期外れ信号S1,S2を入力しクロ
ックCL3,CL4を出力する分周カウンタ3,4と、データ列D
1,D2ならびに同期外れ信号S1,S2ならびにクロックCL3,C
L4ならびにクロックCL5を入力しデータ列D3,D4を出力す
るバッファメモリ5,6と、データ列D3,D4ならびに切替制
御信号S3を入力しデータ列D5を出力する切替器７と、同
期外れ信号S1,S2ならびに切替制御信号S3を入力する切
替器８と、クロックCL3の一つおよびクロックCL4の一つ
ならびに切替制御信号S3を入力する切替器９と、クロッ
クCL6を出力するVCO10と、切替器８の出力およびクロッ
クCL6を入力しクロックCL5を出力する分周カウンタ11
と、クロックCL5の一つおよび切替器９の出力を入力す
る位相比較器12と、位相比較器12の出力端とVCO10の制
御入力端との間に接続された低域フィルタ13とを備えて
構成されている。

第１図に示す実施例は、第４図に示す従来例に切替器８
を付加し、フレーム同期回路14,15ならびに分周カウン
タ16,17ならびにバッファメモリ18,19ならびに分周カウ
ンタ20をフレーム同期回路1,2ならびに分周カウンタ3,4
ならびにバッファメモリ5,6ならびに分周カウンタ11で
置換えた構成になっている。また、データ列D1,D2はフ
レーム同期ビットを含む送信データ列を二つの無線伝送
路で伝送したそれぞれの受信データ列、クロックCL1,CL
2はデータ列D1,D2のクロック、切替制御信号S3はデータ
列D1,D2のうちいずれを選択して出力するかを指示する
信号であり、それぞれ第４図におけるそれらと同じであ
る。

フレーム同期回路1,2は、フレーム同期が外れたとき同
期外れ信号S1,S2を出力することを除き、第４図におけ
るフレーム同期回路14,15と同じ回路である。

分周カウンタ3,4は、第４図における分周カウンタ16,17
と同様にフレームパルスP1,P2でリセットされてクロッ
クCL1,CL2を計数し、同期外れ信号S1,S2が入力していな
ければ分周比４で、入力していれば分周比２で分周する
分周比可変の分周カウンタである。したがって、同期外
れ信号S1,S2が入力していなければクロックCL3,CL4は第
４図におけるクロックCL7,CL8と同じになり、同期外れ
信号S1,S2が入力していればクロックCL3,CL4はそれぞれ
二つの分周出力である。

切替器８は、切替制御信号S3に制御されて、切替器７が
データ列D3を選択しているとき同期外れ信号S1を選択出
力し、切替器７がデータ列D4を選択しているとき同期外
れ信号S2を選択出力する。

分周カウンタ11は、第４図における分周カウンタ20と同
様にVCO10の出力を計数し、切替器８を介して同期外れ
信号S1,S2がいずれも入力していなければ分周比４で、
いずれか一方が入力していれば分周比２で分周する分周
カウンタである。したがってクロックCL5は、分周比４
のとき第４図におけるクロックCL9と同じになり、分周
比２のとき二つの分周出力となる。

バッファメモリ5,6は、データ列D1,D2がクロックCL3,CL
4を書込みクロックとして順次書込まれ、クロックCL5を
共通の読出しクロックとしてデータ列D3,D4が順次読出
される、段数可変のバッファメモリである。その段数
は、同期外れ信号S1,S2が入力していなければ４、入力
していれば２となる。

フレーム同期回路1,2のフレーム同期が共に正常であ
り、同期外れ信号S1,S2がいずれも出力されていない場
合、第１図に示す実施例は、第４図に示す従来例とまっ
たく同様に動作し、切替制御信号S3に制御されて、デー
タ列D1,D2のいずれか一方をデータ列D5として選択出力
し、データ列D1,D2間のタイミングずれがクロックCL1,C
L2の２周期以内であれば、この選択をする切替器７の切
替えによってビット誤りが発生することはない。VCO10
の出力であるクロックCL6はデータ列D5のクロックにな
っている。

切替器７がデータ列D3を選択しており、かつ、データ列
D1が異常になってフレーム同期回路１が同期外れ信号を
起こした場合、フレームパルスP1の位相が大きく急激に
変化して分周カウンタ３が正常にクロックCL3を出力で
きず、バッファメモリ５の書込みが異常となり、結果的
にデータ列D5の位相がバッファメモリ５の各段の保持期
間全般に亘って不規則に変動する。しかし、この場合、
同期外れ信号S1が出力され、分周カウンタ3,11の分周比
が２となり、バッファメモリ５の段数が２段となり、バ
ッファメモリ５の各段の保持期間がクロックCL1の２周
期になるので、データ列D5の不規則な位相変動の変化範
囲はクロックCL1の２周期になる。切替器７がデータ列D
4を選択しておりフレーム同期回路２が同期外れ信号を
起こした場合におけるデータ列D5の不規則な位相変動の
変化範囲も、同様にクロックCL2の２周期である。これ
ら変化範囲が、第４図に示す従来例ではクロックCL1,CL
2の４周期であるのに対し、第１図に示す実施例では２
周期と、半分に狭くなっている。

なお、クロックCL1,CL2を切替器９へも入力し、切替器
９で選択出力したクロックCL1またはCL2とクロックCL6
（VCO10の出力）とを位相比較器12に入力してVCO10を制
御することもできる。

以上の説明においてデータ列D1,D2の１フレームのクロ
ック数は分周カウンタ3,4,11の分周比（４および２）で
割切れるものとしているが、割切れない場合は、フレー
ムパルスP1,P2のＮ分周パルスをフレームパルスP1,P2の
かわりに用い、データ列D1,D2のＮフレームのクロック
数が分周カウンタ3,4,11の分周比で割切れるようにする
必要がある。このことについても、前記特公昭57−3253
5号公報に詳述されているので、必要とあれば参照され
たい。

以上、第１図に示す実施例の構成および動作について説
明した。

次に、第１図に示す実施例の応用について説明する。

第２図は第１の応用例を示すブロック図である。

21は送端無線端局、22は受端無線端局であり、送端無線
端局21と受端無線端局22との間はｋ回線の現用無線回線
および１回線の予備無線回線で接続されている。これら
現用および予備の無線回路は通常複数の中間中継局で中
継されるが、第２図では省略した。また、受端無線端局
22には下位の無線回線（図示せず）が接続する。

送端無線端局21において、30はテストパターン発生器、
40〜4kはテストパターン発生器30が発生したテストパタ
ーンあるいは送端搬送端局（図示せず）から入力したデ
ータ列を速度変換しフレーム同期ビットその他の付加ビ
ットを挿入する送信信号処理装置、51〜5kは送信信号処
理装置41〜4kが出力したデータ列を２分岐する送信分配
装置、50は送信信号処理装置40が出力したデータ列なら
びに送信分配装置51〜5kの一方の分岐出力を入力してそ
の一つを選択出力する送信切替装置、60は送信切替装置
50が出力したデータ列を入力する予備無線回線用の送信
装置、61〜6kは送信分配装置51〜5kの他方の分岐出力を
入力する現用無線回線用の送信装置である。受端無線端
局22において、70は予備無線回線用の受信装置、71〜7k
は現用無線回線用の受信装置、80は受信装置70が復調し
出力したデータ列およびそのクロックを分岐する受信分
配装置、81〜8kは受信装置71〜7kが復調し出力したデー
タ列およびそのクロックと受信分配装置80の分岐出力と
を入力しいずれか一方のデータ列とそのクロックとを選
択出力する同期切替装置、90〜9kは受信分配装置80ある
いは同期切替装置81〜8kが出力したデータ列およびその
クロックを入力し入力データ列から付加ビットを抜去り
速度変換して出力する受信信号処理装置、100は受信信
号処理装置90が出力したデータ列を入力するテストパタ
ーン検出器である。受信信号処理装置91〜9kが出力した
データ列はそれぞれ下位の無線回線に入力される。第１
図に示す実施例を同期切替装置81〜8kとして用いる。

予備無線回線が待機中の場合、送信切替装置50は送信信
号処理装置40が出力したデータ列を選択出力しており、
テストパターン発生器30が発生したテストパターンは予
備無線回線経由でテストパターン検出器100に入力して
予備無線回線の品質監視に用いられる。

送信装置61から受信装置71に至る現用無線回線が正常で
ある場合、同期切替装置81は受信装置71が出力したデー
タ列を選択出力しており、送信信号処理装置41に入力し
たデータ列は現用無線回線経由で伝送されて受信信号処
理装置91から出力される。

この現用無線回線を予備無線回線へ切替える場合、回路
切替制御装置（図示せず）は、まず、送信回線切替装置
50を制御して送信分配装置51の分岐出力を選択出力させ
る。その結果、送信信号処理装置41の出力したデータ列
が予備無線回線を経由して同期切替装置81に入力する。
この予備無線回線経由のデータ列を第１図おけるデータ
列D1、現用無線回線経由のデータ列をデータ列D2とする
と、この回線切替の前に第１図における切替器７はデー
タ列D4を選択出力していることになる。送信信号処理装
置40,41は付加ビットの挿入を互いに非同期で行ってい
るので、送信切替装置50を切替えたときデータ列D1のフ
レーム同期ビットが送信信号処理装置40で挿入されたも
のから送信信号処理装置41で挿入されたものにかわり、
フレーム同期回路１の同期が一旦外れ、しばらくたつと
再びフレーム同期が確立する。回線切替制御装置はフレ
ーム同期回路１の同期の再確立後、切替制御信号S3によ
り制御して切替器７にデータ列D3を選択出力させ、これ
で現用無線回線から予備無線回線への切替が完了する。
送信信号処理装置41から同期切替装置81までの現用無線
回線経由の径路と予備無線回線経由の径路との伝播遅延
差の固定成分はあらかじめ補償しておけるのでこの伝播
遅延差の変動成分がクロックの２周期以内であれば、上
記の回線切替でビット誤りは発生しない。

さて、機器障害等によって現用無線回線が回線切替前に
断になり、フレーム同期回路２が同期外れを起こすと、
予備無線回線への回線切替が完了するまで既に述べたよ
うに同期切替装置81が出力するデータ列D5の位相は不規
則に変動する。しかし、この位相変動の変化範囲はクロ
ックの２周期と狭いので、この場合も受信信号処理装置
91に後続する無線回線において復調器のクロック同期が
外れることはない。

第３図は、第１図に示す実施例の第２の応用例を示すブ
ロック図である。

21は第２図におけると同じ送端無線端局、23は送端無線
端局21のすぐ下位の中間中継局である。

中間中継局23において、200〜20k,210〜21kはダイバー
シチ受信用の受信装置、300〜30kは同期切替装置、400
〜40kは送信装置である。第１図に示す実施例を同期切
替装置300〜30kとして用いる。

受信装置200,210は、いずれも予備無線回線用の受信装
置であり、送端無線端局21の送信装置60が送出した電波
を受信復調し、データ列およびそのクロックを出力す
る。同期切替装置300は、ダイバーシチ制御装置（図示
せず）に制御されて、受信装置200または210のいずれか
一方が出力したデータ列を選択し出力する。送信装置40
0は、同期切替装置300が選択出力したデータ列を入力す
る予備無線回線の送信装置である。

ダイバーシチ制御装置は、受信装置200,210の受信S/Nま
たは復調データ列の誤り率を監視し、同期切替装置300
が選択出力しているデータ列の誤り率またはこのデータ
列に対応する受信S/Nが一定のしきい値より劣化し、も
う一方のデータ列の誤り率またはそのデータ列に対応す
る受信S/Nが上記のしきい値よりよければ、第１図にお
ける切替制御信号S3により同期切替装置300を制御して
選択出力するデータ列を切替える。

送信装置60から受信装置200,210までの両伝播路の伝播
遅延差の変動成分がクロックの２周期以内であれば、こ
の切替えによってビット誤りは発生しない。同期切替装
置300において、選択出力しているデータ列のフレーム
同期が外れると、出力データ列の位相は不規則に変動す
る。しかし、この位相変動の変化範囲はクロックの２周
期と狭いので、下位の中間中継局ならびに受端無線端局
（いずれも図示せず）における予備無線回線の受信装置
で復調器がクロック同期外れを起こすことはない。な
お、現用回線から予備回線への回線切替のために送端無
線端局21において送信切替装置50が切替えられると、第
２図に示す応用例の説明で既に述べたように、予備無線
回線で伝送されるデータ列のフレーム同期ビットがかわ
るので同期切替装置300における二つのフレーム同期回
路はいずれも一旦同期外れを起こす。この場合も下位の
受信装置において復調器がクロック同期外れを起こすこ
とがないのは上記したダイバーシチ切替におけると同様
である。

受信装置200,210ならびに同期切替装置300ならびに送信
装置400は、以上説明したように予備無線回線を中継す
る。

受信装置201,211ならびに同期切替装置301ならびに送信
装置401は、送端無線端局21の送信装置61に始まる現用
無線回線を同様に中継する。以下同様である。同期切替
装置301,30kにおいてフレーム同期が外れても送信装置4
01,40kに後続する現用無線回線の受信装置において復調
器のクロック同期が外れることがないのも上記と同様で
ある。

〔発明の効果〕

以上説明したように本発明の同期切替装置は、バッファ
メモリの書込みクロックをつくるのに必要なフレーム同
期が外れるとバッファメモリの段数を縮小してその各段
の保持期間を短縮することにより、この場合に起こる出
力データの位相の不規則な変動の変化範囲を狭くできる
ので、後続する無線回線の復調器でクロック同期が外れ
てクロック同期が回復するまでの長い時間エラーが発生
するということを防止できる効果があり、また、後続す
る復調器でクロック同期が外れるおそれがないので、バ
ッファメモリの段数を増加して同期切替のダイナミック
レンジを広げることができる効果がある。

【図面の簡単な説明】

第１図は、本発明の同期切替装置の一実施例を示すブロ
ック図、 第２図は、第１図に示す実施例の第１の応用例を示すブ
ロック図、 第３図は、同じく第２の応用例を示すブロック図、 第４図は、従来の同期切替装置の一例を示すブロック
図、 第５図は、第４図における各種信号のタイミングチャー
トである。 1,2……フレーム同期回路、3,4,11……分周カウンタ、
5,6……バッファメモリ、7,8,9……切替器、10……VC
O、12……位相比較器、13……低域フィルタ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】フレーム同期ビットを含む送信データ列を
   二つの無線伝送路で伝送したそれぞれの受信データ列で
   ある第１および第２のデータ列にそれぞれフレーム同期
   して第１および第２のフレームパルスを出力し、フレー
   ム同期が外れている間第１および第２の同期外れ信号を
   出力する第１および第２のフレーム同期回路と、 前記第１のフレームパルスまたはその分周パルスでリセ
   ットされ、前記第１の同期外れ信号が入力していないと
   き２以上の整数であるあらかじめ定めた第１の分周比で
   前記第１のデータ列のクロックを分周し、前記第１の同
   期外れ信号が入力しているとき前記第１の分周比未満の
   正の整数であるあらかじめ定めた第２の分周比で前記第
   １のデータ列のクロックを分周し、前記第１または第２
   の分周比に等しい数の順次位相がずれた第１の分周出力
   を出力する第１の分周カウンタと、 前記第２のフレームパルスまたはその分周パルスでリセ
   ットされ、前記第２の同期外れ信号が入力していないと
   き前記第１の分周比で前記第２のデータ列のクロックを
   分周し、前記第２の同期外れ信号が入力しているとき前
   記第２の分周比で前記第２のデータ列のクロックを分周
   し、前記第１または第２の分周比に等しい数の順次位相
   がずれた第２の分周出力を出力する第２の分周カウンタ
   と、 段数が前記第１の分周カウンタの分周比に等しく、前記
   第１の分周出力のそれぞれを書込みクロックとして前記
   第１のデータ列が各段に順次書込まれる第１のバッファ
   メモリと、 段数が前記第２の分周カウンタの分周比に等しく、前記
   第２の分周出力のそれぞれを書込みクロックとして前記
   第２のデータ列が各段に順次書込まれる第２のバッファ
   メモリと、 共通の読出しクロックにより前記第１および第２のバッ
   ファメモリから読出した第３および第４のデータ列のう
   ちいずれか一方を選択し出力する第１の切替器と、 前記第１および第２の同期外れ信号のうちいずれか一方
   を前記第１の切替器の選択と対応して選択し出力する第
   ２の切替器と、 前記第１の切替器が選択した前記第３または第４のデー
   タ列に対応する前記第１または第２のデータ列のクロッ
   クに位相同期する位相同期発振器と、 この位相同期発振器の発振出力を、前記第２の切替器か
   ら前記第１および第２の同期外れ信号がいずれも入力し
   ていないとき前記第１の分周比で分周し、前記第２の切
   替器から前記第１または第２の同期外れ信号が入力して
   いるとき前記第２の分周比で分周し、前記第１または第
   ２の分周比に等しい数の順次位相がずれた第３の分周出
   力を前記読出しクロックとして出力する第３の分周カウ
   ンタと、 を備えたことを特徴とする同期切替装置。