JP2005323408A - デジタルデータ受信装置およびデジタルデータ受信方法 - Google Patents

デジタルデータ受信装置およびデジタルデータ受信方法 Download PDF

Info

Publication number
JP2005323408A
JP2005323408A JP2005227403A JP2005227403A JP2005323408A JP 2005323408 A JP2005323408 A JP 2005323408A JP 2005227403 A JP2005227403 A JP 2005227403A JP 2005227403 A JP2005227403 A JP 2005227403A JP 2005323408 A JP2005323408 A JP 2005323408A
Authority
JP
Japan
Prior art keywords
clock
data
output
signal
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005227403A
Other languages
English (en)
Inventor
Seiichi Sano
誠一 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2005227403A priority Critical patent/JP2005323408A/ja
Publication of JP2005323408A publication Critical patent/JP2005323408A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】 1号機で運用中、1号機の保守、点検のため予備の2号機に切替え、1号機を停止させることがある。この逆に、2号機から1号機に切替えることがある。この切替えを行うとTSクロック、TSデータに不連続区間が生じ、これが原因で画像、音声等にフリーズ等が生じるという問題が生じる。
【解決手段】 1号機と2号機の各系統から入力されるデータストリームを各々の系統のクロックで一時記憶する記憶部と、該記憶部から読み出されたデータストリームのうちの1系統を選択し出力する選択部と、該選択部で選択しデジタルデータ受信装置から出力するデータストリームと対で出力されるクロックを生成するクロック生成部を備える。
【選択図】 図1

Description

本発明は、放送局(演奏所)等から送信所に送られるデジタル放送信号を受信するSTL(Studio Transmitter Link)受信装置及び受信方法に関し、特に、デジタル放送信号を予備の目的で設けられた2系統以上の受信機で受信し、各系統の受信機出力信号のうちの1系統を選択するデジタルデータ切替技術に関するものである。
放送局(演奏所)等から送信所に送られるデジタル放送信号を受信するSTL(Studio Transmitter Link)受信装置において、デジタル放送信号を予備の目的で設けられた2系統以上の受信機で受信し、各系統の受信機出力信号のうちの1系統を選択する系切替装置を備えたデジタルデータ受信装置が知られている。
そのような従来技術の一例として、特開平11−17669号公報には、系切替装置を有する通信システムのクロック及び複数データの位相を同期させる位相同期回路を開示する。この従来技術においては、系切替装置(3)の後に位相同期回路(6)が設けられている。
他の従来技術の例として、特開平8−251151号公報では、系切替え回路(7)の前にFIFOメモリ(2)を設けており、該FIFOメモリによって切替え回路(7)に入力される2つの系の信号どうしが同期されている。
特開平11−17669号公報においては、系切替装置(3)では、入力された2つの系のデジタル信号のクロック信号間の位相差と、随時に系を選択時の選択切換タイミングとの関係によっては、各信号に生じるジッタ量にばらつきがあること等によって、クロックの欠落やデータの欠落を起こす場合がある。そのため、そのクロックの欠落やデータの欠落が生じた系切換装置(3)から信号が出力されると、その欠落は後段の位相同期回路(6)や光送信回路(10)では再生できないため、データ誤りを起こした信号を送信することになってしまう。
一方、特開平8−251151号公報においては、FIFOメモリ(2)の読み出し動作を制御するための読み出し制御部(1)の1/N分周器(12)の動作を、フレーム単位にされた信号であるDATARやDATAIに同期するようフレーム同期回路(3,4)によって、フレームパルスを取り出して制御している。しかしながらDATARやDATAIをフレーム単位にしなければならず、それらをフレーム同期させる必要があることから、フレーム同期していない信号については、この公報の技術を用いることが容易ではない。
また、デジタル放送信号を予備の目的で設けられた2系統以上の受信機で受信し、各系統の受信機出力信号のうちの1系統を選択する系切替装置を備えたデジタルデータ受信装置の従来の技術について図5を用いて説明する。
放送局(演奏所)から送信所に送られるデジタル放送信号はSTL受信装置1のアンテナ10で受信され、1号機と2号機の受信器20に分配される。デジタル放送信号は受信器20内のダウンコンバータ21でIF信号に変換され、復調器22で復調される。復調器22で復調され得られたデジタルデータは分離装置23で、デジタルデータに含まれるTS(Transport Stream)データ、TSクロックに分離される。
各系統の分離装置23で分離され得られたTSデータ30−2、30−4およびクロック30−1、30−3は切替装置30に入力される。切替装置30に入力されたTSデータ30−2、30−4、クロック30−1、30−3は切替制御装置40から出力される切替制御信号30−7に従い、各選択器31で1号機または2号機のTSデータおよびクロックが選択される。セレクタ31で選択されたTSデータおよびクロックは分配器32で分配され、放送機50(1号機と2号機(予備機))に出力される。
図5の切替装置30における信号波形を図6に示す。STL受信装置1のアンテナ10で受信された信号は1号機と2号機の受信器20に分配される。1号機と2号機の受信器20に入力されるデータは同一であるが1号機と2号機の受信器20間で個体差があるため1号機と2号機の受信器20から出力されるTSデータおよびクロック(1号TSクロック30−1、1号TSデータ30−2および2号TSクロック30−3、2号TSデータ30−4)は図6の位相差30−cに示すように位相差や各々の信号毎にジッタをもつ。
具体的には図6の切替信号30−7が「Hi」のとき1号機を選択し、「Low」のとき2号機を選択するとした場合、上記のような位相差や異なるジッタをもつ信号どうしを切替える場合、切替信号30−7が「Hi」から「Low」に変化した瞬間、図5の切替後クロック30−5、切替後データ30−6には図6に示すように、切替の瞬間クロック、データに雑音が発生する。
その結果、図5の切替装置30から出力される出力TSクロック30−8、出力TSクロック30−10および、出力TSデータ30−9、出力TSデータ30−11は、図6の雑音30−d、雑音30−eに示すように不連続区間が生じる。
1号機で運用中、1号機の保守、点検のため2号機に切替え、1号機を停止させることがある。この逆に、2号機から1号機に切替えることがある。この切替えを行うとTSクロック、TSデータに不連続区間が生じ、これが原因で画像、音声等にフリーズ等が生じるという問題が生じる。
特開平11−17669号公報 特開平8−251151号公報
本発明の目的は上記従来技術の問題点を解消しうるようにしたデジタルデータ受信方法及び装置を提供することである。
本発明の別の目的は、2系統以上の受信機出力信号のうちの1系統から別の系統に切りかえる際に、受信データに不連続期間が生じないようにした、デジタルデータ受信方法及び装置を提供することである。
本発明は、受信した同一の信号を2系統に分配し、該2系統の受信信号をそれぞれ復調して2系統の複数のデータストリームを得て出力する受信部と、該2系統の複数のデータストリームのうちの一方の系統の複数のデータストリームを選択して出力する切替部とを備えるデジタルデータ受信装置において、該デジタル受信装置のデジタルデータ受信部に、2系統以上入力されるデータストリームをその系統のクロックで一時記憶する記憶部と、該記憶部に一時記憶されたデータストリームを各系統同時に読み出すデータ読み出し制御部と、読み出されたデータストリームのうちの1系統を選択し出力する選択部と、該選択部で選択しデジタルデータ受信装置から出力するデータストリームと対で出力されるクロックを生成するクロック制御部とを有するものである。
また、受信した同一の信号を2系統以上に分配し、各々の系統で復調して得られた複数のデータストリーム(データ、クロック)を受け取り、該データストリームのうちの1系統を選択し出力するデジタルデータ受信方法において、2系統以上入力されるデータストリームをその系統のクロックで一時記憶し、該一時記憶されたデータストリームを各系統同時に読み出し、読み出されたデータストリームのうちの1系統を選択して出力し、該選択出力するデータストリームと対で出力されるクロックを生成するものである。
さらに、本発明の一例によれば、受信部の前記クロック制御部は、前記2系統のデータストリームの各々について、各系統のクロック周波数の1/N(Nは正数)の周波数のクロックを生成する分周器と、該分周器の同期をとる分周同期器と、前記分周器からの、前記2系統のクロック周波数の1/Nの周波数のクロックのうちの一方を選択するセレクタと、該セレクタで選択されたクロック周波数の1/Nの周波数のクロックをN逓倍する逓倍器とを有し、該分周同期器の出力クロックが前記クロック制御部の出力クロックとするものである。
また、本発明の一例によれば、受信部のクロック制御部において、前記分周器、前記逓倍器の定数Nを4〜8の間のいずれかの整数とするものである。
本発明によれば、デジタルデータの受信中に、受信機1号機20Aと2号機20Bの切替えを行っても、TSクロック、TSデータが途切れないので、画像、音声等にフリーズ等の障害が発生しないシームレス切替え可能なデジタルデータ受信装置を実現することができる。
以下、本発明による、系切替装置を備えたデジタルデータ受信装置及び受信方法の実施例について図を用いて説明する。図1は、本実施例による、系切替装置を備えたデジタルデータ受信装置の全体構成を示すブロック図であり、図2は図1の系切替装置の構成を示すブロック図であり、図3は、図1,図2の各部における信号波形を示すタイミングチャートである。
図1のSTL(Studio Transmitter Link)受信装置100は、アンテナ10で受信されたデジタル放送信号に基づきTS(Transport Stream)データ及びクロックを生成して放送機50A,50B(1号機と2号機)に出力する。受信装置100は1号機と2号機の受信器20A,20Bと、切替制御装置40と、切替装置300とを備える。受信装置100はアンテナ10で受信されたデジタル放送信号を1号機と2号機の受信器20A,20Bにそれぞれ入力する。入力されたデジタル放送信号はそれぞれ、受信器20A,20B内のダウンコンバータ21A,21BでIF(Intermediate Frequency)信号に変換され、復調器22A,22Bで復調される。復調器22A,22Bで復調され得られたデジタルデータはそれぞれ分離装置23A,23Bで、デジタルデータに含まれるTS(Transport Stream)データ(DATA)、TSクロック(CLK)に分離される。1号機の受信器20Aから出力される1号TSクロック30−1(図3(A))、1号TSデータ30−2(図3(B))は1号機用の同期制御器33Aに入力され、そこで1号TSデータ30−2内の同期コードが検出される。この同期コードから1号機用メモリ34Aのコントロール(ライトリセット)信号CTLが、同期制御器33Aで生成される。
すなわち、1号TSクロック30−1と1号機同期制御器33Aで生成されたコントロール信号CTLとに応答して、1号TSデータ30−2が1号機用メモリ34Aに書きこまれる。同様に、2号TSクロック30−3(図3(C))と2号機用同期制御器33Bで生成されたコントロール信号CTLとに応答して、2号TSデータ30−4(図3(D))が2号機用メモリ34Bに書きこまれる。
一方、クロック制御部35では、1号TSクロック30−1と2号TSクロック30−3がクロック制御部35に入力される。これら入力された1号TSクロック30−1と2号TSクロック30−3のうち、クロックセレクタ352により選択された一方のTSクロックをクロック制御部35内の1逓倍のPLL(353−355)に与えて、該1逓倍のPLLにより1逓倍のクロック30−5(図3(F))を生成し、その1逓倍のクロック30−5によってメモリ34A,34Bからデータをリードする。
この1逓倍のクロック30−5は1号機用、2号機用両方のメモリ34A,34Bに入力され、それぞれのメモリからデータを読み出すために用いられる。1逓倍のクロック30−5はさらに1号機用、2号機用両方のメモリ34A,34Bのコントロール(リードリセット)信号を生成するためのデータ制御部37にも入力される。
その結果、1号機用、2号機用メモリ34A,34Bは、制御信号CTLと同一のクロック(切替後クロック30−5)と、同じく同一の制御信号371−2とでリード制御される。そこで、図2(G),図2(H)に示すようにメモリ34A,34Bから出力される1号TSリードデータ3−17と、2号TSリードデータ3−18とは同期する。
そのため、仮に切替制御装置40からの切替信号30−7(図3(E))によるタイミング30−iに応答して、選択器31において選択的に出力するデータを、1号と2号のTSデータ3−17,3−18のうちの一方から他方へ(例えば、TSデータ3−17から3−18へ)切替える場合に、クロック制御部35とデータ制御部37とで実際に切替えがうまく行うことができるタイミング30−jが得られることとなる。
すなわち、選択器31では、クロック制御部35からの1逓倍のクロック30−5を基に生成された、切替え信号372−1に従い、1号TSリードデータ3−17または2号TSリードデータ3−18をタイミング30−jにおいて切替え選択し、選択器31からデータ30−6が出力される。
その結果、出力TSクロック30−8、出力TSクロック30−10の両方が、クロック制御部35内の1逓倍のPLLで生成されたクロック30−5に基づいた同一のクロックとして出力される。そして、選択器31において出力TSデータ30−9、出力TSデータ30−11は、図3(G)から図3(J)に示すように、TSクロック30−5に同期した信号で切替えるので、データの切替え前後においても、データの連続性が損なわれることはない。即ち、データの切替え前後においても、データの不連続区間が生じるということは無い。
図1に示す切替装置300のクロック制御部35、データ制御部37の具体的な構成例及びその動作について図2及び図4を用いてより詳細に説明する。
クロック制御部35では、入力された1号TSクロック30−1が分周器351Aで周波数が1/Nに分周される。また、入力された2号TSクロック30−3も同様に分周器351Bで周波数が1/Nに分周される。1号TSクロック30−1用分周器351Aと2号TSクロック30−3用分周器351Bは、お互いにその出力で相手の分周動作をリセットするような分周同期器を有したものとして構成されている。
1号TSクロック30−1の周波数を1/Nに分周して得たクロック351−1と2号TSクロック30−3の周波数を1/Nに分周して得たクロック351−3は、それぞれ分周器351A,351Bから出力される。これらクロック351−1と351−3はクロックセレクタ352へ入力されて、切替制御装置40から出力される切替制御信号30−7に従いクロックセレクタ352でいずれか一方が選択出力される。クロックセレクタ352で選択出力された分周クロックは分周器353の1/1分周器353−1を介してそのまま位相比較器354に入力される。位相比較器354の出力はVCO(voltage control oscillator)355に与えられ、VCO355は、入力された信号に応じたクロック周波数のクロック信号を出力する。VCO355の出力クロック信号は分周器353の1/N分周器353−2で周波数が1/Nに分周される。分周器353−2で分周されたクロックの位相と、クロックセレクタ352で選択された分周クロック(分周器353−1の出力クロック)の位相とが位相比較器354で比較され、その位相差に応じた信号が位相比較器354から出力される。
データ制御部37では、メモリリード制御器371が、FIFOメモリ34A,34Bをリード制御するためのタイミング信号371−1をデータ選択制御器372に出力する。データ選択制御器372は、メモリリード制御器371からのデータの切替可能なタイミングを示すタイミング信号371−1と、クロックセレクタ352からの信号(クロック選択情報)35−1とに基づき選択器31にデータ選択情報372−1を出力する。
ここで、前述の分周器351A,351B,353−2の分周比Nとしては、例えば、4〜8の範囲の整数に設定しておくことが好ましい。すなわち、そのように分周比Nを設定しておくことで、前記位相比較器354と前記VCO355の動作をなるべく安定させ、かつ、前記メモリ34A,34B、前記メモリリード制御器371、前記分配器32に供給される同期クロック30−5の周波数精度を高めることができる。すなわち、前記同期クロック30−5の周期を最適なものとし、前記データ選択制御器372から出力されるデータ選択情報372−1の遅延を最小にすることができる。
図2の構成の詳しい動作について、図4(A)〜図4(M)の信号波形を参照して説明する。分離装置23で分離された1号TSクロック信号30−1は、図4(A)のように矩形波のクロック信号として得られる。この図では、クロック信号30−1はデューティ比が50%の矩形波としているが、デューティ比が50%でなくともよい。この1号TSクロック信号30−1は分周器351Aへ入力され、そこで周波数が1/Nに分周される。この図の例では、クロック信号30−1は8分周されて、その結果、デューティ比が12.5%の1号TS分周クロック信号351−1が得られる(図4(B))。なお、この分周クロック信号351−1と後述の2号TSクロック信号30−3とは、それぞれ、信号のLOWレベル期間とHIGHレベル期間とが大きく異なるように、すなわちデューティ比が、例えば、12.5%に設定されている。なお、このデューティ比は、この様に、50%よりも、100%に近いかあるいは0%に近いものであることが望ましい。
同様に、2号TSクロック信号30−3は、この図の例ではデューティ比が50%の矩形波のクロック信号として分離されると共に、その周波数が2号TSクロック用分周器351Bにより1/8に分周されることで、2号TS分周クロック信号351−3(図4(F))が得られる。
また、1号TSクロック用分周器351Aと2号TSクロック用分周器351Bとは、分周クロックにそれぞれ同期したリセット信号を出力する。すなわち、1号TSクロック用分周器351Aから出力された2号TS分周リセット信号351−2(図4(C))は、2号TSクロック用分周器351Bのリセット信号入力端子に入力され、2号TSクロック用分周器351Bから出力された1号TS分周リセット信号351−4(図4(F))は、1号TSクロック用分周器351Aのリセット信号入力端子に入力される。それらリセット信号351−2,351−4は、それぞれ対応する分周クロック351−1、351−3よりTSクロック信号の半位相だけ早く出力される同波形の信号とされている。そのため、2つの分周器351A,351Bの分周開始時期のずれが、その半位相に応じた所定期間以内となるようにされる。そのため、1号TSクロックと2号TSクロックのより長い期間のレベルがお互いに重なる期間が、所定の期間以上になるようにすることができ、その重なる期間を切替可能期間(区間)T(図4(A)参照)と呼ぶ。
上述のように構成したことで、TSクロックの周期が短い場合であっても、分周比Nの大きさに応じて、切替可能期間をより長くするようにできるため、TSクロックのジッタの影響によってTSデータの不連続区間が生じることなく、データを切り替えることができる。
以下、そのデータ切替の様子を説明する。本発明の実施例では、切替信号30−7は、TSクロックやTSデータとは同期せずに、切替制御装置40の動作にのみ応じたタイミングでクロックセレクタ352へ入力される。そのため、クロックセレクタ352では、入力された切替信号30−7(図4(G))の切替タイミングが、そのタイミング以降の切替可能期間の中間時点付近に遅延させた切替信号(図4(H))を生成する。そして、該遅延された切替信号のタイミングでもって、クロックセレクタ352に入力された1号TS分周クロック信号351−1と2号TS分周クロック信号351−3の一方から他方への切替選択出力動作を行う。そうすることで、その切替選択動作の前後で、TSクロックが消滅したりして、TSデータに不連続が生じてしまうような不具合を起こす恐れを無くすることができる。
なお、切替可能期間(T)の中間時点付近のタイミングでもってTS分周クロックが切り替わることでは、TS分周クロック周期に対する分周クロック間の位相差の割合が、TSクロック周期に対する分周クロック間の位相差の割合よりも格段に小さくなるために、クロックセレクタ352の出力信号352−1と、VCO355を1/Nに分周(この図では8分周)した信号353−2の、上述の切替時の位相誤差も同様に小さくなるために、VCO355の出力の位相変動は、よりゆっくりとしたものとすることができる。
以上説明したように本発明によれば、切替装置300において、受信機1号機20Aと2号機20Bから出力されるTSクロック30−1,30−3をそのまま切替えて出力するのではなく、切替装置300内部で、入力されたTSクロックに同期した同一周波数の連続クロック351−1,351−3を生成し、これをTSクロックとして出力する。また、受信機1号機20Aと2号機20Bとから出力されるTSデータ30−2,30−4をそのまま切替えて出力するのではなく、切替装置300内部で、入力されたTSデータをメモリ34A,34Bに取り込み、このメモリ34A,34Bから読み出したデータを切替えてこれをTSデータとして出力する。
その結果、運用中に、受信機1号機20Aと2号機20Bの切替えを行っても、TSクロック、TSデータが途切れないので、画像、音声等にフリーズ等の障害が発生しないシームレス切替え可能なデジタルデータ受信装置を実現することができる。
なお、上記実施例では、受信した同一の信号を2系統に分配し該2系統の受信信号をそれぞれ復調して2系統の複数のデータストリームを得、該2系統の複数のデータストリームのうちの一方の系統の複数のデータストリームを選択して出力するように構成した。しかし、本発明においては、受信した同一の信号を3系統以上に分配し、該3系統以上の受信信号をそれぞれ復調して3系統以上の複数のデータストリームを得、該3系統以上の複数のデータストリームのうちの一つの系統の複数のデータストリームを選択して出力するように構成しても良い。
本発明のデジタルデータ受信装置の実施例の全体構成を示すブロック図。 図1のデジタルデータ受信装置の系切替装置の構成例を示すブロック図。 本発明のデジタルデータ受信装置の動作を説明するための、信号波形を示すタイミングチャート。 図2の系切替装置の動作を説明するための、信号波形を示すタイミングチャート。 従来のデジタルデータ受信装置の一例を示すブロック図。 従来のデジタルデータ受信装置内部の動作を示すタイミングチャート。
符号の説明
1,100:STL受信装置、10:アンテナ、20,20A,20B:受信器、21,21A,21B:ダウンコンバータ、22,22A,22B:復調器、23,23A,23B:分離装置、31:セレクタ(選択器)、32:分配器、40:切替制御装置、50,50A,50B:放送機、30−1:1号TSクロック、30−2:1号TSデータ、30−3:2号TSクロック、30−4:2号TSデータ、30−5:切替後クロック、30−6:切替後データ、30−7:切替制御信号、30−8:TSクロック、30−9:出力TSデータ、30−10:出力TSクロック、30−11:出力TSデータ、33A,33B:同期制御器、34A,34B:メモリ、35:クロック制御部、300:切替装置、351A,351B:分周器、352:クロックセレクタ、353−1,353−2 分周器、354:位相比較器、355:VCO、371:メモリリード制御器、372:データ選択制御器

Claims (2)

  1. 受信した同一の信号を2系統以上に分配し、各々の系統で復調して得られた複数のデータストリーム(データ、クロック)を受け取り、該データストリームの内の1系統を選択し出力するデジタルデータ切替部を備えるデジタルデータ受信装置において、該デジタル受信装置のデジタルデータ受信部に、2系統以上入力されるデータストリームをその系統のクロックで一時記憶する記憶部と、該記憶部に一時記憶されたデータストリームを各系統同時に読み出すデータ読み出し制御部と、読み出されたデータストリームのうちの1系統を選択し出力する選択部と、該選択部で選択しデジタルデータ受信装置から出力するデータストリームと対で出力されるクロックを生成するクロック制御部とから構成されていることを特徴とするデジタルデータ受信装置。
  2. 受信した同一の信号を2系統以上に分配し、各々の系統で復調して得られた複数のデータストリーム(データ、クロック)を受け取り、該データストリームのうちの1系統を選択し出力するデジタルデータ受信方法において、2系統以上入力されるデータストリームをその系統のクロックで一時記憶し、該一時記憶されたデータストリームを各系統同時に読み出し、読み出されたデータストリームのうちの1系統を選択して出力し、該選択出力するデータストリームと対で出力されるクロックを生成することを特徴とするデジタルデータ受信方法。
JP2005227403A 2002-07-26 2005-08-05 デジタルデータ受信装置およびデジタルデータ受信方法 Pending JP2005323408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005227403A JP2005323408A (ja) 2002-07-26 2005-08-05 デジタルデータ受信装置およびデジタルデータ受信方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002217474 2002-07-26
JP2005227403A JP2005323408A (ja) 2002-07-26 2005-08-05 デジタルデータ受信装置およびデジタルデータ受信方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003281394A Division JP3717173B2 (ja) 2002-07-26 2003-07-28 デジタルデータ受信装置およびデジタルデータ受信方法

Publications (1)

Publication Number Publication Date
JP2005323408A true JP2005323408A (ja) 2005-11-17

Family

ID=35470265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005227403A Pending JP2005323408A (ja) 2002-07-26 2005-08-05 デジタルデータ受信装置およびデジタルデータ受信方法

Country Status (1)

Country Link
JP (1) JP2005323408A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245964A (ja) * 2005-03-02 2006-09-14 Hitachi Kokusai Electric Inc デジタルデータ受信装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245964A (ja) * 2005-03-02 2006-09-14 Hitachi Kokusai Electric Inc デジタルデータ受信装置
JP4520329B2 (ja) * 2005-03-02 2010-08-04 株式会社日立国際電気 デジタルデータ受信装置

Similar Documents

Publication Publication Date Title
US20090175271A1 (en) Transmitting A Synchronizing Signal In A Packet Network
GB2181325A (en) Synchronising audio and video signals of a television transmission
JPH08190515A (ja) 送信装置と受信装置
JP2000354029A (ja) 同期クロックを発生させるための回路
EP2153663B1 (en) Automatic compensation of a delay of a synchronization signal in a packet switching network
CN101719818B (zh) 用于通过经由分组交换网而连接的站产生同步信号的系统
JPS622742B2 (ja)
JP3717173B2 (ja) デジタルデータ受信装置およびデジタルデータ受信方法
JPH08279804A (ja) Rds信号と位相同期させる方法及びその装置
US6658073B1 (en) Method and system for reducing jitter on constant rate data transfer between asynchronous systems
TWI488505B (zh) 能夠在封包通訊網路上發送封包之發送裝置以及接收封包之接收裝置
JP2005323408A (ja) デジタルデータ受信装置およびデジタルデータ受信方法
JPH03114333A (ja) パケット伝送におけるクロック同期方式とパケット送信装置およびパケット受信装置
JP2002271307A (ja) 端末同期方法、通信システム及び端末装置
JP4527996B2 (ja) デジタルデータ受信装置
JPS594895B2 (ja) 衛星経由のデジタル伝送の同期方法および装置
US7251303B2 (en) Digital data receiving apparatus and method with system changeover function
US7492792B2 (en) Apparatus for receiving digital data
JP5133818B2 (ja) 信号再生装置
JP4520329B2 (ja) デジタルデータ受信装置
JP4724266B2 (ja) デジタルデータ受信装置及びその信号切換方法
JPH01109878A (ja) 識別信号発生装置を有するテレビジョン受信機用回路装置
JPS5819056A (ja) クロツク再生回路
JPH08102869A (ja) 画像伝送装置
JPH02274130A (ja) クロック再生回路