JPS61107838A - 入力障害処理方式 - Google Patents

入力障害処理方式

Info

Publication number
JPS61107838A
JPS61107838A JP22932384A JP22932384A JPS61107838A JP S61107838 A JPS61107838 A JP S61107838A JP 22932384 A JP22932384 A JP 22932384A JP 22932384 A JP22932384 A JP 22932384A JP S61107838 A JPS61107838 A JP S61107838A
Authority
JP
Japan
Prior art keywords
circuit
input
signal
clock
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22932384A
Other languages
English (en)
Inventor
Toshiro Kato
敏郎 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22932384A priority Critical patent/JPS61107838A/ja
Publication of JPS61107838A publication Critical patent/JPS61107838A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/14Monitoring arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタル伝送装置に於いて入力障害が起きた
場合人力障害アラームを直ちに発出する方式に関するも
のである。
多重変換装置又は端局中継装置等に於ける従来の入力障
害アラーム発生方式は入力信号の瞬断に追従出来ないの
で其の改善が望まれていた。
〔従来の技術〕
多重変換装置又は端局中継装置等に於いて、従来の入力
障害アラームは入力断とフレーム同期外れとの論理和を
取って出力していた。
一般にフレーム同期外れ信号は即時検出(2〜3フレー
ムの時間)されるが、入力断信号は可なり時間がかかる
ことが多い。
然し入力信号が瞬断した場合にはクロックがなくなるの
でフレーム同期回路からフレーム同期外れ信号が出ない
か、又は出ても大変時間のかかることがある。
〔発明が解決しようとする問題点〕
本発明の目的は上記従来方式の欠点を除去し、入力信号
の瞬断が起きた場合でも入力障害アラームを直ちに発出
する方式を提供することである。
〔問題点を解決するための手段〕
問題点を解決するための手段は、ディジタル伝゛送方式
の多重変換装置又は端局中継装置に於いて、受信信号か
ら抽出したクロックを位相同期発振回路に入力するか、
又はクロック抽出を該位相同期発振回路により行い、受
信信号が断となった時位相同期発振回路の自走クロック
によりフレーム同期回路を動作させ、該フレーム同期回
路からフレーム同期はずれ信号を発生させ、前記フレー
ム同期はずれ信号を使って入力障害アラーム信号を出す
ことにより達成される。
又前記入力障害アラーム信号により位相同期発振回路を
強制的に自走状態とすることにより達成される。
〔作用〕
本発明に依るとディジタル伝送方式の端局である多重変
換装置又は端局中継装置に於いて、受信信号から抽出し
たクロックを位相同期発振回路に入力するか、又はクロ
ック抽出を位相同期発振回路により行い、受信信号が断
となった時位相同期発振回路の自走クロックによりフレ
ーム同期回路を動作させ、フレーム同期回路からフレー
ム同期はずれ信号を発生させ、此のフレーム同期はずれ
信号を使って入力障害アラーム信号を出すようにする為
、入力信号断俊速やかに入力障害アラームを発生出来る
と云う効果が生まれる。
父上記入力障害アラーム信号により位相同期発振回路を
強制的に自走状態とする為後位機器から異常信号を発信
させないと云う効果も生まれる。
〔実施例〕
第1図は本発明に依る入力障害アラーム即時発出方式の
一実施例を示す図である。
第2図は本発明に依る入力障害アラーム即時発出方式の
別の一実施例を示す図である。
図中、■は等化回路、2はバンドパスフィルタ、3は位
相比較回路、4はフィルタ、5は電圧制御発振器、6は
フリップフロップ回路、7はフレーム同期回路、8はP
LL回路、9は速度変換回路、10は速度変換回路9の
PLL回路である。
以下図に従って本発明の詳細な説明する。
第1図に於いて点線で囲まれた部分はPLL回路8であ
る。
ディジタル伝送方式の端局である多重変換装置又は端局
中継装置に於いて、受信信号は等化回路1により波形修
正される。等化回路lの出力にはバンドパスフィルタ2
が接続されてクロック成分が抽出され、PLL回路8に
入る。
PLL回路8に於いて、位相比較回路3は此の入力クロ
ックと電圧制御発振器5の出力パルスの位相差に比例す
る電圧を発生する。
此の位相差に比例する電圧はフィルタ4(ローパスフィ
ルタ)により高周波数成分が除去されて電圧制御発振器
5の制御電圧となる。電圧制御発振器5は其の出力周波
数が制御電圧により変化する発振器である。
制御電圧に比例した電圧制御発振器5の出力周波数は前
述した様に位相比較回路3の一人力として帰還される。
PLL回路8は此の様にして入力クロックに同期した出
力クロックを出力する。
此の出力クロックはD型フリップフロップ回路6のクロ
ック入力端子に印加され、等化回路1の出力波形はD型
フリップフロップ回路6のD端子に印加される。此のた
めD型フリップフロンプ回路6はデータを識別し、タイ
ミングを取ってフレーム同期回路7に出力する。
本発明ではフレーム同期回路7にPLL回路8の出力ク
ロックも入力する。従って入力信号の瞬断の場合にもP
LL回路8の自走クロックが引き続き供給されるのでフ
レーム同期回路7は正常に動作を続け、確実にフレーム
同期外れ信号を発信し、従って入力障害アラーム即時発
出することが可能となる。
又同じく本発明によるフレーム同期回路7からの同期外
れ信号により速度変換回路9内のPLL回路10をリセ
ットして自走状態にする為、本発明に依る速度変換回路
9は後位機器に対し正常な情報なし信号を送ることが出
来るので無用のアラームは発生しない。
〔発明の効果〕
以上詳細に説明した様に本発明によれば、入力信号の瞬
断が起きた場合でも入力障害アラームを直ちに発生出来
ると云う大きい効果がある。
【図面の簡単な説明】
第1図は本発明に依る入力障害アラーム即時発出方式の
一実施例を示す図である。 第2図は本発明に依る入力障害アラーム即時発出方式の
別の一実施例を示す図である。 図中、1は等化回路、2はバンドパスフィルタ、3は位
相比較回路、4はフィルタ、5は電圧制御発振器、6は
フリップフロップ回路、7はフレーム同期回路、8はP
LL回路、9は速度変換回路、10は速度変換回路9内
のPLL回路である。 峯 1 口 穿 2 叩

Claims (1)

  1. 【特許請求の範囲】 1、ディジタル伝送方式の多重変換装置又は端局中継装
    置に於いて、受信信号から抽出したクロックを位相同期
    発振回路に入力するか、又はクロック抽出を該位相同期
    発振回路により行い、受信信号が断となった時該位相同
    期発振回路の自走クロックによりフレーム同期回路を動
    作させ、該フレーム同期回路からフレーム同期はずれ信
    号を発生させ、前記フレーム同期はずれ信号を使って入
    力障害アラーム信号を出すことを特徴とする入力障害処
    理方式。 2、前記入力障害アラーム信号により位相同期発振回路
    を強制的に自走状態とすることを特徴とする入力障害処
    理方式。
JP22932384A 1984-10-31 1984-10-31 入力障害処理方式 Pending JPS61107838A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22932384A JPS61107838A (ja) 1984-10-31 1984-10-31 入力障害処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22932384A JPS61107838A (ja) 1984-10-31 1984-10-31 入力障害処理方式

Publications (1)

Publication Number Publication Date
JPS61107838A true JPS61107838A (ja) 1986-05-26

Family

ID=16890344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22932384A Pending JPS61107838A (ja) 1984-10-31 1984-10-31 入力障害処理方式

Country Status (1)

Country Link
JP (1) JPS61107838A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215020A (ja) * 1990-02-23 1992-08-05 Hughes Aircraft Co 光ファイバ燃料および液体ゲージ
EP2884681A1 (en) * 2013-12-11 2015-06-17 Alcatel Lucent Method of reliable loss of frame alarming in an optical transmission network

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215020A (ja) * 1990-02-23 1992-08-05 Hughes Aircraft Co 光ファイバ燃料および液体ゲージ
EP2884681A1 (en) * 2013-12-11 2015-06-17 Alcatel Lucent Method of reliable loss of frame alarming in an optical transmission network
WO2015086279A1 (en) * 2013-12-11 2015-06-18 Alcatel Lucent Method of raising a loss of frame alarm in an optical transmission network

Similar Documents

Publication Publication Date Title
US4876683A (en) Repeater for regenerating frame-multiplexed signal
JPH0267033A (ja) 網同期システム
JP2594484B2 (ja) ディジタル信号受信装置及び方法
JPS61107838A (ja) 入力障害処理方式
JPH0698358A (ja) デジタル信号用スイッチング装置
JPS62105077A (ja) 時刻装置
JP2871364B2 (ja) モデムの送信同期装置及び方法
JPH08256181A (ja) バースト通信用自動利得リセット回路
JPH04326635A (ja) デジタルデータ伝送におけるクロック抽出回路
JP2671012B2 (ja) タイミング抽出回路
JPS6333814B2 (ja)
JPH01314447A (ja) ヒットレス切替制御回路
JP2718050B2 (ja) 中間中継器
JPH08340312A (ja) フレーム同期制御回路
JPH01160125A (ja) フレーム同期方式
JPH04298199A (ja) クロック供給装置及び通信ネットワークシステム
JPH02151154A (ja) 中継装置の保守回線保護回路
JPS60126938A (ja) フレ−ム同期回路
JPH02272926A (ja) 同期化回路
JP2002077127A (ja) フレーム同期回路
JPS63258131A (ja) スタツフ多重低次群信号出力周波数制御装置
JPH02119445A (ja) スタツフ同期多重変換装置
JPH01241934A (ja) 同期判定方式
JPH01103060A (ja) 異常処理方式
JPH03190334A (ja) 位相補償回路