JPH01103060A - 異常処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ディジタル交換機における異常処理方式に関し、異常が
発生した場合でも同期がとれるようにし、また接続情報
を対向局へ送れるようにして、誤切断およびアラーム発
生問題を解決することを目的とし、 ディジタルスイッチングモジュール、インタフェース回
路および処理部を有し、データにクロックおよび接続情
報を含めたフォーマントの信号で送受信するディジタル
交換機における異常処理方式において、該インタフェー
ス回路に、障害直前のクロ７りに同期したクロックを発
生できるディジタルＰＬＬ回路および前記接続情報を記
憶するメモリを設け、送信信号線に障害が検出されたと
き、該ＰＬＬ回路で障害直前のクロックに同期したクロ
ックを発生し、該メモリより接続情報を対向局へ送出し
て回線誤切断を防止するように構成した。

〔産業上の利用分野〕

本発明は、ディジタル交換機における異常処理方式に関
する。

〔従来の技術〕

ディジタル交換機は第２図に示すようにディジタルスイ
ッチングモジュールＤＳＭ　（添字１，２は適宜省略す
る。以下同じ）、インタフェース回ｖＩＩＩＦ、処理部
ＰＲＣ（７）構成を有する。ＲＣＫはリファレンスクロ
ックで、交換機の基本クロックである。システムは２重
化構成になっている。第２図をＡ局の構成とすれば他の
Ｂ局も同様構成で、これらＡ、Ｂ局は第４図＋８）に示
すように接続される。

このディジタル交換機では、クロック、データ、制御信
号等を重畳した信号（ＣＭＩ符号等）で、データの送受
信を行なう、第４図（ｂ）に、この信号のフォーマット
を示す。ＴＳＯ，ＴＳ１６は制御１、接続情報ビットＣ
Ｂであり、これらのビットの間が伝送データ（音声信号
等）である。

このシステムでは下位装置は上位装置に同期して動作す
る。そこで例えばＤ　Ｓ　Ｍ　＋とＩＦ＋との間の送信
信号線にＸ印で示すように障害が発生した場合は対向局
ではデータが受信できなくなるので対向局側にアラーム
が立ったり、接続されている呼が切断されてしまうとい
う問題がある。

〔発明が解決しようとする問題点〕

このように上位装置に同期して下位装置が動作している
システム系統で、上位装置からの送信信号に異常が発生
した場合は、下位装置は上位装置と同期がとれなくなり
、ディジタル交換機で局間のデータの送受信を行なって
いる場合、呼の誤切断、対向局へのアラームが発生する
。

本発明はこの点を改善し、異常が発生した場合でも同期
がとれるようにし、また接続情報を対向局へ送れるよう
にして、誤切断およびアラーム発生問題を解決すること
を目的とするものである。

〔問題点を解決するための手段〕

上記目的は、ディジタルスイッチングモジュール（ＤＳ
Ｍ）、インタフェース回路（ＩＦ）および処理部（ＰＲ
Ｃ）を有し、データにクロックおよび接続情報を含めた
フォーマットの信号で送受信するディジタル交換機にお
ける異常処理方式において、該インタフェース回路に、
障害直前のクロックに同期したクロックを発生できるデ
ィジタルＰＬＬ回路および前記接続情報を記憶するメモ
リ（２６）を設け、送信信号線に障害が検出されたとき
、該ＰＬＬ回路で障害直前のクロックに同期したクロッ
クを発生し、該メモリより接続情報を対向局へ送出して
回線誤切断を防止する構成とすることにより達成される
。

〔作用〕

ディジタルスイッチングモジュールＤＳＭからの送信側
異常が発生した場合の誤切断及び対向局へのアラーム発
生の原因として考えられることは、ＤＳＭとの同期が外
れるために正常なデータ受信ができず、呼の接続情報（
シダナリング）、制御信号、および同期信号が乱れるこ
とである。そこで送信側異常の場合でもＤＳＭと常に位
相同期がとれるようにし、また呼の接続情報、制御情報
、同期情報を異常前のそれらにフリーズして送出すれば
、誤切断及び対向局へのアラーム発生を防止することが
できる。

また常に同期をとっておくようにすれば、送出データは
正常なデータとすることができるから、異常を検出して
、異常でない方にシステムを切換えても誤切断を起すこ
とはない。

〔実施例〕

第１図にインタフェース回路ＩＦの要部構成を示す、第
２図のディジタルスイッチングモジュールＤＳＭから送
られてきたデータはコード変換回路１０で符号変換され
（ＣＭＩがらＮＲＺに変換され）、セレクタ２４を通っ
て第２図の処理部ＰＲＣへ送られる。制御信号抽出回路
１２は、コード変換回路１０で変換したデータを受けて
、該データの先頭を示す信号ＦＣＫ　（フレームクロッ
ク）を発生する。クロック抽出回路１６は上記変換デー
タからクロックＣＫを抽出する。

１／Ｎ分周回路２８、位相比較器４２、インタフェース
回路３８、Ｄ／Ａ変換８３２、ローパスフィルタ３４、
電圧制御水晶発振器３６、プロセッサ４０、ＲＡＭ４６
、およびＲＯＭ４４はＤＰＬＬ（Ｄｉｇｉｔａｌ　Ｐｈ
ａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ　）を構成し、クロッ
ク抽出回路１６の出力クロックＣＫと同期したクロック
ＣＫａを発生する。即ち、１／Ｎ分周回路２８の出力ク
ロックＣＫｂとクロック抽出回路１６の出力クロックＣ
Ｋが位相比較器４２に入力して、これらのクロックの位
相差が求められ、該位相差はイン多フェース回路３８を
通ってＤ／Ａ変換器３２に入り、こ＼でアナログに変換
され、ローパスフィルタ３４を通ってＶＣＸＯ３６に入
り、その発振周波数を制御する。このＶＣＸＯの出力ク
ロックＣＫａの１／Ｎが上記クロックＣＫｂであり、こ
の制御ループでＣＫｂ、ＣＫａがＣＫに位相同期させら
れる。

通常この叶ＬＬではクロ・ツク抽出回路１６の出力クロ
ックＧＫと同期するようにＶＣＸＯを制御するが、障害
時には該出力クロックＣＫはなくなる。従ってフリーラ
ンになってしまうが、本回路では障害直前の位相比較器
４２の出力をプロセッサ４０がＲＡＭ４６に取込んでお
き、障害が発生するとこのＲＡＭ４６の出力をインタフ
ェース回路３８を通してＤ／Ａ変換ｈ３２に加える。こ
れにより、ＶＣＸＯ３６の出力は障害直前の値にフリー
ズされ、クロックＣＫａ、ＣＫｂは障害直前のＤＳＭク
ロックと同期状態にある。このクロックＣＫａはコード
変換回路１０に入力し、障害後のクロックになる。

保護回路１８は、制御信号が欠けたりした場合はタイミ
ング発生器２２の動作が保障できなくなり、その為に、
ＤＳＭ側との同期がとれなくなるのでこの保護を合い、
動作を保障する。

通常動作の場合セレクタ２４はコード変換回路１０を選
択してその出力を送出するが、異常時にはＲＡＭ２６に
保持されている、異常発生直前のコード変換回路１０の
出力の制御情報および呼の接続情報を選択して送出する
。このセレクタ２４の切換は障害検出回路１４の出力が
行逓う。

セレクタ２０は通常は保護回路１８の出力（ｆｆＪ］御
信号）を選択してタイミング発生器２２へ供給するが、
異常時には制御信号は乱れてしまうので、タイミング発
生器２２の出力を選択して、異常前と同じ状態が得られ
るようにする。詳しくほこの部分は第４図（Ｃ１の如く
なっている。即ちセレクタ２０はセレクタ２０ａと２０
ｂからなり、タイミング発生器２２はメインカウンタ２
２ａとサブカウンタ２２ｂからなり、常時はメイン、サ
ブ両カウンタが動作しており（タイミングクロックを発
生しており）、シかしセレクタ２０ｂはメインカウンタ
２２ａを選択してその出力を取出している。

障害検出回路１４が障害検出出力を生じると、セレクタ
２０ｂはメインカウンタ２２ａからサブカウンタ２２ｂ
へ切換え、セレクタ２０ａはメインカウンタ２２ａから
保護回路１８へ切換え、保護回路１８は障害直前の回路
１２の出力ＦＣＫと同じ出力ＦＣＫ’を生ずる。そこで
サブカウンタ２２ｂは障害前はメインカウンタ側からの
ＦＣＫ、障害後は保護回路１８からのＦＣＫ’で動作し
、障害直前と同じ出力を生じる。セレクタ２０ｂはこれ
を選択するから、結局このタイミング発生器２２は障害
発生前は回路１２が抽出したＦＣＫと同期したそして障
害後は障害直前のＦＣＫに同期したタイミングを発生す
ることがでｉる。

障害が検出されたことはＤＳＭに通知する必要があるが
、これはビット挿入回路２８においてタイミング発生器
２２の出力タイミングで、対向局からの受信データにア
ラーム情報を挿入して行なう。コード変換回路３０はＮ
ＲＺ−ＣＭＩ変換を行なうもので、変換後データがＤＳ
Ｍへ通知される。受信データは送信データとは所定の位
相差を持っており、これが確保されていないとＤＳＭで
は正しくデータ認識することができない。本発明のタイ
ミング発生器２２であれば、障害発生でもこの位相差確
保が容易に行なわれる。

障害監視周期は呼処理周期に比べて相当に長い（例えば
２０倍）、従ってクロックの常時同期化は重要である。

また、送信信号線の障害はドライバ、レシーバのそれな
どで発生の恐れがある。

第４図（Ｃ）の回路では障害中はサブカウンタ２２ｂが
タイミングを発生している。障害解除で制御信号抽出回
路１２は再びクロックＦＣＫを出力し始めるが、保護回
路１８を介してメインカウンタ２２ａはこれを受け、該
ＦＣＫへの同期化を開始する。同期化が完了する頃セレ
クタ２０ａ、２０ｂが切換わり、これで障害前の状態に
戻る。

保護回路１８は、制御信号抽出回路の出力ＦＣＫが複数
回例えば４回来なくなるまではメインカウンタ２２ａへ
のＦＣＫ出力を続け、そして連続して４回来ないと該出
力を止める。第４図（ｄ）の（１）は出力ＦＣＫが連続
して（る場合、（２）は一部欠落が生じる場合、（３）
は保護回路の出力で４個以下の欠落ならこれを補完する
。

保護回路１８ではデータの先頭を示すＦＣＫの間隔（１
２５μｓ）を見ており、始めのＦＣＫが来てから１２５
μｓ後につぎのＦＣＫが来るかどうかを検出し、ＦＣＫ
が数個来なくなった場合にＦＣＫが来てないことを認識
する０回復の場合には、逆に数個ＦＧＫが来てから認識
を行なう。

ＣＭＩ符号では−Ｅから十Ｅへの立上りを０、＋Ｅまた
は−Ｅを１に対応させ、１については極性を交番形式で
送出し、データがオール０及びｌの場合でもクロック抽
出出来るようにする。また、データの先頭を示すフレー
ムクロックＦＣＫについては、１の信号に対する極性の
交番形式をくずすこと（Ｖｉｏｌａｔｉｏｎ　）で送出
する。受信回路では、この交番形式の（ずれを検出して
データとＦＣＫを分離する。

障害中ＲＡＭ２６より接続情報等を対向局へ送り続ける
が、これは、ビット挿入回路２８等を介してＤＳＭへ障
害通知し、これにより２重系の他系への切換えが済むま
でである。他系へ切換えられると、データ転送はその他
系を利用して続行される。

〔発明の効果〕

以上説明したように本発明によれば、クロック、データ
、接続情報等を重畳した信号で送受信を行なうディジタ
ル交換機において、送信信号線に異常が発生した場合の
回線誤切断、対向局へのアラームの発生を防止し、２重
系の他系で送受信を続行することができ、甚だ有効であ
る。

【図面の簡単な説明】

第１図は本発明の実施例要部を示すブロック図、第２図
はディジタル交換機の要部ブロック図、第３図は信号フ
ォーマントの説明図、 第４図は各部の説明図である。 第１図、第２図で、ＤＳＭはディジタルスイッチングモ
ジュール、ＩＦはインタフェース回路、ＰＲＣは処理部
、ＤＰＬＬはディジタルＰＬＬ、２６はメモリ、１４は
障害検出回路、２４はセレクタである。

Claims (1)

1. 【特許請求の範囲】 ディジタルスイッチングモジュール（ＤＳＭ）、インタ
   フェース回路（ＩＦ）および処理部（ＰＲＣ）を有し、
   データにクロックおよび接続情報を含めたフォーマット
   の信号で送受信するディジタル交換機における異常処理
   方式において、 該インタフェース回路に、障害直前のクロックに同期し
   たクロックを発生できるディジタルＰＬＬ回路および前
   記接続情報を記憶するメモリ（２６）を設け、 送信信号線に障害が検出されたとき、該ＰＬＬ回路で障
   害直前のクロックに同期したクロックを発生し、該メモ
   リより接続情報を対向局へ送出して回線誤切断を防止す
   ることを特徴とする異常処理方式。