JP2002077127A - フレーム同期回路 - Google Patents

Abstract

(57)【要約】 【課題】フレーム内に固有のタイムスロットを設け、こ
のタイムスロットにマルチフレームを構成することによ
りデータ伝送する場合、データのビットずれが発生して
フレーム同期が外れた際に、フレーム同期の再確立を短
時間で行えるようにする。 【解決手段】６．３Ｍのデータを入力してクロック抽出
を行い必要部署にクロック信号を供給すると共に、入力
データの瞬断、或いは、入力データの位相変化を検出し
入力異常信号を出力するＢ／Ｕ変換部６と、６．３Ｍ入
力データのフレーム同期を確立すると共にフレーム同期
監視を行う６．３Ｍフレーム終端部７と、６４マルチフ
レームの同期を確立すると共にマルチフレーム同期監視
を行う６４マルチフレーム終端部８と、６．３Ｍの入力
データを装置内クロックで動作するよう変換するクロッ
ク変換部３とにより構成する。又、Ｂ／Ｕ変換部６には
入力異常監視部９を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフレーム同期回路に
関し、特に、マルチフレームによる信号割当てが図られ
たディジタル多重化伝送装置等の受信側において、フレ
ーム同期及びマルチフレーム同期が一旦外れて再度同期
を確立するまでの時間を短縮可能なフレーム同期回路に
関する。

【０００２】

【従来の技術】従来、ディジタル多重化伝送置等におい
ては、受信した入力データからフレームの特定位置に配
置した特定パターン構成のフレーム同期ビットを検出し
てフレーム同期を確立することが必要であり、フレーム
同期の監視にはフレーム同期の復帰特性、或いは、保持
特性等が考慮された同期保護設計がなされている。ま
た、フレーム内に固有のタイムスロットを設け、このタ
イムスロットにマルチフレームを構成することによりデ
ータを伝送する場合は、このマルチフレーム同期の確立
も必要である。

【０００３】具体的なフレーム構成の例として、伝送速
度が２次群６．３Ｍｂｉｔ／ｓｅｃの伝送装置を上げて
説明する。図５は、６．３Ｍフレームの構成を示す図で
あり、この場合、６．３Ｍフレームは、１チャネル（１
ｃｈ＝１タイムスロット）が８ビットで構成される９８
個のタイムスロット（ＴＳ）と、５ビットで構成される
フレーム（Ｆ）ビットの７８９ビット（１２５μｓ）に
より１つのフレームとなっている。このうち１〜９６Ｔ
Ｓは、データを搭載する情報用フィールドとして用いら
れ、９７及び９８ＴＳは、ステータス（ＳＴ）を搭載す
る信号用フィールドとして用いられる。また、９７及び
９８ＴＳをＳＴフレームと呼び、このＳＴフレームは後
述する６４マルチフレーム構成がなされている。なお、
図中の＃１〜＃４は、６Ｍフレームに多重化された４回
線分の１次群１．５Ｍｂ／ｓ論理パスを示している。

【０００４】図６に１．５Ｍの論理パスフレーム構成を
示す。この図は、２次群を構成する６．３Ｍインタフェ
ースに多重化された４回線の１．５Ｍの論理パスフレー
ムのうち、１回線（＃１）を抽出したものである。つま
り、１．５Ｍフレームは、８ビットのタイムスロットか
らなるＴＳ１〜ＴＳ２４までの２４チャンネルと、４ビ
ットのＳＴビットとで構成される。ここでは、前記ＳＴ
ビットについて、６４マルチフレーム構成がなされてお
り、ＳＴビットに割当てられたＦＳビットはフレーム同
期ビットであり、他には、制御ビット（異常検出ビット
や試験用ビット）や未定義ビット等がある。この例で
は、１フレーム当り４ビットからなるＳＴビットは、８
フレームおきにＦＳビットが１ビット（Ｓ１＃１の位
置）挿入されており、８ビットからなるのフレーム同期
パターンを構成するには、８フレーム×８ビットで６４
個のフレームが必要であり、これを６４マルチフレーム
という。

【０００５】図７は、従来のフレーム同期回路の第一の
構成例を示す図である。この図に示すフレーム同期回路
は、伝送路からの受信信号（６．３Ｍのデータ）を入力
してクロック（伝送路クロック）抽出を行うと共に、バ
イポーラ（複極性）伝送路符号をユニポーラ（単極性）
装置内符号に変換するＢ／Ｕ変換部１と、前記Ｂ／Ｕ変
換部１からのクロック信号に基づき、ユニポーラに変換
された後の６．３Ｍ入力データに対しフレーム同期を確
立すると共にフレーム同期監視を行う６．３Ｍフレーム
終端部２と、６．３Ｍ入力データを伝送路クロックから
装置内クロックへ変換するクロック変換部３と、前記ク
ロック変換部３から出力される６．３Ｍ入力データに対
し６４マルチフレームの同期を確立すると共にマルチフ
レームの同期監視を行う６４マルチフレーム終端部４と
により構成する。

【０００６】図７の動作を説明すると、伝送路より入力
する６．３Ｍのデータは、Ｂ／Ｕ変換部１において、バ
イポーラ信号を装置内信号であるユニポーラ信号に変換
すると共に、パルスの繰り返し成分を抽出してクロック
信号を生成する。６．３Ｍフレーム終端部２は、前記生
成したクロック信号を用いて６．３Ｍ入力データのフレ
ーム同期確立を行うと共に、フレーム同期外れを監視
し、図示しないＡＬＭＩ／Ｏ（警報処理部）に警報（ア
ラーム）を出力する。クロック変換部３は、エラスティ
ックストアメモリを使用して、伝送路から抽出した伝送
路クロック信号に基づいてデータを書き込み、装置内ク
ロック信号に基づいてデータを読み出すことにより、動
作クロック信号を装置内クロック信号に変換する。この
とき、伝送路上において生じたジッタやワンダ等による
データの特性変動が吸収される。次に、６４マルチフレ
ーム終端部４は、装置内クロック信号により動作し、
６．３Ｍ入力データのフレームを構成するタイムスロッ
トの９７、９８（ＳＴフレーム）に設けた６４マルチフ
レームからなるデータのマルチフレーム同期確立を行う
と共に、マルチフレーム同期外れを監視し、ＡＬＭ Ｉ
／Ｏに警報を出力する。

【０００７】ところが、上述したフレーム同期回路にお
いては、対向する伝送装置側のクロック供給機能に障害
が生じて自走状態となった場合等、伝送路から抽出する
クロック信号の精度（安定度）が低下すると、クロック
変換部に備えたエラスティックストアでスリップが発生
し、６．３Ｍフレーム終端部２のフレーム同期は正常に
確立しているにもかかわらず、６４マルチフレーム終端
部４では前方保護段数を経た後に同期外れを検出するこ
とになる。その際、６４マルチフレーム終端部４では、
再度、同期の引き込み動作（ハンティングという）を行
うため、前方及び後方の同期保護段数分のデータが欠落
するという問題が生じていた。

【０００８】そこで、この問題を解決するフレーム同期
回路例として図８に示す構成が提供されている。図８
は、従来のフレーム同期回路の第二の構成例を示す図で
ある。この図に示すフレーム同期回路は、上述した第一
の実施例と同様の機能ブロックである、６．３Ｍのデー
タを入力してクロック抽出を行うＢ／Ｕ変換部１と、
６．３Ｍ入力データのフレーム同期を確立すると共にフ
レーム同期監視を行う６．３Ｍフレーム終端部２と、６
４マルチフレームの同期を確立すると共にマルチフレー
ムの同期監視を行う６４マルチフレーム終端部５と、
６．３Ｍ入力データを装置内クロック信号で動作するよ
う変換するクロック変換部３とにより構成される。つま
り、上述した第一の実施例とは、６４マルチフレーム終
端部５の接続構成が異なっており、ここでは、６４マル
チフレーム終端部５はＢ／Ｕ変換部１からの伝送路クロ
ック信号に基づいて、クロック変換部３によるクロック
変換前の６．３Ｍ入力データに対してマルチフレーム同
期を図っている。

【０００９】図８の動作を説明すると、Ｂ／Ｕ変換部１
において、伝送路から入力する６．３Ｍのデータである
バイポーラ信号を、装置内信号であるユニポーラ信号に
変換すると共に、パルスの繰り返し成分を抽出してクロ
ック信号（伝送路クロック）を生成する。６．３Ｍフレ
ーム終端部２は、前記生成したクロック信号を用いて
６．３Ｍ入力データのフレーム同期確立を行うと共に、
フレーム同期外れを監視し、図示しないＡＬＭ Ｉ／Ｏ
に警報を出力する。６４マルチフレーム終端部４は、前
記生成したクロック信号を用いて、６．３Ｍ入力データ
のフレームを構成するタイムスロット９７、９８（ＳＴ
フレーム）に設けた６４マルチフレームからなるデータ
の同期確立を行うと共に、マルチフレーム同期外れを監
視し、ＡＬＭ Ｉ／Ｏに警報を出力する。クロック変換
部３は、エラスティックストアメモリを使用して伝送路
より抽出したクロック信号によりデータを書き込み、更
に、装置内クロック信号により読み出すことにより、動
作させるクロック信号を装置内クロック信号に変換させ
る。また、このエラスティックストアメモリにより伝送
路上において生ずるジッタ、ワンダ等によるデータの変
動を吸収する。

【００１０】このように、図８のフレーム同期回路にあ
っては、クロック変換部３に備えたエラスティックスト
アメモリのスリップによる影響を避けられることができ
る。

【００１１】

【発明が解決しようとする課題】しかしながら、従来の
フレーム同期回路では、６．３Ｍの入力データ（受信信
号）に瞬断などが発生し、伝送路から抽出する伝送路ク
ロック信号が途絶えると、たとえクロック信号が１クロ
ックの欠落であってもデータのビットずれが発生し、
６．３Ｍフレーム同期、６４マルチフレーム同期共に同
期外れとなり、再度フレーム同期の確立を行ことにな
る。また、ビットずれは、伝送路切り替え等が行われ入
力データのフレーム位相が変化した際も同様に発生し、
同期外れとなる。この同期外れを検出する際、前方保護
に必要な前方保護段数Ｍをとり、又、同期の確立を検出
する際、後方保護に必要な後方保護段数Ｎをとることか
ら、データのビットずれが発生してからフレーム同期が
確立するまで、保護段数に必要な時間データが欠落する
という問題が生じている。このデータの欠落は、６４マ
ルチフレーム同期において、６４フレーム×（Ｍ＋Ｎ）
段となり、大きな影響を与える。

【００１２】例えば、６．３Ｍフレーム終端部２が１フ
レームを単位にして１フレーム毎に同期保護段数をカウ
ントし、６４マルチフレーム終端部５が６４フレームを
単位にして６４フレーム毎に同期保護段数をカウントす
るものとし、６．３Ｍフレーム終端部２と６４マルチフ
レーム終端部５における前方保護及び後方保護の段数が
共に３段であるとすれば、上述の同期復帰までの時間
は、６．３Ｍフレーム終端部２では、１フレーム（１２
５μｓ）×（前３＋後３）段により、７５０μｓの時間
がかかり、また、６４マルチフレーム終端部５では、６
４フレーム（８ｍｓ）×（前３＋後３）段により、４８
ｍｓの時間がかかってしまうことになる。

【００１３】本発明は、上述したような従来のフレーム
同期の監視方法における問題を解決するためになされた
ものであって、受信信号の瞬断が発生し、フレーム同期
が外れてしまう場合であっても、フレーム同期再確立ま
での復帰時間を短時間で行うことができるフレーム同期
回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明に係るフレーム同期回路は、以下の構成をと
る。フレーム構成された受信信号に対し、フレーム同期
を司り同期状態遷移に同期保護をかけたフレーム終端部
と、所定の複数のフレームからなるマルチフレーム同期
を司り同期状態遷移に同期保護をかけたマルチフレーム
終端部とを備えたフレーム同期回路であって、前記受信
信号を監視する入力異常監視部を設け、該入力異常監視
部が入力信号の断絶を検出した際に、前記入力異常監視
部からの出力に基づいて前記フレーム終端部及びマルチ
フレーム終端部の前方保護を強制的に同期外れ状態にす
ることにより、前記フレーム終端部及びマルチフレーム
終端部を直ちにハンティング状態に移行させるよう構成
する。

【００１５】

【発明の実施の形態】以下、図示した実施例に基づいて
本発明を詳細に説明する。なお、ここでの説明は、上述
の図５及び図６に示したフレーム構成を例にする。

【００１６】図１は、本発明に係るフレーム同期回路の
一実施例を示す構成図である。なお、図７又は図８に示
したものと同様の機能ブロックについては、同一の符号
を付してその説明を省略する。同図は、受信信号として
入力される６．３Ｍｂ／ｓのデータからクロック抽出を
行い伝送路クロックを生成すると共にバイポーラ（複極
性）伝送路符号をユニポーラ（単極性）装置内符号に変
換するＢ／Ｕ変換部６と、前記Ｂ／Ｕ変換部１からのク
ロック信号に基づき、ユニポーラに変換された後の６．
３Ｍ入力データに対しフレーム同期を確立すると共にフ
レーム同期監視を行う６．３Ｍフレーム終端部７と、前
記Ｂ／Ｕ変換部１からのクロック信号に基づき、ユニポ
ーラに変換された後の６．３Ｍ入力データに対し６４マ
ルチフレームの同期を確立すると共にマルチフレームの
同期監視を行う６４マルチフレーム終端８と、６．３Ｍ
入力データを伝送路クロックから装置内クロックへ変換
するクロック変換部３とを備えており、前記Ｂ／Ｕ変換
部６には、６．３Ｍ入力データの瞬断、或いは断絶を検
出し入力異常の旨を示すセット信号を出力する入力異常
監視部９が内蔵されている。

【００１７】図１の動作を説明する。６．３Ｍフレーム
終端部７、及び、６４マルチフレーム終端部８は、Ｂ／
Ｕ変換部６が抽出した伝送路クロック信号により動作
し、６．３Ｍフレーム終端部７はフレーム同期の確立と
フレーム同期の監視を行い、６４マルチフレーム終端部
８はマルチフレーム同期の確立とマルチフレーム同期の
監視を行なう。また、Ｂ／Ｕ変換部６に備えた入力異常
監視部９は、例えば、Ｂ／Ｕ変換部６が抽出する伝送路
クロックの位相を監視することにより受信信号が途絶え
たことを検出して、６．３Ｍフレーム終端部７、及び、
６４マルチフレーム終端部８に備えたフレーム同期回路
の前方保護回路（図２により後述する）を、同期外れ検
出状態にセットするためのセット信号を出力する。

【００１８】つまり、このフレーム同期回路は、入力異
常監視部９からの前記セット信号を用いて、前方保護回
路を強制的に同期外れ検出状態にすることにより、前方
保護機能を省略して直ちにハンティング状態に移行し、
ほぼフレーム同期に係る後方保護に要する時間のみの復
帰時間とすることで復帰時間を短縮しようとするもので
ある。一方、受信した入力データにビット誤りが生じた
等の場合には、前記入力異常検出部９は、伝送路クロッ
クが途絶えたわけでなければ、これにより入力異常を検
出することはない。したがって、この場合は、６．３Ｍ
フレーム終端部７と６４マルチフレーム終端部８の夫々
において、フレーム同期パターンとの一致行われ、所定
の保護段数を加味した通常のフレーム同期動作が行われ
ることになる。

【００１９】次に、前記６．３Ｍフレーム終端部７及び
６４マルチフレーム終端部８の概略構成について図を用
いて説明する。図２は、本発明に係わるフレーム終端部
（６．３Ｍフレーム終端部７及び６４マルチフレーム終
端部８）に備えたフレーム同期監視回路の一実施例を示
す。同図は、後述のハンティング回路１１からのフレー
ム位置パルスにより位置指定される入力データのビット
列と予め設定されたフレーム同期パターンとの比較を繰
り返し一致／不一致の比較結果を出力するフレームパタ
ーン検出回路１０と、入力されるクロック信号と前記フ
レームパターン検出回路１０からの比較結果とに基づい
て、フレーム位置パルスをシフト制御するフレームカウ
ンタからなるハンティング回路１１と、前記フレームパ
ターン検出回路１０からの出力に基づき同期確立状態か
ら同期外れ状態へ移行する際の前方保護段数をカウント
する前方保護回路１２と、前記フレームパターン検出回
路１０からの出力に基づき同期外れ状態から同期確立状
態へ移行する際の後方保護段数をカウントする後方保護
回路１３と、前記前方保護回路１２と後方保護回路１３
からの出力により同期判定結果を保持するフリップフロ
ップ１４とにより構成される。そして、前記前方保護回
路１２には、入力異常検出部９からのセット信号が接続
される。

【００２０】図２の動作を説明すると、入力データはフ
レームパターン検出回路１０に入力され、決められたフ
レーム同期パターンとの比較が行われる。フレームパタ
ーン検出回路１０はフレーム同期パターンとの一致が得
られないと不一致を出力し、一致が得られれば一致を出
力する。ハンティング回路１１は、フレームパターン検
出回路１０の比較の結果、一致が得られない時はフレー
ム位置パルスによりフレームパターン検出回路１０の入
力データのビット列を１ビットづつシフトさせ、フレー
ムパターン検出回路１０により再び比較を行い、これを
一致するまで繰り返す。こうして、一致が得られると、
ハンティング回路１１は、次のフレーム同期ビット位置
までシフトさせたフレーム位置パルスをフレームパター
ン検出回路１０に与え、フレームパターン検出回路１０
はこれに基づいてフレーム同期パターンと比較する。つ
まり、フレームパターン検出回路１０とハンティング回
路１１によりフレーム周期を捉えるよう動作するのであ
る。

【００２１】次に、フレームパターン検出回路１０の比
較結果は次段の前方保護回路１２及び後方保護回路１３
に入力される。前方保護回路１２は、同期状態にある時
にフレームパターン検出回路１０が不一致を検出しても
直ちに同期外れと判定しないで、不一致の回数が連続し
て所定の回数発生した際に同期外れと認識するために、
不一致の回数をカウントするものである。そこで、フレ
ームパターン検出回路１０において不一致を検出する
と、前方保護回路１２のカウント入力端子に信号を入力
してカウントアップし、一方、一致が検出されるとリセ
ット端子に信号を入力してカウント値を初期状態に戻し
再度計数をし直すことを繰り返す。そして、前方保護回
路１２は、所定の回数不一致をカウントして同期外れを
認識すると、その認識信号をフリップフロップ１４のＳ
端子に入力し、フリップフロップ１４は同期外れ信号を
保持し、その後、同期引き込みのためハンティング動作
に移る。

【００２２】後方保護回路１３は、同期外れ状態にある
時にフレームパターン検出回路１０が一致を検出しても
直ちに同期確立と判定しないで、一致の回数が連続して
所定の回数発生した際に同期確立と認識するために、一
致の回数をカウントするものである。そこで、フレーム
パターン検出回路１０において、一致を検出すると後方
保護回路１３のカウント入力端子に信号を入力してカウ
ントアップし、一方、不一致が検出されるとリセット端
子に信号を入力してカウント値を初期状態に戻し再度計
数をし直すことを繰り返す。そして、後方保護回路１３
は、所定の回数一致をカウントして同期確立を認識する
と、その認識信号をフリップフロップ１４のＲ端子に入
力し、フリップフロップ１４は同期の確立信号を保持す
る。

【００２３】つまり、図１及び図２に示した本実施例の
構成において、入力異常監視部９が同期外れの要因とな
る受信信号（入力データ）の断絶（伝送路クロックの位
相飛び）を検出すると、入力異常監視部９から６．３Ｍ
フレーム終端部７及び６４マルチフレーム終端部８を構
成するフレーム同期監視回路の前方保護回路１２にセッ
ト信号を出力し、前方保護回路１２を強制的にセット状
態（所定の保護段数をカウントした状態）とすることに
より、直ちにフレーム同期監視回路を同期外れ認識状態
としてハンティング動作に入るのである。このようにし
て、入力データの瞬断等が発生した場合は、前方保護機
能を省略して短時間で同期の確立が得られるよう動作す
る。

【００２４】図３は、本発明に係わるフレーム同期回路
の動作の流れを示すフローチャートである。なお、ここ
では６．３Mフレーム終端部７と６４マルチフレーム終
端部８による同期監視動作を一つに纏めて説明する。フ
レーム同期確立中に（ステップ１）入力異常監視部によ
り入力を監視判定し（ステップ２）、入力異常が検出さ
れなければ（Ｎｏ）、フレーム同期状態を確認判定し
（ステップ３）、フレーム同期外れを検出する（Ｙｅ
ｓ）と、そのフレーム同期外れが何フレーム分続いたか
をカウントして所定の前方保護段数を超えたか否かを判
定し（ステップ４）、前方保護段数を超えた場合（Ｙｅ
ｓ）は、フレーム同期が外れたと認識する（ステップ
５）。

【００２５】一方、ステップ５において、前方保護段数
を越えない場合（Ｎｏ）は、ステップ２に戻る。また、
ステップ３において、フレーム同期外れが検出されなけ
れば（Ｎｏ）、ステップ２に戻る。フレーム同期が外れ
たと認識されると、続いてハンティング状態となり（ス
テップ６）、入力データのビット列と決められたフレー
ム同期パターンとを比較することを繰り返して同期引き
込み検出の判定を行ない（ステップ７）、同期引き込み
検出の結果一致を検出する（Ｙｅｓ）と、その一致回数
が所定の後方保護段数を超えたか否かを判定して（ステ
ップ８）、後方保護段数を超えた場合（Ｙｅｓ）は、フ
レーム同期が復帰したと認識して（ステップ９）、以
降、フレーム同期は確立中となる（ステップ１０）。一
方、ステップ８において、後方保護段数を越えない場合
（Ｎｏ）は、ステップ７に戻る。また、ステップ７にお
いて、同期引き込み検出の結果不一致であれば（Ｎ
ｏ）、ステップ７に戻る。また、前記ステップ２におい
て、入力信号の断絶を検出した際（Ｙｅｓ）は、フレー
ム同期監視回路に備えた前方保護回路１２を同期外れ状
態にセットした後（ステップ１１）、ステップ５にて同
期外れの認識をして、ステップ６のハンティング状態と
なる。これ以降、ステップ１０までが行われる。

【００２６】従って、以上説明したように、本発明に係
わるフレーム同期回路は、入力データの瞬断などの入力
異常を検出すると、前方保護機能に係わらず必ず同期外
れ状態になるため、この前方保護時間を省略してフレー
ム同期処理時間（復帰時間）を短縮することができる。
つまり、例えば、６．３Ｍフレーム終端部７が１フレー
ムを単位にして１フレーム毎に同期保護段数をカウント
し、６４マルチフレーム終端部８が６４フレームを単位
にして６４フレーム毎に同期保護段数をカウントするも
のとし、６．３Ｍフレーム終端部７と６４マルチフレー
ム終端部８における前方保護及び後方保護の段数が共に
３段であるとすれば、上述の入力データの瞬断などの入
力異常を検出したときから同期復帰までの復帰時間は、
６．３Ｍフレーム終端部７では、１フレーム（１２５μ
ｓ）×後３段により、３７５μｓの時間となり、また、
６４マルチフレーム終端部８では、６４フレーム（８ｍ
ｓ）×後３段により、２４ｍｓの時間となり、この場合
には従来の半分の時間に短縮することができる。

【００２７】また、本発明に係わるフレーム同期回路の
他の実施の形態例として、図４に示すように構成しても
よい。即ち、図４は、図１の構成に、更に、ＯＲゲート
１５を加え、このＯＲゲート１５は、入力異常監視部９
からのセット信号と６．３Ｍフレーム終端部７からの同
期外れパルスとの論理和をとった出力信号を、６４マル
チフレーム終端部８の前方保護回路１２のセット入力端
子へ与えるようにしたものである。これにより、入力異
常検出部９が入力異常を検出したとき以外の同期外れ要
因が発生した場合、例えば、伝送路クロックが断絶する
ことなく入力データが１ビット欠落してビットずれが発
生した場合には、６．３Ｍフレーム終端部７、６４マル
チフレーム終端部８共に、通常の前方保護を経た後に同
期外れとなるが、６４マルチフレーム終端部８に比べて
フレーム同期処理時間の短い６．３Ｍフレーム終端部７
が、フレーム同期外れとなったことをもって直ちに６４
マルチフレーム終端部８の前方保護回路１２を強制的に
同期外れ状態として、ハンティング状態になるので、６
４マルチフレーム終端部８の復帰時間を短縮できる。

【００２８】なお、上述の例においては、６．３Ｍフレ
ーム内に設けた６４マルチフレームに応用した例につい
て説明したが、６．３Ｍのフレーム構成以外であって
も、信号割当てをマルチフレームに構成することにより
データを伝送する場合であれば本発明を適用可能なこと
は言うまでもない。

【００２９】

【発明の効果】本発明に係わるフレーム同期回路は、上
述の如く構成し、受信する入力データの瞬断により同期
外れ要因が発生した場合に、強制的にフレーム同期監視
回路に備えた前方保護回路を同期外れ状態にセットする
ことにより、フレーム同期外れからフレーム同期の確立
までの時間を短縮するので、フレーム内に固有のタイム
スロットを設け、このタイムスロットにマルチフレーム
を構成することによりデータを伝送する場合は、伝送装
置の機能を向上させる上で大きな効果を発揮することが
可能となる。

【図面の簡単な説明】

【図１】本発明に係わるフレーム同期回路の一実施例を
示す構成図である。

【図２】本発明に係わるフレーム同期回路のフレーム終
端部に用いるフレーム同期監視回路の構成例を示す図で
ある。

【図３】本発明に係わるフレーム同期回路の動作の流れ
を示すフローチャート例を示す図である。

【図４】本発明に係わる６４マルチフレーム終端部に備
えたフレーム同期回路の一実施例である。

【図５】フレーム構成例として６．３Ｍフレームの構成
を示す図である。

【図６】マルチフレーム構成を説明するための１．５Ｍ
論理パスフレーム構成を示す図である。

【図７】従来のフレーム同期回路を示す第一の構成例を
示す図である。

【図８】従来のフレーム同期回路を示す第二の構成例を
示す図である。

【符号の説明】

１・・Ｂ／Ｕ変換部、 ２・・６．３Ｍフレーム終端部、 ３・・クロック変換部、 ４・・６４マルチフレーム終端部、 ５・・６４マルチフレーム終端部、 ６・・Ｂ／Ｕ変換部、 ７・・６．３Ｍフレーム終端部、 ８・・６４マルチフレーム終端部、 ９・・入力異常監視部、 １０・・フレームパターン検出回路、 １１・・ハンティング回路、 １２・・前方保護回路、 １３・・後方保護回路、 １４・・フリップフロップ １５・・ＯＲゲート（論理和）

Claims (1)

【特許請求の範囲】
1. 【請求項１】フレーム構成された受信信号に対し、フレ
   ーム同期を司り同期状態遷移に同期保護をかけたフレー
   ム終端部と、所定の複数のフレームからなるマルチフレ
   ーム同期を司り同期状態遷移に同期保護をかけたマルチ
   フレーム終端部とを備えたフレーム同期回路であって、 前記受信信号を監視する入力異常監視部を設け、 該入力異常監視部が入力信号の断絶を検出した際に、 前記入力異常監視部からの出力に基づいて前記フレーム
   終端部及びマルチフレーム終端部の前方保護を強制的に
   同期外れ状態にすることにより、 前記フレーム終端部及びマルチフレーム終端部を直ちに
   ハンティング状態に移行させたことを特徴とするフレー
   ム同期回路。