JPH01241934A - 同期判定方式 - Google Patents

同期判定方式

Info

Publication number
JPH01241934A
JPH01241934A JP7052588A JP7052588A JPH01241934A JP H01241934 A JPH01241934 A JP H01241934A JP 7052588 A JP7052588 A JP 7052588A JP 7052588 A JP7052588 A JP 7052588A JP H01241934 A JPH01241934 A JP H01241934A
Authority
JP
Japan
Prior art keywords
carrier
error
data
received data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7052588A
Other languages
English (en)
Inventor
Shozo Kawakami
川上 正三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7052588A priority Critical patent/JPH01241934A/ja
Publication of JPH01241934A publication Critical patent/JPH01241934A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 回線を介して入力された受信データを復調器で復調し、
監視ならびに制御の各信号に分離出力させる装置に関し
、 回線の瞬断等で受信データのキャリアが断になることに
より非同期状態に陥ることをなくし、キャリア荷時で発
生したエラーパルスによる非同期状態から同期状態まで
の同期引込み時間を短縮させることを目的として、 受信データのPNパターンとエラー検出部で発生させた
PNパターンとの一致信号をキャリア荷時のみ処理する
PNデータ一致回路と、前記キャリア検出部で検出した
キャリアと前記エラー検出部で検出されたエラーデータ
との論理をとり、キャリア荷時でのエラーデータを判定
部に入力する第2の論理回路と、前記PNデータ一致回
路の出力と前記判定部の出力とで論理をとり、エラーが
ない時に分離部を動作させて監視ならびに制御の各信号
に分離出力させる処理クロックの制御を行う第3の論理
回路を備えるように構成する。
〔産業上の利用分野〕
本発明は、主として電話、テレビ等の伝送に使用される
マイクロ波多重通信回線の回線切替制御装置に用いられ
る同期判定方式の改良に関する。
Mol)EMを介した無線あるいは有線の伝送路におい
て、監視ならびに制御信号を授受する場合、この監視1
制nU信号の多重化ならびに分離にPN(Pseudo
 No1se)パターンを用いた同期判定方式が採用さ
れている。
この同期判定方式は、MODEM間の信号有無にかかわ
らず同期判定を行っているため、信号のキャリアが無く
なると必ず非同期状態に陥り、再同期に時間を要してい
た。
特に無線回線の場合フェージングまたは降雨減衰等によ
り回線が瞬断となると受信データのキャリアがなくなる
ために回線切替制御装置は非同期状態に陥り、回線が回
復されて正規のデータが送られてきても非同期状態から
再同期状態までの同期引込み時間が長いため、この間に
送られてくるデータの内容が無視されるという不具合を
生していた。
従って、回線が瞬断になっても非同期状態に陥るこ七を
なくし、非同期状態から同期状態までの同期引込み時間
を短縮する同期判定方式の開発が要望されていた。
〔従来の技術〕
通常のデータ伝送においては、送信側では多種類の信号
を多重化して送信している。一方受信側では、この受信
データを分離し各種信号に変換してそれぞれを該当部に
送出している。この場合回線の品質判定及びフレーム同
期をとるために送信側より送出される多重化信号内に一
定周期の擬偵ランダムノイズ(PN)信号を挿入し、受
信側ではこのPN信号を受信し、さらに受信側で発生さ
せた基準のPN信号と比較して、両信号間の不一致によ
るエラーが所定値以下の場合は、両信号が一致している
と判断してこれを同期状態と称し、エラーが所定値を超
える場合を非同期状態及びフレーム同期信号として処理
運用されている。
ここで非同期状態から同期状態への同期引込み時間゛F
は次式で表される。即ち、 a                      aこ
こで、nはIPNフレームのビット数mば2PNブロン
クのビット数 aはデータ伝送速度 とすると、この同期引込み時間は低速データになればな
る程長くなり、この間は受信データの内容が無視される
等重大な影響を及ぼす。
第4図は従来の同期判定方式を示すブロック図であり、
■は受信データをディジタル信号に復調する復調器、2
は受信データのキャリアを検出するキャリア検出部で、
増幅器21とこの信号よりキャリアを検出する検波器2
2と、この検波出力をある一定のレベルに設定しH()
Iigh)レベルとして出力するシュミット回路23か
らなる。3及び12はAND回路、5はエラー検出部で
基準のPNパターンを発生するPN発生器51と、この
出力と復調器出力のPNパターンとの比較を行うPNデ
ータ比較回路52からなる。6は判定部で前記PNデー
タ比較回路52からのエラーデータを計数するカウンタ
61と、同期/非同期判定値64とを比較する比較回路
62と、該比較回路62の出力を格納するメモリ回路6
3からなる。7は受信データより監視ならびに制御信号
を分離して外部に出力する分離部である。
また第5図は第4図のブロック図の主要部の動作を説明
するためのタイムチャートである。
以下、第4図のブロック図の動作を第5図のタイムチャ
ートとともに説明する。
第4図において、回線を介して入力された受信データは
復調器1でディジタル信号に復調され、ANDN0回路
一方の端子に入力される。また受信データは、キャリア
検出部2の増幅器21で増幅され、検波器22で検波さ
れ、シュミット回路23で所定レベルに設定され、キャ
リア荷時はHレベル信号を前記AND回路3の他の端子
に入力される。(C信号)  ANDN0回路出力(a
信号)は分離部7とエラー検出部5のPNデータ比較回
路52に入力される。一方エラー検出部5では、PN発
生器51で発生された基準のPNパターンと前記受信デ
ータのPNパターンとをPNデータ比較回路52で比較
し、比較出力(C信号)を判定部6のカウンタ61に入
力する。
エラーデータがあれば、該カウンタ61でエラーパルス
数を計数し、この計数値を同期/非同期判定(i64と
比較回路62で比較し、正常値をメモリ回路63に格納
する。(C信号)このメモリ回路63の出力(d (t
 号)は、11 レベルパルスとなりANDN0回路1
一方の端子に入力され、他の端子に入力された処理クロ
ックの制御により分離部7で受信データが監視ならびに
制御の各信号に分離されてそれぞれ出力される。
〔発明が解決しようとする課題〕
ところが従来の同期判定方式が受信データのキャリアの
有無にかかわらず同期判定を行っているため、特に無線
回線の場合はフェーシングや降雨減衰等のために瞬断と
なることが多く、この場合は受信データのキャリアが断
となる。従来の同期判定方式は前述したようにキャリア
がなくなれば必ず非同期状態に陥り、瞬断が回復されて
キャリアが受信されても第5図のタイムチャートに示す
ようにフレーム同期をとらなければならないため、を時
間後でないと同期出力が1ルヘルにならずさらにこれよ
りL゛時間経過後でないと受信データを正常と判断でき
ず、従って再同期に多大な時間(t+t’)を要し、こ
の間に受信されたデータの内容が無視されるという問題
点があった。
本発明は、上記問題点に鑑み、受信データのキャリア有
を検出してこの信号を同期判定に利用し、キャリアがな
い時はエラーパルスを発生しない状態にすることにより
非同期状態に陥らずキャリアを再受信した時にエラーを
検出するようにして再同期のための同期引込み時間を短
縮させることを目的としている。
〔課題を解決するための手段〕
第1図は、本発明の同期判定方式の原理図であり、受信
データをディジタル信号に復調する復調器1と、前記受
信データのキャリアを検出するキャリア検出部2と、前
記復調器1の出力と前記キャリア検出部2の検出出力と
の論理積をとる第1の論理回路3と、該第1の論理回路
3の出力よりエラーを検出するエラー検出部5と、該エ
ラー検出部5の出力と前記キャリア検出部2の出力とで
論理積をとる第2の論理回路4と、前記エラー検出部5
の出力と前記キャリア検出部2の出力を入力するPNデ
ータ一致回路8と、前記第2の論理回路4の出力よりエ
ラーデータを真のエラーデータか否かを判定する判定回
路6と、前記第1の論理回路3の出力を入力して監視、
制御の各信号に分離する分離部7と、該分離部7を前記
判定部6からの信号と前記PNデータ一致回路8の信−
号とで論理積をとり接続された処理クロックにより前記
分離部7を動作させる第3の論理回路9よりなる構成と
している。
〔作 用〕
本発明では、第1図に示すように受信データを復調器1
でディジタル信号に復調し、その出力とキャリア検出部
2で検出したキャリアとを第1の論理回路3で論理積を
とり、その出力をエラー検山部5に入力し、該エラー検
出部5内で発生させた基準のPNパターンと受信データ
のPNパターンとを比較してエラーがなければその出力
をPNデータ一致回路8に入力し、エラーがあれば第2
の論理回路4でキャリアとの論理積をとった後判定部6
でエラー数を計数し、さらにこれを同期/非同期判定値
と比較し、計数されたエラー数が判定値以下の場合は、
正常とみなして第3の論理回路9により処理クロックを
介して分離部7を動作させて受信データより監視、制御
の信号を分離出力させる。前述したように瞬断等により
受信データのキャリアが受信できなくなれば、前記キャ
リア検出部2よりの出力はLレベルとなり従ってエラー
検出部5、判定部6も動作しなくなり、結果的には非同
期状態に陥らないようにしている。このためキャリアが
なくなれば、非同期状態に陥るという従来の問題点を解
消している。
〔実施例〕
第2図は、本発明の一実施例の同期判定方式のブロック
図であり、第1図及び第4図で示したものと同一のもの
は同一の記号で示している。
また第3図は、本発明の一実施例の動作を説明するため
のタイムチャートである。
以下、第2図のブロック図を第3図のタイムチャートと
ともに説明する。
第2図において、受信データは復調器1でディジタル信
号に復調され、ANDN0回路一方の端子に入力される
。また受信データは、キャリア検出部2に入力され、増
幅器21で増幅後、検波器22でキャリアが検波されて
シュミット回路23で所定のレベルに設定され、キャリ
ア荷時は1ルヘルとなる。(C信号)  このシュミッ
ト回路出力が前記AND回路3の他の端子に入力されて
この出力が分離部7ならびにエラー検出部5のPNデー
タ比較回路52に入力される。(A信号) 一方エラー
検出部5ではPN発生器51で発生された基準のPNパ
ターン(1)信号)とPNデータ比較回路52で前記A
ND回路3の出力データ内のPNパターンと比較され、
同一パターンの場合はPNデータ一致回路8にHレベル
信号を入力する。前記PNデータ比較回路52でエラー
データを検出した時は、ANDN0回路キャリア信号と
の論理積をとり、1ルヘルのエラーパルス(E(8号)
を判定部6のカウンタ61で計数し、同期/非同期判定
値64以下であるか否かを比較回路62で比較して該エ
ラーパルス数が前記同期/非同期判定値64以下である
場合はその結果をメモリ回路63に格納し、その出力を
同期出力(D信号)として前記PNデータ一致回路出力
(F信号)とで第3の論理回路9のANDN0回路9び
92で論理積をとり、前記分離部7を動作させて受信デ
ータを監視ならびに制御の各信号に分離する。
以上説明したように本発明では、エラー検出部5でのエ
ラー検出は常にキャリア荷時の場合で行っており、従っ
てキャリアが送られてごない状態ではエラーパルスを発
生しないようにして非同期に陥ることをなくした同期判
定方式である。
〔発明の効果〕
以上説明したように本発明の同期判定方式を採用するこ
とにより、回線を介して監視、I制御信号の授受を行う
場合、特に無線回線の瞬断等による非同期状態に陥るこ
となく、また回線のエラーにより非同期状態に陥っても
再同期時間に要する時間を少なくして運用するごとがで
きる。
【図面の簡単な説明】
第1図は本発明の同期判定方式の原理図、第2図は本発
明の一実施例の同期判定方式を示すブロック図、 第3図は本発明の−・実施例の主要部を説明するための
タイムチャー1・、 第4図は従来の同期判定方式を示すブロック図、第5図
は従来の同期判定方式の主要部を説明するためのタイム
チャー1・である。 図において、■は復調器、2はキャリア検出部、3は第
1の論理回路、4は第2の論理回路、5はエラー検出部
、6は判定部、7は分離部、8はPNデータ一致回路、
9は第3の論理回路を示す。

Claims (1)

  1. 【特許請求の範囲】 回線を介して入力された受信データを復調器(1)で復
    調し、該復調器(1)の出力と、受信データのキャリア
    有無を検出するキャリア検出器(2)の出力とを第1の
    論理回路(3)で論理をとり、キャリア有時のみエラー
    検出部(5)で受信データのPNパターンを該エラー検
    出部(5)で発生させた基準のPNパターンと判定部(
    6)で比較判定して該受信データのPNパターンが基準
    のPNパターンに対してエラーが基準値以下の時、分離
    部(7)で前記受信データを監視ならびに制御の各信号
    に分離出力する装置において、 受信データのPNパターンと前記エラー検出部(5)で
    発生させた基準のPNパターンとの一致情報をキャリア
    有時のみ入力するPNデータ一致回路(8)前記キャリ
    ア検出部(2)で検出したキャリアと前記エラー検出部
    (5)で検出されたエラーデータとの論理をとり、キャ
    リア有時でのエラーデータを判定部(6)に入力する第
    2の論理回路(4)と、前記PNデータ一致回路(8)
    の出力と前記判定部(6)の出力とで論理をとり前記分
    離部(7)を動作させて受信データを監視ならびに制御
    の各信号に分離出力させる処理クロックの制御を行う第
    3の論理回路(9)を備え、 回線の瞬断等により受信データのキャリアが断になった
    時にエラーパルスを発生しない状態にして非同期状態に
    陥ることをなくし、エラー発生による非同期状態から再
    同期状態までの同期引込み時間を短縮するように構成し
    たことを特徴とする同期判定方式。
JP7052588A 1988-03-23 1988-03-23 同期判定方式 Pending JPH01241934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7052588A JPH01241934A (ja) 1988-03-23 1988-03-23 同期判定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7052588A JPH01241934A (ja) 1988-03-23 1988-03-23 同期判定方式

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP63-130520A Division JPH012677A (ja) 1988-05-27 電動式遊技機における打球発射機構

Publications (1)

Publication Number Publication Date
JPH01241934A true JPH01241934A (ja) 1989-09-26

Family

ID=13434034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7052588A Pending JPH01241934A (ja) 1988-03-23 1988-03-23 同期判定方式

Country Status (1)

Country Link
JP (1) JPH01241934A (ja)

Similar Documents

Publication Publication Date Title
JP2001094542A (ja) フレーム同期回路
US5515362A (en) Digital signal transmission apparatus
US4876686A (en) Fault detection signal transmission system
US6266349B1 (en) Method and apparatus for detecting frame in data stream
JPH01241934A (ja) 同期判定方式
US5228037A (en) Line interface for high-speed line
JP3085448B2 (ja) 通信システム
JP2727778B2 (ja) 高速回線終端回路
JP2959520B2 (ja) 同期保護装置
JP2848229B2 (ja) 受信回路
KR100516915B1 (ko) 다중 프레임 동기이탈 검출 장치 및 방법
JPH08256181A (ja) バースト通信用自動利得リセット回路
JP2937783B2 (ja) スタッフ同期方式
JPH05235890A (ja) スタッフ多重化受信装置の同期保護方式
JP2762855B2 (ja) フレーム同期保護回路
JP3385832B2 (ja) 接点情報伝送インタフェース部
JPS61107838A (ja) 入力障害処理方式
JPH0514237A (ja) 予備切替方式
JPH10247954A (ja) クロック抽出回路
JPH04242335A (ja) 同期多重変換装置
JPH06104890A (ja) 回線監視方式
JPH077500A (ja) フレーム同期方式
JPH07250056A (ja) フレーム同期回路
JPH04337941A (ja) 着呼制御方式
JPH1022966A (ja) 局間伝送方式