KR100516915B1 - 다중 프레임 동기이탈 검출 장치 및 방법 - Google Patents
다중 프레임 동기이탈 검출 장치 및 방법 Download PDFInfo
- Publication number
- KR100516915B1 KR100516915B1 KR10-2002-0061668A KR20020061668A KR100516915B1 KR 100516915 B1 KR100516915 B1 KR 100516915B1 KR 20020061668 A KR20020061668 A KR 20020061668A KR 100516915 B1 KR100516915 B1 KR 100516915B1
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- synchronization
- deviation
- fas
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (6)
- 다중 전송속도 하에서 프레임 구조가 상이한 다중 프레임의 동기이탈 검출 장치에 있어서,제1 입력단자를 통해 입력된 클럭을 다수의 전송속도별 다중 프레임 구조에 적합하게 분주하기 위한 다중 프레임 클럭 생성부;하기 데이터 열 조정부로부터 입력된 데이터 열에서 상기 다중 프레임 클럭 생성부로부터 분주된 다수의 전송속도별 클럭에 동기된 다중 프레임 동기 정보를 각각 검출하기 위한 다중 FAS 검출부;상기 다중 FAS 검출부로부터 각각 검출된 다중 프레임 동기 정보를 미리 정의된 FAS 패턴과 비교하여 일치 여부를 판단하기 위한 동기 이탈 판단부;상기 동기 이탈 판단부로부터 불일치 신호를 입력받으면 데이터 열의 순서 제어 카운터를 증가시키고, 일치 신호를 입력받으면 상기 카운터를 고정하기 위한 데이터 열 순서 제어부;상기 데이터 열 순서 제어부로부터 제어신호를 입력받아 제 2 입력단자를 통해 입력된 데이터 열을 조정하기 위한 데이터 열 조정부; 및상기 동기 이탈 판단부로부터 입력된 불일치 신호의 횟수가 전송속도에 따라 기설정된 기준값을 초과하면 동기 이탈로 판정하는 동기 이탈 검출부를 포함하는 것을 특징으로 하는 다중 프레임 동기이탈 검출 장치.
- 제 1항에 있어서, 상기 다중 프레임 클럭 생성부는제1 입력단자를 통해 입력된 클럭의 배수를 취하여 연속적으로 클럭을 분주하는 것을 특징으로 하는 다중 프레임 동기이탈 검출 장치.
- 제 1항에 있어서, 상기 미리 정의된 FAS 패턴은유로콤(Eurocom) 규정에 의한 디지털 통신 시스템에서 "000011101100101"인 것을 특징으로 하는 다중 프레임 동기이탈 검출 장치.
- 제 1항에 있어서, 상기 기준값은"4"인 것을 특징으로 하는 다중 프레임 동기이탈 검출 장치.
- 다중 전송속도 하에서 프레임 구조가 상이한 다중 프레임의 동기이탈 검출 방법에 있어서,(a) 수신 데이터 열의 클럭을 제공받아 다수의 전송속도별 다중 프레임 구조에 적합하게 분주한 후, 상기 분주된 다수의 전송속도별 클럭에 동기된 다중 프레임 동기 정보를 각각 추출하는 단계;(b) 상기 추출된 각각의 다중 프레임 동기 정보와 미리 정의된 FAS 패턴의 일치 여부를 판단하는 단계;(c) 상기 추출된 각각의 다중 프레임 동기 정보와 상기 FAS 패턴이 일치하면, 상기 데이터 열을 고정하고 동기 이탈 누적값을 감소시키는 단계;(d) 상기 추출된 각각의 다중 프레임 동기 정보와 상기 FAS 패턴이 일치하지 않으면, 동기 이탈 누적값을 증가시키고 상기 누적값이 전송속도에 따라 기설정된 기준값을 초과하는지 판단하는 단계;(e) 상기 누적값이 상기 기준값 이하이면, 상기 데이터 열을 조정하고 상기 (a) 단계로 이동하는 단계; 및(f) 상기 누적값이 상기 기준값을 초과하면, 동기 이탈로 판정하는 단계를 포함하는 것을 특징으로 하는 다중 프레임 동기이탈 검출 방법.
- 제 5항에 있어서, 상기 미리 정의된 FAS 패턴은유로콤(Eurocom) 규정에 의한 디지털 통신 시스템에서 "000011101100101"인 것을 특징으로 하는 다중 프레임 동기이탈 검출 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0061668A KR100516915B1 (ko) | 2002-10-10 | 2002-10-10 | 다중 프레임 동기이탈 검출 장치 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0061668A KR100516915B1 (ko) | 2002-10-10 | 2002-10-10 | 다중 프레임 동기이탈 검출 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040032493A KR20040032493A (ko) | 2004-04-17 |
KR100516915B1 true KR100516915B1 (ko) | 2005-09-26 |
Family
ID=37332386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0061668A KR100516915B1 (ko) | 2002-10-10 | 2002-10-10 | 다중 프레임 동기이탈 검출 장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100516915B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463627A (en) * | 1993-02-23 | 1995-10-31 | Matsushita Electric Industrial Co., Ltd. | Frame synchronizing apparatus for quadrature modulation data communication radio receiver |
JPH08204693A (ja) * | 1995-01-24 | 1996-08-09 | Nec Eng Ltd | フレーム同期回路 |
JPH1065660A (ja) * | 1996-08-15 | 1998-03-06 | Nec Eng Ltd | フレーム同期回路 |
JPH11239121A (ja) * | 1998-02-19 | 1999-08-31 | Nec Eng Ltd | ディジタル通信装置 |
KR20000047453A (ko) * | 1998-12-31 | 2000-07-25 | 서평원 | 디지털 계위 신호의 리프레머 및 프레임 손실 검사 장치 |
-
2002
- 2002-10-10 KR KR10-2002-0061668A patent/KR100516915B1/ko active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5463627A (en) * | 1993-02-23 | 1995-10-31 | Matsushita Electric Industrial Co., Ltd. | Frame synchronizing apparatus for quadrature modulation data communication radio receiver |
JPH08204693A (ja) * | 1995-01-24 | 1996-08-09 | Nec Eng Ltd | フレーム同期回路 |
JPH1065660A (ja) * | 1996-08-15 | 1998-03-06 | Nec Eng Ltd | フレーム同期回路 |
JPH11239121A (ja) * | 1998-02-19 | 1999-08-31 | Nec Eng Ltd | ディジタル通信装置 |
KR20000047453A (ko) * | 1998-12-31 | 2000-07-25 | 서평원 | 디지털 계위 신호의 리프레머 및 프레임 손실 검사 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20040032493A (ko) | 2004-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5757869A (en) | Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame | |
US5144668A (en) | Signal overlap detection in a communication system | |
US7519750B2 (en) | Linear burst mode synchronizer for passive optical networks | |
EP0965194B1 (en) | Continuous synchronization adjustment in a telecommunications system | |
EP0535768B1 (en) | Telecommunications system with an arbitrary alignment parallel framer | |
JPH08163116A (ja) | フレーム同期装置 | |
US6714611B1 (en) | Wireless network with user clock synchronization | |
CN1729639B (zh) | 帧同步设备和方法 | |
KR101937405B1 (ko) | Fdd 통신에서 프레임을 이용한 클럭 동기 장치 및 클럭 동기 방법 | |
KR100516915B1 (ko) | 다중 프레임 동기이탈 검출 장치 및 방법 | |
EP1478119A2 (en) | Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method | |
US20110316596A1 (en) | Phase locking for multiple serial interfaces | |
US5228037A (en) | Line interface for high-speed line | |
EP2019501B1 (en) | Method and device for detecting the begin of burst mode data packages | |
JP3412558B2 (ja) | クロック周波数制御方法及びこれに用いる受信装置 | |
GB2183128A (en) | Method for synchronising a receiver in digital data transmission | |
KR100489214B1 (ko) | 데이터 열의 동기 이탈 판정 장치 및 방법 | |
EP1087558B1 (en) | Methods and apparatus for frame alignment using adaptive mimic rejection | |
US5506843A (en) | Subscriber group digital transmitter | |
EP0600408A2 (en) | Method and apparatus for clock synchronization | |
KR100429266B1 (ko) | 동기전송모듈 리프레이머의 신호처리 논리회로 | |
JP2937783B2 (ja) | スタッフ同期方式 | |
JPH08256181A (ja) | バースト通信用自動利得リセット回路 | |
JPH01241934A (ja) | 同期判定方式 | |
JPH0478240A (ja) | 位相調整装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130710 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140703 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150703 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170703 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180625 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190701 Year of fee payment: 15 |