JPH047865B2 - - Google Patents
Info
- Publication number
- JPH047865B2 JPH047865B2 JP61220902A JP22090286A JPH047865B2 JP H047865 B2 JPH047865 B2 JP H047865B2 JP 61220902 A JP61220902 A JP 61220902A JP 22090286 A JP22090286 A JP 22090286A JP H047865 B2 JPH047865 B2 JP H047865B2
- Authority
- JP
- Japan
- Prior art keywords
- switching
- circuit
- data
- phase
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000015654 memory Effects 0.000 description 11
- 230000004044 response Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101150040096 SFT2 gene Proteins 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 101150096886 sft-1 gene Proteins 0.000 description 1
- 238000000545 stagnation point adsorption reflectometry Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Description
【発明の詳細な説明】
〔概要〕
現用の主通信系と予備系とを受信端において相
互に切替えられるようにするデイジタル通信シス
テムにおいて、送信端において主通信系と予備系
に同一デイジタルデータを送信させるようにした
場合であつても受信端において主通信系と予備系
とでは受信データの位相が同一ではない場合が生
ずる。主通信系と予備系との受信データの位相差
を検出し、位相差がある場合デイジタルデータの
１ビツト単位で位相制御を行ない、位相同期がと
れた時点で高速に主通信系と予備系との相互切替
を行ない、切替に伴うデータの喪失を生じさせな
い無瞬断方式の切替方式である。この切替は通信
変調方式によつて各チヤンネルに分岐されるデー
タの位相が異なつた場合でも位相同期を図るよう
にしたものである。
互に切替えられるようにするデイジタル通信シス
テムにおいて、送信端において主通信系と予備系
に同一デイジタルデータを送信させるようにした
場合であつても受信端において主通信系と予備系
とでは受信データの位相が同一ではない場合が生
ずる。主通信系と予備系との受信データの位相差
を検出し、位相差がある場合デイジタルデータの
１ビツト単位で位相制御を行ない、位相同期がと
れた時点で高速に主通信系と予備系との相互切替
を行ない、切替に伴うデータの喪失を生じさせな
い無瞬断方式の切替方式である。この切替は通信
変調方式によつて各チヤンネルに分岐されるデー
タの位相が異なつた場合でも位相同期を図るよう
にしたものである。
本発明はデイジタル通信システムに関するもの
であり、より特定的には予備系と主通信系との相
互切替を可能とするデイジタル通信システムに関
する。
であり、より特定的には予備系と主通信系との相
互切替を可能とするデイジタル通信システムに関
する。
通信システムにおいて、現用回線に機器故障が
生じた場合予備系に切替え、通信システム全体と
しての信頼性を向上させるようにした回線切替手
段を有する通信システムが知られている。
生じた場合予備系に切替え、通信システム全体と
しての信頼性を向上させるようにした回線切替手
段を有する通信システムが知られている。
このような機器故障に伴つて現用回線が全く機
能しなくなる場合の外、フエージングによつて現
用回線に誤りが増加したため、予備系に切替える
場合がある。このような切替は当然ながら高速に
行う必要がある。従つて、かつてリレーを用いて
機械的に切替えていたが、半導体スイツチを用い
て高速、無瞬断で切替えることが行なわれてい
る。
能しなくなる場合の外、フエージングによつて現
用回線に誤りが増加したため、予備系に切替える
場合がある。このような切替は当然ながら高速に
行う必要がある。従つて、かつてリレーを用いて
機械的に切替えていたが、半導体スイツチを用い
て高速、無瞬断で切替えることが行なわれてい
る。
このように切替スイツチを高速化することで、
切替そのものは高速に行なわれるので、恰も無瞬
断で信号の切替えが行なわれているかの如くであ
るが、デイジタル通信システムにおいてはデータ
の内容について無瞬断で切替えが行なわれている
とは言えない。
切替そのものは高速に行なわれるので、恰も無瞬
断で信号の切替えが行なわれているかの如くであ
るが、デイジタル通信システムにおいてはデータ
の内容について無瞬断で切替えが行なわれている
とは言えない。
このような切替を行う場合、送信側において現
用回線と予備回線に同一データを送出し、受信側
において現用回線と予備回線とでは同一のデータ
が受信されるようにしている。しかしながら送信
側で両回線を介して同一データを送出したとして
も、両回線の長さの差、動作タイミングの差等に
よる受信側の切替回路におけるタイミングに狂い
が生じる場合がある。例えば送信側で同一デー
タ：０，１，２，３，４，５を送出したとしても
受信側における第１０図ａ，ｂに図示の如く、現
用側受信データRM−DATと予備側受信データ
RS−DATとの間には１ビツト分の位相差があ
る。従つて、第１０図ａ，ｂの破線のタイミング
で現用系から予備系に切替えた場合は１ビツトの
データの重複が生じ、逆に切戻した場合は１ビツ
トのデータの喪失が起る。
用回線と予備回線に同一データを送出し、受信側
において現用回線と予備回線とでは同一のデータ
が受信されるようにしている。しかしながら送信
側で両回線を介して同一データを送出したとして
も、両回線の長さの差、動作タイミングの差等に
よる受信側の切替回路におけるタイミングに狂い
が生じる場合がある。例えば送信側で同一デー
タ：０，１，２，３，４，５を送出したとしても
受信側における第１０図ａ，ｂに図示の如く、現
用側受信データRM−DATと予備側受信データ
RS−DATとの間には１ビツト分の位相差があ
る。従つて、第１０図ａ，ｂの破線のタイミング
で現用系から予備系に切替えた場合は１ビツトの
データの重複が生じ、逆に切戻した場合は１ビツ
トのデータの喪失が起る。
またこのようなビツトの位相差の外、後述する
ように送信側におけるシリアル・パラレル変換器
Ｓ／PCの存在および変調方式によつてチヤンネ
ルに分岐されたデータパターンが全く異なること
が生じ、パターン不一致に伴う位相不一致が生じ
ることになる。
ように送信側におけるシリアル・パラレル変換器
Ｓ／PCの存在および変調方式によつてチヤンネ
ルに分岐されたデータパターンが全く異なること
が生じ、パターン不一致に伴う位相不一致が生じ
ることになる。
ビツト位相差を生じさせる要因は以上の固定的
要因のみならず、通信システムの外部環境の変化
によつて生ずる変動的なものが考えられる。
要因のみならず、通信システムの外部環境の変化
によつて生ずる変動的なものが考えられる。
このように、いかにスイツチング連度を向上さ
せたとしても、切替るべき信相互の位相差が存在
する限り、真に無瞬断の切替えが行なわれている
とは言えない。
せたとしても、切替るべき信相互の位相差が存在
する限り、真に無瞬断の切替えが行なわれている
とは言えない。
以上の如き切替であつて、通信データが電話の
会話のような場合は事実上問題はないと考えられ
るが、コンピユータに用いられるようなデイジタ
ルデータの場合は、誤つたデータ切替となる。
会話のような場合は事実上問題はないと考えられ
るが、コンピユータに用いられるようなデイジタ
ルデータの場合は、誤つたデータ切替となる。
本発明はかゝる従来技術における問題点を解決
することを目的とするものであり、デイジタルデ
ータの位相調整を図つた真に無瞬断切替を行うデ
イジタル通信システムを提供するものである。
することを目的とするものであり、デイジタルデ
ータの位相調整を図つた真に無瞬断切替を行うデ
イジタル通信システムを提供するものである。
本発明の通信システムにおけるチヤンネル切替
方式の原理ブロツク図を第１図に示す。
方式の原理ブロツク図を第１図に示す。
第１図のチヤンネル切替方式が適用されるデイ
ジタル通信システムの構成図を第２図に示す。第
２図において、送信側にシリアル・パラレル変換
器Ｓ／PCおよび送信機Ｔを設け、受信側に受信
機Ｒ、パラレル・シリアル変換器Ｐ／SCを設け、
それぞれ回線L1〜Loを介して接続されたｎ個の
現用の主通信系（回線）が示されている。また第
２図上部に、主通信系と同様の機能を有する予備
通信系が示されている。受信側の各主通信系の受
信機Ｒとパラレル・シリアル変換器Ｐ／SCとの
間にSWとして示されているのが、第１図に示す
切替装置である。
ジタル通信システムの構成図を第２図に示す。第
２図において、送信側にシリアル・パラレル変換
器Ｓ／PCおよび送信機Ｔを設け、受信側に受信
機Ｒ、パラレル・シリアル変換器Ｐ／SCを設け、
それぞれ回線L1〜Loを介して接続されたｎ個の
現用の主通信系（回線）が示されている。また第
２図上部に、主通信系と同様の機能を有する予備
通信系が示されている。受信側の各主通信系の受
信機Ｒとパラレル・シリアル変換器Ｐ／SCとの
間にSWとして示されているのが、第１図に示す
切替装置である。
第１図の切替装置は、位相判定切替回路１１お
よび入替制御回路１２から成る切替制御回路１、
入替回路２１および計計数回路２２から成る現用
系入替回路２、入替回路３１および計数回路３２
から成る予備系入替回路３、および切替制御回路
４から成る。
よび入替制御回路１２から成る切替制御回路１、
入替回路２１および計計数回路２２から成る現用
系入替回路２、入替回路３１および計数回路３２
から成る予備系入替回路３、および切替制御回路
４から成る。
位相判定切替回路１１は現用系および予備系入
替回路２，３からの入替受信データCM−DAT，
CS−DATを入力し、両データの位相差を検出
し、位相差があれば不一致信号Ｕ−MTCHを入
替制御回路１２に出力する。入替制御回路１２は
不一致信号Ｕ−MTCHに基いて、現用系又は予
備系入替回路２，３に入替指令を出力する。
替回路２，３からの入替受信データCM−DAT，
CS−DATを入力し、両データの位相差を検出
し、位相差があれば不一致信号Ｕ−MTCHを入
替制御回路１２に出力する。入替制御回路１２は
不一致信号Ｕ−MTCHに基いて、現用系又は予
備系入替回路２，３に入替指令を出力する。
現用系入替回路２および予備系入替回路３は同
じ回路構成となつており、入替制御回路１２から
の入替指令に基いたチヤンネルの入替を行う。こ
れらの入替回路２，３は、変調方式に基づくデー
タの分岐パターンを調整するためにチヤンネルを
入替え、チヤンネル入替えデータCM−DAT又
はCS−DATを出力する。
じ回路構成となつており、入替制御回路１２から
の入替指令に基いたチヤンネルの入替を行う。こ
れらの入替回路２，３は、変調方式に基づくデー
タの分岐パターンを調整するためにチヤンネルを
入替え、チヤンネル入替えデータCM−DAT又
はCS−DATを出力する。
第３図ａ〜ｇの動作タイミング図を参照して第
１図および第２図の装置の動作を述べる。
１図および第２図の装置の動作を述べる。
現用主通信系の１つに、誤りが多発したような
場合、切替判定回路４が現用通信系から予備通信
系への切替を決定する。切替判定回路４が切替指
令Ｄ−SWを位相判定切替回路１１および入替制
御回路１２に出力し切替動作を指示すると共に、
送信側において予備系通信回線に切替えるべき現
用主通信系と同一のデータを送出させるように
し、また受信側において予備系通信回路の受信デ
ータが当該主通信系の切替装置に接続されるよう
にする。
場合、切替判定回路４が現用通信系から予備通信
系への切替を決定する。切替判定回路４が切替指
令Ｄ−SWを位相判定切替回路１１および入替制
御回路１２に出力し切替動作を指示すると共に、
送信側において予備系通信回線に切替えるべき現
用主通信系と同一のデータを送出させるように
し、また受信側において予備系通信回路の受信デ
ータが当該主通信系の切替装置に接続されるよう
にする。
この初期状態において計数回路３２はリセツト
され、それぞれ入替回路２，３からの入替されて
いない受信データCM−DAT，CS−DATが位相
判定切替回路１１に入力され、相互に比較され
る。位相が不一致の場合、位相判定切替回路１１
から不一致信号Ｕ−MTCHが出力される。入替
制御回路１２は不一致信号Ｕ−MTCHに基いて、
計数回路３２を１つ進め、予備系受信データRS
−DATの入替を行なわせる。以下、位相が一致
するまで反復させる。
され、それぞれ入替回路２，３からの入替されて
いない受信データCM−DAT，CS−DATが位相
判定切替回路１１に入力され、相互に比較され
る。位相が不一致の場合、位相判定切替回路１１
から不一致信号Ｕ−MTCHが出力される。入替
制御回路１２は不一致信号Ｕ−MTCHに基いて、
計数回路３２を１つ進め、予備系受信データRS
−DATの入替を行なわせる。以下、位相が一致
するまで反復させる。
位相が一致すると切替応答信号Ｒ−SWが位相
判定切替回路１１から入替制御回路１２に出力さ
れる。位相一致が図られた状態で計数回路３２の
値が保持される。一方計数回路２２がリセツトさ
れる。
判定切替回路１１から入替制御回路１２に出力さ
れる。位相一致が図られた状態で計数回路３２の
値が保持される。一方計数回路２２がリセツトさ
れる。
切替指令Ｄ−SWが解除された場合、切戻しモ
ードとなり、上記と同様の動作が主通信系につい
て行なわれる。
ードとなり、上記と同様の動作が主通信系につい
て行なわれる。
入替回路２，３は、切替制御回路１と協働し
て、送信側における変調方式およびシリアル・パ
ラレル変換器Ｓ／PCの存在によるデータのチヤ
ンネル分岐差を調整すべく受信データのチヤンネ
ル入替を行う。切替制御回路１は、チヤンネル入
替をしたデータについて予備系および主通信系の
相互比較を行ない位相差がなくなるまで、くり返
し位相同期制御を行う。位相同期がとられた時点
で、ICスイツチ等が内蔵された高速スイツチ回
路において高速に予備系への回線切替を行う。主
通信系に復帰させる場合には、逆の切替動作を行
う。
て、送信側における変調方式およびシリアル・パ
ラレル変換器Ｓ／PCの存在によるデータのチヤ
ンネル分岐差を調整すべく受信データのチヤンネ
ル入替を行う。切替制御回路１は、チヤンネル入
替をしたデータについて予備系および主通信系の
相互比較を行ない位相差がなくなるまで、くり返
し位相同期制御を行う。位相同期がとられた時点
で、ICスイツチ等が内蔵された高速スイツチ回
路において高速に予備系への回線切替を行う。主
通信系に復帰させる場合には、逆の切替動作を行
う。
以下本発明の実施例について述べる。
第４図に第１図の切替制御回路１の回路図を示
す。位相判定回路１１はエラステイツクメモリ１
１１，１１２、パターン一致判定回路１１３およ
び高速スイツチ回路１１４から成る。エラステイ
ツクメモリ１１１，１１２は、所定ビツト長のシ
フトレジスタであり、入替制御回路１２からのシ
フト信号SFT１，SFT２に応じて、必要数シフ
トしたデータを出力するものである。エラステイ
ツクメモリ１１１，１１２にはそれぞれ、入替回
路２１，３１において入替された受信データCM
−DAT、CS−DATが入力される。エラステイ
ツクメモリ１１１，１１２のデータはパターン一
致判定回路１１３に入力されて比較される。デー
タパターンが一致していれば両データは同位相に
あることになり、一致信号MCHが出力され高速
スイツチ回路１１４においてデータ切替が行なわ
れる。不一致の場合、不一致信号Ｕ−MTCHが
入替制御回路１２に出力され、入替制御回路１２
は一方のエラステイツクメモリに１ビツトシフト
すべきシフト信号を出力する。エラステイツクメ
モリのシフトは、一方を固定した状態で他方をシ
フトする。例えば、現用主通信系から予備系への
切替の場合はエラステイツクメモリ１１１を固定
し、エラステイツクメモリ１１２をシフト動作さ
せる。
す。位相判定回路１１はエラステイツクメモリ１
１１，１１２、パターン一致判定回路１１３およ
び高速スイツチ回路１１４から成る。エラステイ
ツクメモリ１１１，１１２は、所定ビツト長のシ
フトレジスタであり、入替制御回路１２からのシ
フト信号SFT１，SFT２に応じて、必要数シフ
トしたデータを出力するものである。エラステイ
ツクメモリ１１１，１１２にはそれぞれ、入替回
路２１，３１において入替された受信データCM
−DAT、CS−DATが入力される。エラステイ
ツクメモリ１１１，１１２のデータはパターン一
致判定回路１１３に入力されて比較される。デー
タパターンが一致していれば両データは同位相に
あることになり、一致信号MCHが出力され高速
スイツチ回路１１４においてデータ切替が行なわ
れる。不一致の場合、不一致信号Ｕ−MTCHが
入替制御回路１２に出力され、入替制御回路１２
は一方のエラステイツクメモリに１ビツトシフト
すべきシフト信号を出力する。エラステイツクメ
モリのシフトは、一方を固定した状態で他方をシ
フトする。例えば、現用主通信系から予備系への
切替の場合はエラステイツクメモリ１１１を固定
し、エラステイツクメモリ１１２をシフト動作さ
せる。
このように一方のデータをシフトさせて両デー
タを比較し、種々の組合せの中から両データが一
致する場合を検出し、両データの一致をもつて、
位相同期を図る。
タを比較し、種々の組合せの中から両データが一
致する場合を検出し、両データの一致をもつて、
位相同期を図る。
しかしながら、この切替制御回路１のみをもつ
ては位相同期が図れない。送信側におけるシリア
ル・パラレル変換器の存在および変調方式に応じ
て、単に第１０図ａ，ｂに図示の如くビツトずれ
が生じているのみでなく、チヤンネルのデータ分
岐にずれが生じている場合があるからである。こ
のような場合、いかに切替制御回路１で種々の組
合せを行つても位相同期をとることができない。
ては位相同期が図れない。送信側におけるシリア
ル・パラレル変換器の存在および変調方式に応じ
て、単に第１０図ａ，ｂに図示の如くビツトずれ
が生じているのみでなく、チヤンネルのデータ分
岐にずれが生じている場合があるからである。こ
のような場合、いかに切替制御回路１で種々の組
合せを行つても位相同期をとることができない。
変調方式が４相PSKの場合を例にとると、第
５図ａに図示の如く、ソース信号32MHzがそれぞ
れ16MHzの２チヤンネルCH１，CH２に分岐さ
れて送信される。このような場合、例えば、０，
１，２，３，４，５の同一データを主通信系
MAINと予備系SPARを介して発信する場合、チ
ヤンネルCH１，CH２のデータ分岐は第５図ｂ
に図示の如く、両系で一致する場合（モード１）
と不一致となる場合（モード２）とがある。モー
ド２においては主通信系MAINのチヤンネルと
予備系SPAREのチヤンネルCH１のデータを切
替制御回路１でエラステイツクメモリを介して組
合せ比較しても絶対に一致はとれない。
５図ａに図示の如く、ソース信号32MHzがそれぞ
れ16MHzの２チヤンネルCH１，CH２に分岐さ
れて送信される。このような場合、例えば、０，
１，２，３，４，５の同一データを主通信系
MAINと予備系SPARを介して発信する場合、チ
ヤンネルCH１，CH２のデータ分岐は第５図ｂ
に図示の如く、両系で一致する場合（モード１）
と不一致となる場合（モード２）とがある。モー
ド２においては主通信系MAINのチヤンネルと
予備系SPAREのチヤンネルCH１のデータを切
替制御回路１でエラステイツクメモリを介して組
合せ比較しても絶対に一致はとれない。
このような場合、データ切替制御回路１はエラ
ステイツクメモリについて所定のシフト動作を行
つても一致がとれない場合は、第５図ｃのモ−ド
２に示す如く、チヤンネルCH２のデータを１ビ
ツト遅延し、チヤンネルCH１とCH２とを入替
えた後、再び組合せ比較して位相同期をとる。
ステイツクメモリについて所定のシフト動作を行
つても一致がとれない場合は、第５図ｃのモ−ド
２に示す如く、チヤンネルCH２のデータを１ビ
ツト遅延し、チヤンネルCH１とCH２とを入替
えた後、再び組合せ比較して位相同期をとる。
第６図に４相PSK用の現用系入替回路２およ
び予備系入替回路３の回路図を示す。現用系入替
回路２は、１ビツトシフト機能を有するＤ形フリ
ツプフロツプ２１２およびセレクタ２１１から成
る入替回路２１、および、カウンタ２２１、
NANDゲート２２２、ANDゲート２２３から成
る計数回路２２で構成されている。予備系入替回
路３も同様な構成である。
び予備系入替回路３の回路図を示す。現用系入替
回路２は、１ビツトシフト機能を有するＤ形フリ
ツプフロツプ２１２およびセレクタ２１１から成
る入替回路２１、および、カウンタ２２１、
NANDゲート２２２、ANDゲート２２３から成
る計数回路２２で構成されている。予備系入替回
路３も同様な構成である。
計数回路２２，３２はインバータ２２５によ
り、切替指令Ｄ−SWおよび切替応答指令Ｒ−
SWにより、排他的に動作する。計数回路３２に
ついてみると、第３図ａ，ｂ，ｄに図示の如く、
切替指令Ｄ−SWによりカウンタ３２１のリセツ
ト端子Ｒに信号が印加されてリセツトされ、不一
致信号Ｕ−MTCHの印加によりカウンタ３２１
が計数し、キヤリオーバー信号を出力端子Qoか
ら出力する。このキヤリオーバー信号がセレクタ
３１１のセレクト端子SELに印加され、入力端子
１Ｂ，２Ｂに印加されたチヤンネルの信号を出力
端子１Ｙ，２Ｙに出力する。
り、切替指令Ｄ−SWおよび切替応答指令Ｒ−
SWにより、排他的に動作する。計数回路３２に
ついてみると、第３図ａ，ｂ，ｄに図示の如く、
切替指令Ｄ−SWによりカウンタ３２１のリセツ
ト端子Ｒに信号が印加されてリセツトされ、不一
致信号Ｕ−MTCHの印加によりカウンタ３２１
が計数し、キヤリオーバー信号を出力端子Qoか
ら出力する。このキヤリオーバー信号がセレクタ
３１１のセレクト端子SELに印加され、入力端子
１Ｂ，２Ｂに印加されたチヤンネルの信号を出力
端子１Ｙ，２Ｙに出力する。
セレクタ３１１のSEL端子にローレベルのキヤ
リオーバー信号が印加された場合は入力端子１
Ａ，２ＡのチヤンネルCH１，CH２のデータが
そのまゝ出力端子１Ｙ，２Ｙに出力されるから、
第５図ｃのチヤンネル切替なしモード１となる。
SEL端子にハイレベルのキヤリオーバー信号が印
加された場合は、Ｄ−FF３１２で１ビツト運延
されたチヤンネルCH２のデータがチヤンネル
CH１のデータとして、CH１のデータがCH２の
データとして出力されるから第５図ｃのモード２
の処理が行われる。
リオーバー信号が印加された場合は入力端子１
Ａ，２ＡのチヤンネルCH１，CH２のデータが
そのまゝ出力端子１Ｙ，２Ｙに出力されるから、
第５図ｃのチヤンネル切替なしモード１となる。
SEL端子にハイレベルのキヤリオーバー信号が印
加された場合は、Ｄ−FF３１２で１ビツト運延
されたチヤンネルCH２のデータがチヤンネル
CH１のデータとして、CH１のデータがCH２の
データとして出力されるから第５図ｃのモード２
の処理が行われる。
先ず第５図ｃモード１の如くチヤンネル入替を
行なわず、切替制御回路１で位相同期調整処理を
行ない、位相同期がとれない場合、第５図ｃモー
ド２の如くチヤンネル入替を行つて位相同期調整
処理を行う。
行なわず、切替制御回路１で位相同期調整処理を
行ない、位相同期がとれない場合、第５図ｃモー
ド２の如くチヤンネル入替を行つて位相同期調整
処理を行う。
８相PSKの場合は、第７図ａに図示の如く３
チヤンネルに分岐される。従つて、この場合のチ
ヤンネル入替のモードは第７図ｂに図示の如く、
３モードとなる。第６図に図示の入替回路は第７
図ｂの如く３チヤンネル、３モード切替可能とす
る。但し、モード切替の遅延は全て１ビツトであ
る。
チヤンネルに分岐される。従つて、この場合のチ
ヤンネル入替のモードは第７図ｂに図示の如く、
３モードとなる。第６図に図示の入替回路は第７
図ｂの如く３チヤンネル、３モード切替可能とす
る。但し、モード切替の遅延は全て１ビツトであ
る。
第８図ａ，ｂに16QAM 第９図ａ，ｂに
64QAMの例を示す。入替回路は、16QAMにつ
いては４モード、64QAMについては６モード切
替を行うように構成される。
64QAMの例を示す。入替回路は、16QAMにつ
いては４モード、64QAMについては６モード切
替を行うように構成される。
以上に述べたように本発明によれば、切替える
べき主通信系と予備系のデータの位相同期を図つ
た上で切替動作を高速に行うので、無瞬断の切替
が可能となる。特に、変調方式およ変換器の存在
により主通信系と予備系の対応するチヤンネル上
のデータ分岐が異なつた場合であつても、チヤン
ネル入替を行うことにより、位相同期を図ること
ができるので、真に無瞬断の切替動作が可能とな
る。
べき主通信系と予備系のデータの位相同期を図つ
た上で切替動作を高速に行うので、無瞬断の切替
が可能となる。特に、変調方式およ変換器の存在
により主通信系と予備系の対応するチヤンネル上
のデータ分岐が異なつた場合であつても、チヤン
ネル入替を行うことにより、位相同期を図ること
ができるので、真に無瞬断の切替動作が可能とな
る。
第１図は本発明の通信システムのチヤンネル切
替装置の原理ブロツク図、第２図は、本発明のチ
ヤンネル切替装置が適用れる通信システム構成
図、第３図ａ〜ｇは第１図チヤンネル切替装置の
動作タイミング図、第４図は本発明の実施例の切
替制御回路図、第５図ａ〜ｃは本発明の実施例の
４相PSKのチヤンネル入替説明図、第６図は本
発明の実施例の４相PSK用入替回路図、第７図
ａ，ｂ、第８図ａ，ｂ、第９図ａ，ｂはそれぞ
れ、本発明の実施例の８相PSK、16QAM、
64QAMのチヤンネル入替説明図、第１０図ａ，
ｂは従来の信号切替タイミング図、である。 （符号の説明） １…切替制御回路、２，３…
入替回路、４…切替判定回路、１１…位相判定切
替回路、１２…入替制御回路、２１，３１…チヤ
ンネル入替回路、２２，３２…計数回路、１１
１，１１２…エラステイツクメモリ、１１３…パ
ターン一致判定回路、１１４…高速スイツチ回
路、２１１，３１１…セレクタ、２２１，３２１
…カウンタ。
替装置の原理ブロツク図、第２図は、本発明のチ
ヤンネル切替装置が適用れる通信システム構成
図、第３図ａ〜ｇは第１図チヤンネル切替装置の
動作タイミング図、第４図は本発明の実施例の切
替制御回路図、第５図ａ〜ｃは本発明の実施例の
４相PSKのチヤンネル入替説明図、第６図は本
発明の実施例の４相PSK用入替回路図、第７図
ａ，ｂ、第８図ａ，ｂ、第９図ａ，ｂはそれぞ
れ、本発明の実施例の８相PSK、16QAM、
64QAMのチヤンネル入替説明図、第１０図ａ，
ｂは従来の信号切替タイミング図、である。 （符号の説明） １…切替制御回路、２，３…
入替回路、４…切替判定回路、１１…位相判定切
替回路、１２…入替制御回路、２１，３１…チヤ
ンネル入替回路、２２，３２…計数回路、１１
１，１１２…エラステイツクメモリ、１１３…パ
ターン一致判定回路、１１４…高速スイツチ回
路、２１１，３１１…セレクタ、２２１，３２１
…カウンタ。
Claims (1)
- 【特許請求の範囲】 １ 現用系および予備系の複数チヤネルの入力信
号を入替えるそれぞれの入替回路２１，３１と、
該入替回路２１，３１の入替状態をそれぞれ制御
する計数回路２２，３２とを有する現用系および
予備系の入替制御回路２，３と、 該現用系および予備系の入替回路２１，３１か
らの出力データの位相関係を変えて出力し得ると
ともに位相を比較する位相判定切替回路１１と該
位相の比較結果に基き該位相判定切替回路１１に
おける位相調整を試みるとともに、位相調整が成
功しなかつた場合に前記計数回路を歩進する入替
制御回路１２とを有する切替制御回路１と、 を有し、現用系から予備系へ切替えるかあるいは
予備系から現用系へ切戻す際に、該切替制御回路
１にて位相が一致すれば切替え、位相が一致しな
ければ位相相整を試み、位相調整が成功しなかつ
た場合に不使用系の入替制御回路の入替状態を変
更して再度位相調整を試みるようにしたことを特
徴とするデイジタル通信システムの切替方式。 ２ 前記データの位相調整を通信変調方式に応じ
て行う、特許請求の範囲第１項に記載の切替方
式。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220902A JPS6377235A (ja) | 1986-09-20 | 1986-09-20 | デイジタル通信システムの切替方式 |
| CA000547064A CA1263147A (en) | 1986-09-20 | 1987-09-16 | Channel-system exchange system for digital data radio- communication system |
| EP87113682A EP0261601B1 (en) | 1986-09-20 | 1987-09-18 | Channel-system switching system for digital data radio-communication system |
| DE87113682T DE3785906T2 (de) | 1986-09-20 | 1987-09-18 | Kanalersatzschaltungssystem für ein Funkübertragungssystem von digitalen Daten. |
| US07/098,239 US4799237A (en) | 1986-09-20 | 1987-09-18 | Channel-system exchange system for digital data radio-communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61220902A JPS6377235A (ja) | 1986-09-20 | 1986-09-20 | デイジタル通信システムの切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6377235A JPS6377235A (ja) | 1988-04-07 |
| JPH047865B2 true JPH047865B2 (ja) | 1992-02-13 |
Family
ID=16758321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61220902A Granted JPS6377235A (ja) | 1986-09-20 | 1986-09-20 | デイジタル通信システムの切替方式 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4799237A (ja) |
| EP (1) | EP0261601B1 (ja) |
| JP (1) | JPS6377235A (ja) |
| CA (1) | CA1263147A (ja) |
| DE (1) | DE3785906T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH084257B2 (ja) * | 1987-10-02 | 1996-01-17 | 日本電気株式会社 | （１＋ｎ）ヒットレス回線切替装置 |
| JPH01198834A (ja) * | 1988-02-03 | 1989-08-10 | Fujitsu Ltd | 回線切替装置 |
| JPH0227819A (ja) * | 1988-07-18 | 1990-01-30 | Fujitsu Ltd | 回線切替装置における切替トリガ検出回路 |
| JPH0286348A (ja) * | 1988-09-22 | 1990-03-27 | Nippon Telegr & Teleph Corp <Ntt> | 回線切換方式 |
| FR2661578A1 (fr) * | 1990-04-27 | 1991-10-31 | Trt Telecom Radio Electr | Dispositif de commutation dynamique pour le masquage d'erreurs dans un systeme a doublement du conduit numerique. |
| US5051979A (en) * | 1990-06-28 | 1991-09-24 | At&T Bell Laboratories | Method and apparatus for errorless switching |
| JPH0498917A (ja) * | 1990-08-17 | 1992-03-31 | Hitachi Ltd | Ａｔｍ伝送路の無瞬断切替方法及び回路 |
| EP0761049B1 (en) * | 1994-05-27 | 2000-08-30 | BRITISH TELECOMMUNICATIONS public limited company | Data communication system having channel switching means |
| FR2721463A1 (fr) * | 1994-06-17 | 1995-12-22 | Trt Telecom Radio Electr | Système de transmission comportant au moins deux liaisons pour relier un émetteur et un récepteur et récepteur convenant à un tel système. |
| US5699356A (en) * | 1995-07-17 | 1997-12-16 | Mci Communication | System and method for personal communication system dynamic channel allocation |
| CN100428732C (zh) * | 2003-12-24 | 2008-10-22 | 华为技术有限公司 | 集成交叉交换单元及其业务调度方法 |
| CN101938660B (zh) * | 2009-06-30 | 2014-06-18 | 中兴通讯股份有限公司南京分公司 | 一种基于业务质量检测的复用热备份方法及系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60125031A (ja) * | 1983-12-12 | 1985-07-04 | Fujitsu Ltd | 回線切替回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234956A (en) * | 1978-10-11 | 1980-11-18 | The General Electric Company Limited | Digital relay systems |
| JPS5654141A (en) * | 1979-10-09 | 1981-05-14 | Nec Corp | Band switching circuit without momentary interruption |
| US4477895A (en) * | 1980-05-02 | 1984-10-16 | Harris Corporation | Synchronized protection switching arrangement |
| FR2553244B1 (fr) * | 1983-10-07 | 1988-12-30 | Trt Telecom Radio Electr | Dispositif de commutation avec remise en phase automatique des donnees sur 3,5 bits |
| JPS61111037A (ja) * | 1984-11-05 | 1986-05-29 | Nec Corp | 回線切替方式 |
-
1986
- 1986-09-20 JP JP61220902A patent/JPS6377235A/ja active Granted
-
1987
- 1987-09-16 CA CA000547064A patent/CA1263147A/en not_active Expired
- 1987-09-18 EP EP87113682A patent/EP0261601B1/en not_active Expired - Lifetime
- 1987-09-18 US US07/098,239 patent/US4799237A/en not_active Expired - Lifetime
- 1987-09-18 DE DE87113682T patent/DE3785906T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60125031A (ja) * | 1983-12-12 | 1985-07-04 | Fujitsu Ltd | 回線切替回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0261601A3 (en) | 1989-07-05 |
| EP0261601A2 (en) | 1988-03-30 |
| JPS6377235A (ja) | 1988-04-07 |
| CA1263147C (en) | 1989-11-21 |
| CA1263147A (en) | 1989-11-21 |
| DE3785906D1 (de) | 1993-06-24 |
| US4799237A (en) | 1989-01-17 |
| DE3785906T2 (de) | 1993-10-28 |
| EP0261601B1 (en) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH047865B2 (ja) | ||
| US7948948B2 (en) | Base band processing module N+M backup method based on switching and device thereof | |
| US4797903A (en) | Channel switching system without instantaneous signal loss | |
| JP4345280B2 (ja) | 無線通信装置及びそれを用いた無線通信システム | |
| US20030017811A1 (en) | Composite radio apparatus and diversity switching method | |
| JP2536401B2 (ja) | 無瞬断切替方法 | |
| CA2104070C (en) | Synchronous communication system having multiplexed information transferand transition phases | |
| JPH0410263B2 (ja) | ||
| JPS6379434A (ja) | 受信デ−タ切替装置 | |
| JPH04243335A (ja) | 無瞬断回線切替回路 | |
| JP2674569B2 (ja) | スペースダイバーシチ受信回路 | |
| JPH0315864B2 (ja) | ||
| KR20020078165A (ko) | 통신시스템의 최적화 정보 전송장치 | |
| JP2637166B2 (ja) | チャネル変更制御方式 | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| JP2564926B2 (ja) | クロックとデータ信号の位相同期回路 | |
| KR19990060525A (ko) | 무선데이터 서비스 시스템의 망동기 클럭 추출 장치 | |
| JPS611123A (ja) | 送信切替回路 | |
| JPH01195736A (ja) | 通信システム | |
| KR0130334Y1 (ko) | 전전자 교환기의 이중화 데이타 선택 수신장치 | |
| SU1411997A2 (ru) | Устройство дл когерентного приема фазоманипулированных сигналов | |
| JPH02202137A (ja) | ディジタル伝送路の切替システム | |
| JPS61230442A (ja) | セツト予備デイジタル伝送方式 | |
| GB2250894A (en) | Providing redundancy in digital transmission equipment | |
| JPH0465937A (ja) | 回線切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |