SU489238A1 - Устройство фазировани регенераторов цифрового сигнала дл радиоканалов - Google Patents

Устройство фазировани регенераторов цифрового сигнала дл радиоканалов

Info

Publication number
SU489238A1
SU489238A1 SU1987565A SU1987565A SU489238A1 SU 489238 A1 SU489238 A1 SU 489238A1 SU 1987565 A SU1987565 A SU 1987565A SU 1987565 A SU1987565 A SU 1987565A SU 489238 A1 SU489238 A1 SU 489238A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
phasing
digital signal
signal
Prior art date
Application number
SU1987565A
Other languages
English (en)
Inventor
Александр Дмитриевич Тараненко
Александр Константинович Пономарев
Глеб Александрович Полиевский
Original Assignee
Предприятие П/Я Г-4492
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4492 filed Critical Предприятие П/Я Г-4492
Priority to SU1987565A priority Critical patent/SU489238A1/ru
Application granted granted Critical
Publication of SU489238A1 publication Critical patent/SU489238A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

(54) УСТРОЙСТВО ФАЗИРОВАНИЯ РЕГЕНЕРАТОРОВ ЦИФРОВОГО СИГНАЛА ДЛЯ РАДИОКАНАЛОВ
искажений - к входу формировани  окна временного селектора 10, при этом выходы фазового дискриминатора 2 через делители 8 и 9 подключены к входам исключени -добавлени  управл емого делител  4.
Устройство работает следующим образом Искаженный цифровой сигнал со входа устройства поступает во входной узел 1, где выдел ютс  фронты цифрового сигнала, которые с выхода этого узла поступают на вход фазового дискриминатора 2, в котором сравниваютс  с фазой опорного напр жени . С выходов опережени -отставани  фазы фазового дискриминатора 2 импульсы поступают через делитель 8 и 9 на входы добавлени -исключени  управл емого делител  4, включенного между выходом опорного генератора 3 и выходом всего устройства в целом.
Коэффициент делени  дешителей 8 и 9 измен етс  в зависимости от кодового сигнала, поступающего на их управл ющие входы с выхода схемы ИЛИ 7. При отсутствии сигнала с выхода схемы ИЛИ 7 (при вхождении в синхронизм) коэффициент делени  делителей 8 и 9 устанавливаетс  минимальным, облегча  процесс вхождени  в синхронизм. Если входной сигнал имеет высокую плотность манипул ции или дроблени  цифрового сигнала, то на выходе входного узла 1 имеетс  больщое количество фронтов сигнала, которые интегрируютс  интегратором 5, причем Щ5и увеличении количества фронтов напр жени  на выходе интеграТйра 5 увеличиваетс . Это напр жение с выхода интегратора 5 поступает на вход преобразовател  аналог-код 6, где преобразуетс  в кодовый сигнал, воздействующий через схему ИЛИ 7 на управл ющие входы делителей 8 и 9 так, что при увеличении напр жени  увеличиваетс  и коэффициент делени  делителей 8 и 9 и следовательно увеличиваетс  инерционность устройства фазировани .
Кроме того, фронты входного сигнала непрерывно поступают на один вход реверсивного счетчика 11 непосредственно, а на другой - через временной селектор Ю.
Зона временной селекции (окно селектора ) формируетс  из опорного (выходного ) сигнала, поступающего на тактовый вход с выхода управл емого делител  4, причем величина этой зоны устанавливаеть. с  автпмщ 1,чески зависимой от величины качап времени распространени  сигнала в канале, оцениваемых анализатором 12 среднего значени  коэ4)фициента автокоррел ции временных искажений. При больших качани х времени распространени  анализатор 12 вырабатывает напр жени пропорциональное коэффициенту автокоррел ции временных искажений входного сигнала, которое, воздейству  через вход формировани  окна временного селектора 10, увеличивает зону селекции. При некоррелированных временных искажени х напр жение на выходе анализатора 12 близко к нулю и окно временного селектора 10 минимально.
При достижении синфазности часть фронтов входного сигнала, поступающа  через селектор 10 на один вход реверсивного счетчика 11, приблизительно равна количеству фронтов, поступающих на другой вход счетчика, в результате чего на выходе счетчика 11 образуетс  код, который через схему ИЛИ 7 воздействует на управл ющие входы делителей 8 и 9, увеличива  коэффициент делени  этих делителей и инерционность фазирующего устройства. Если количество фронтов сигнала, поступающих через селектор 10, значительно меньше количества фронтов, поступающих на другой вход счетчика 11 (несинфазное состо ние), то на выходе счетчика 11 по вл етс  другой код, который, воздейству  через схему ИЛИ 7 на управл ющие входы делителей 8 и 9, уменьшает их коэффициент делени , ускор   процесс вхождени  в синхронизм.
Таким образом, в предлагаемом устройстве фазировани  непрерывно работают независимые цепи слежени  за плотностью манипул ции входного сигнала и за синфазностью входного и опорного сигналов, причем как увеличение плотности манипул ции, так и достижение синфазности увеличивают инерционность устройства фазировани , чем достигаетс  повышение цикловой устойчивости в услови х интенсивных качаний времени распространени  сигнала в радиоканале и св занных с ними смешени ми групп кодовых импульсов.
Предмет изобретени  I
Устройство фазировани  регенераторов цифрового сигнала дл  радиоканалов, содержащее последовательно соединенные . входной узел и фазовый дискриминатор, к тактовому входу которого через управл е- мый делитель подключен опорный генератор отличающеес  тем, что, с целью повышени  цикловой устойчивости при мультипликативных качани х времени распространени  сигнала в радиоканале, выход входного узла через последовательно соединенные интегратор, преобразователь аналог-код и схему ИЛИ подключен
к управл ющим входам делителей, через - последовательно соединенные временной селектсф, подключенный к выходу управл емого делител , н реверсивный счетчнк, i второй вход которого непосредс гаенно сое- дннен с выходом входного узла, подключен ко второму входу схемы ИЛИ и через
анализатор среднего значени  коэффициента автркоррел цин временных искажений ко входу форм1фовани  окна временного селектора, при этом выходы фазового дискриминатора через делители подключены ,ко входам исключени -добавлени  управл емого делител .
Вмд Вшод
SU1987565A 1974-01-08 1974-01-08 Устройство фазировани регенераторов цифрового сигнала дл радиоканалов SU489238A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1987565A SU489238A1 (ru) 1974-01-08 1974-01-08 Устройство фазировани регенераторов цифрового сигнала дл радиоканалов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1987565A SU489238A1 (ru) 1974-01-08 1974-01-08 Устройство фазировани регенераторов цифрового сигнала дл радиоканалов

Publications (1)

Publication Number Publication Date
SU489238A1 true SU489238A1 (ru) 1975-10-25

Family

ID=20573097

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1987565A SU489238A1 (ru) 1974-01-08 1974-01-08 Устройство фазировани регенераторов цифрового сигнала дл радиоканалов

Country Status (1)

Country Link
SU (1) SU489238A1 (ru)

Similar Documents

Publication Publication Date Title
US4242639A (en) Digital phase lock circuit
US3543295A (en) Circuits for changing pulse train repetition rates
SU489238A1 (ru) Устройство фазировани регенераторов цифрового сигнала дл радиоканалов
SU873434A2 (ru) Устройство фазировани регенераторов цифрового сигнала дл радиоканалов
US4001726A (en) High accuracy sweep oscillator system
RU1807578C (ru) Устройство тактовой синхронизации
SU1506504A2 (ru) Умножитель частоты
SU777882A1 (ru) Устройство коррекции фазы
SU1363427A2 (ru) Устройство формировани двух последовательностей радиоимпульсов с заданным фазовым сдвигом между заполнени ми радиоимпульсов
SU580647A1 (ru) Делитель частоты с дробным коэффициентом делени
SU681574A2 (ru) Цифровой частотно-фазовый детектор
SU660290A1 (ru) Устройство дл синхронихации импульсных последовательснотей
SU582576A1 (ru) Устройство фазовой автоматической подстройки частоты дл коротковолнового канала св зи
SU773943A1 (ru) Устройство дл синхронизации последовательностей д-кода
SU720826A1 (ru) Устройство дл приема адресной комбинации
SU661813A1 (ru) Перестраивающий делитель частоты
SU647876A1 (ru) Устройство синхронизации
SU463978A1 (ru) Многоканальный дискретный коррел тор
SU633152A1 (ru) Синхронизирующее устройство
SU586400A1 (ru) Устройство дискретного управлени фазой генератора
SU542957A1 (ru) Индикатор синхронизма по фазе радиоимпульсов
SU482908A1 (ru) Дельта-демодул тор синхронных сигналов
SU554625A1 (ru) Устройство дл контрол состо ни радиолиний
SU771861A1 (ru) Устройство дл задержки импульсов
SU1691937A1 (ru) Устройство корректировки фазы дл схем синхронизации