SU554625A1

SU554625A1 - Устройство дл контрол состо ни радиолиний

Info

Publication number: SU554625A1
Application number: SU2135502A
Authority: SU
Inventors: Борис Сергеевич Егоров; Лев Владимирович Лосихин; Анатолий Андреевич Малючков; Петр Тихонович Толмачев
Original assignee: Предприятие П/Я Г-4554
Priority date: 1975-05-19
Filing date: 1975-05-19
Publication date: 1977-04-15

Description

1

Изобретение относитс к радиосв зи.

Известно устройство дл контрол состо ни радиолиний, содержащее синхронный распределитель, выходом подключенный к входу блока обнаружени ошибок, и делитель частоты с переменным коэффициентом делени , выход которого подключен к первому входу реверсивного счетчика 1.

Однако известное устройство не обеспечивает высокую точность контрол .

Цель изобретени - повышение точности контрол .

Дл этого в устройство дл контрол состо ни радиолиний введены дополнительный делитель частоты и интегратор ошибок, при этом выход блока обнаружени ошибок подключен к второму входу реверсивного счетчика через интегратор ошибок, к другому входу последнего нодключен другой выход синхронного распределител через дополнительный делитель частоты, другой выход которого соединен с входом делител частоты с переменным коэффициентом делени .

На чертеже приведена структурна схема устройства.

Устройство дл контрол состо ни радиолиний содержит синхронный распределитель 1, выход которого подключен к входу блока обнаружени ошибок 2, делитель частоты 3 с

переменным коэффициентом делени , выход которого подключен к первому входу реверсивного счетчика 4, дополнительный делитель частоты 5 и интегратор ошибок 6, при этом

выход блока обнаружени ошибок 2 подключен к второму входу реверсивного счетчика 4 через интегратор ошибок 6, к другому входу последнего подключен другой выход синхронного распределител 1 через дополнительный

делитель частоты 5, другой выход которого соединен с входом делител частоты 3 с переменным коэффициентом делени . Устройство работает следующим образом. Блок обнаружени ошибок 2 анализирует

поступающую на его вход информацию и в каждый такт синхронного распределител 1 выдает результат анализа информации в виде сигналов «Ошибка или «Нет ошибки. Сигнал «Ошибка с выхода блока обнаружени

ошибок 2 поступает на интегратор ошибок 6, к другому входу которого подключен выход дополнительного делител частоты 5, формирующего интервалы усреднени с периодом, соответствующим времени интегрировани

ошибок, путем делени поступающей на его вход последовательности импульсов синхронного распределител 1. Интегратор ошибок 6 усредн ет поступающие в интервале усреднени ошибки, а по окончании интервала импульсов с выхода дополнительного делител частоты 5 сбрасываетс в «нулевое состо ние , при этом в случае переполнени сигнал «Ошибка с его выхода поступает на второй вход реверсивного счетчика 4. На первый вход реверсивного счетчика 4 через делитель частоты 3 с переменным коэффициентом делени подаютс импульсы с другого выхода дополнительного делител частоты 5. Последовательности импульсов на обоих выходах дополнительного делител частоты 5 имеют одинаковый период, но сдвинуты во времени одна относительно другой.

Коэффициент делени делител частоты 3 определ ет частоту сигнала эталонного состо ни канала и, соответственно, допустимую норму искажений в канале св зи по знакам.

Если частота ошибок, поступаюш,их с выхода интегратора ошибок 6, превышает частоту эталонного состо ни канала, то реверсивный счетчик 4 заполн етс и через некоторое врем выдает сигнал о том, что качество канала хуже нормы. В противном случае выдаетс сигнал «Канал в норме.

Claims

1. Авторское свидетельство СССР N° 290462, М. Кл. Н 04В 5/00, 1968 (прототип).