SU1529459A1 - Устройство дл передачи и приема дискретной информации - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - повышение пропускной способности. Устройство содержит на передающей стороне эл-ты И 1, 10, 11, 14 и 15, суммирующий счетчик 2, вычитающий счетчик 3, эл-ты ИЛИ 4 и 16, формирователь 5 импульсов, счетчик 6 импульсов, блоки задержки 7, 8 и 9, г-р 12 псевдослучайной последовательности (ПСП) и сумматор 13 по модулю два, а на приемной стороне выделитель 17 ПСП, блоки сравнени  18, 31 и 32, г-р 19 ПСП, RS-триггер 20, счетчик 21 импульсов, эл-т И 22, суммирующий счетчик 23, накопитель 24, регистры 25, 26, 27 и 28 сдвига, сумматоры 29 и 30 и кодопреобразователь 33, а также канал 34 св зи. Передаваемый дискретный сигнал поступает на передающую сторону, где формируетс  кодова  последовательность, котора  через канал 34 поступает на приемную сторону. Кроме того, на передающей стороне формируетс  маркерный импульс, сигнализирующий на приемную сторону о начале поступлени  очередной, следующей за ним, кодовой группы. Сигнал, преобразованный на приемной стороне, поступает на информационный выход устройства. 2 ил.

Description

i (Л

I

ел

со ел

со

ки 7,8 и 9 задержки, г-р 12 псевдослучайной последовательности (ПСП) и сумматор 13 по модулю два, а на приемной стороне - выделитель 17 ПСП, блоки 18,31 и 32 сравнени , г-р 19 ПСП, RS-триггер 20, счетчик 21 импульсов , эл-т И 22, суммирующий счетчик 23, накопитель 24, регистры 25-28 сдвига, сумматоры 29 и ЗО-и кодопре- образователь 33, а также канал 34 св зи. Передавае1-ый дискретный сигИзобретение относитс  к электросв зи и может быть использовано в системах передачи дискретной информации .

Целью изобретени   вл етс  повышение пропускной способности.

На фиг.1 представлена структурна  электрическа  схема устройства дл  передачи и приема дискретной информа- ции; на фиг.2 - временные диаграммы сигналов, по сн ющие работу устройства дл  передачи и приема дискретной информации.

Устройство дл  передачи и прие1 а дискретной информации содержит на передающей стороне первый элемент И 1, суммирующий счетчик 2, вычитающий счетчик 3, первый элемент ИЛИ 4, фор- мирователь 5 импульсов, счетчик 6 импульсов, первый, второй и третий блоки 7-9 задержки, второй 10 и 4 третий 11 элементы К, генератор 12 псевдослучайной последовательности (ПСП), сумматор 13 по модулю два,четвертый 14 и п тый 15 элементы И,второй элемент Или 16, на приемной стороне - выделитель 17 псевдослучайной последовательности (ПСП), первый блок 18 сравнени , генератор 19 псевдослучайной последовательности (ПСП), RS-триггер 20, счетчик 21 импульсов, элемент И 22, суммирующий счетчик 23 накопитель 2А, перВЕз1й регистр 25 сдвига, третий регистр 26 сдвига, дополнительный регистр 27 сдвига, второй регистр 28 сдвига, первый 29 и второй 30 сумматоры, дополнительный блок 31 сравнени , второй блок 32 сравнени , кодопреобразователь 33. На фиг.1 представлен также канал 34 св зи.

нал поступает на передающую сторону, где формируетс  кодова  последователь- ность, котора  через канал 34 поступает на приемную сторону. Кроме того, на передающей стороне формируетс  маркерный импульс, сигнализирующий на приемную сторону о начале поступлени  очередной, следующей за ним, кодовой группы. Сигнал, преобразованный на приемной стороне, поступает на информационный выход устр-ва.2 ил.

Устройство дл  передачи и приема дискретной информации работает следующим образом.

Передаваемый дискретный сигнал (фиг.2а) поступает на информационный вход устройства дл  передачи и приема дискретной информации, т.е. на первый вход первого элемента И 1 (фиг.1). На второй вход последнего со считывающего входа устройства дл  передачи и приема дискретной информации поступает последовательность счетных импульсов (период следовани  которых равен С), показанна  на фиг.2в. В произвольные относительно передаваемого дискретного сигнала моменты времени на опорный вход устройства дл  передачи и приема дискретной информации поступают импульсы опорной последовательности (фиг.2б), период следовани  которых Т должен быть меньще, чем минимальна  длительность элемента передаваемого дискретного сигнала Т , т.е. . Причем период следовани  опорных импульсов Т, период следовани  счетных импульсов С и длительность Т св заны соотнощени ми: Т (2 -1) t , Тд Т - 0,5 f , где m - число разр дов двоичного числа, определ ющего количество стробирующих счетных импульсов периода О, формируемых за врем  Т, При этом в интервале времени между двум  опорными импульсами не может быть более одного фронта передаваемого дискретного сигнала, При поступлении опорного импульса на суммирующий счетчик 2 последний выдает информацию, котора  была в нем записана , в вычитающий счетчик 3, а сам устанавливаетс  в исходное состо ние . При этом счетные импульсы

через первый элемент И I поступают на счетный вход суммирующего счетчика 2, если первый элемент И 1 открыт единичным потенциалом передаваемого дискретного сигнала.

При по влении комбинации, отличной от нулевой, в разр дах вычитающего счетчика 3 на выходе первого элемента ИЛИ 4 формируетс - единичный сигнал, посредством которого на выходе формировател  5 во врем  переднего фронта действи  этого потенциала формируетс  короткий импульс,который переводит счетчик 6 в его предельное состо ние. Состо ни  счетчика 6 уменьшаютс  при поступлении импульсов на его счетный вход. Счетчик 6 - двухразр дный, его выходы - это пр мой и инверсный выходы его старшего разр да. Единичным потенциалом с пр мого выхода c ieтчикa 6 открываетс  п тый элемент И 15. По тактовому входу устройства дл  передачи и приема дискретной информации поступают высокочастотные тактовые импульсы (ВТИ), длительность которых равна половине их периода следовани  t, который в 2 раз меньше длительности Т следовани 

10

опорных импульсов .

Первый импульс из последовательности ВТИ после перехода счетчика 6 в предельное состо ние через п тый элемент И

мент ИЛИ 16 и первый блок 7 задержки выдаетс  в канал 34 св .зи. Этот импульс  вл етс  маркером, сигнализирующим на приемную сторону о начале поступлени  очередной, следующей за ним, кодовой группы. Этот же импульс через четвертый элемент И 14 поступает на счетный вход счетчика 6 и переводит его в предельное состо ние. Следующий за этим импульс переводит счетчик 6 в состо ние, при котором на его пр мом и инверсном выходах формируютс  нулевой и единичный соответственно потенциалы. Нулевой потенциал с пр мого выхода счетчика 6 закрывает п тый элемент И 15 и через второй блок 8 задержки с временем задержки, равным времени срабатывани  счетчика 6, также закрывает четвертый элемент И 14.

Врем  задержки третьего блока 9 задержки выбираетс  больше времени задержки второго блока 8 задержки и меньше половины периода t. Единичными

потенциалами с выхода первого элемента ИЛИ 4 и инверсного выхода счетчика 6 открываетс  второй элемент И 10, через который на тактовый вход генератора ПСИ 12 и счетный вход вычитающего счетчика 3 начинают поступать ВТИ до тех пор, пока вычитаюпшй счетчик 3 не установитс  в нулевое состо ние, В этом случае подача ВТИ прекращаетс . Под действием этих ВТИ за врем , не превышаю щее периода Т следовани  опорных импульсов , производитс  сдвиг фазы ПСП, J5 формируемой в генераторе ПСП 12, на число шагов, соответствующее числу счетных импульсов, поступающих на суммирующий счетчик 2. В сумматоре 13 и третьем элементе И 11 формируетс  кодова  группа биимпульсного кода, соответствующего коду, сформированному в генераторе ПСП 12, котора  через второй элемент ИЛИ 16 и первый блок 7 задержки выдаетс  в канале 34 св зи сразу за маркерным импульсом.

Принима  с выхода канала 34 св зи кодовую последовательность, выделитель ПСП I7 при наличии в принимаемой последовательности зачетного участка, не содержащего ошибок, определ ет значение ее фазы, С выхода выделител  ПСП 17 сигнал устанавливает RS- триггер 20 в единичное состо ние, что

20

25

30

40

приводит к открыванию элемента И 22,

15 и далее через второй эле- -, после чего с второго тактового входа устройства дл  передачи и приема

дискретной информации на вход суммирующего счетчика 23 и на вход генератора ПСП 19 начинают поступать ВТИ и производ т сдвиг фазы прин той (предыдущей ) ПСП относительно принимаемой . Сдвиг осуществл етс  до совпадени  фаз указанных последовательностей . При зтом сигналом с выхода перво- дс го блока 18 сравнени  RS-триггер 20 устанавливаетс  в нулевое состо ние. Сигналом с инверсного выхода RS-триг- гера 20 производитс  перезапись содержимого суммирующего счетчика 23 в накопитель 24, при этом сам суммирую- счетчик 23 обнул етс ,

Суммирующий счетчик 23 осуществл ет подсчет количества ВТИ, равного шагов сдвига фазы ПСП прин той последовательности относительно предыдущей . Счетчик 21 устанавливаетс  в исходное состо ние сигналом с фазирующего выхода выделител  ПСП 17, сигнализирующего о начале анализа

50

55

10

294596

потенциалами с выхода первого элемента ИЛИ 4 и инверсного выхода счетчика 6 открываетс  второй элемент И 10, через который на тактовый вход генератора ПСИ 12 и счетный вход вычитающего счетчика 3 начинают поступать ВТИ до тех пор, пока вычитаюпшй счетчик 3 не установитс  в нулевое состо ние, В этом случае подача ВТИ прекращаетс . Под действием этих ВТИ за врем , не превышаю щее периода Т следовани  опорных импульсов , производитс  сдвиг фазы ПСП, J5 формируемой в генераторе ПСП 12, на число шагов, соответствующее числу счетных импульсов, поступающих на суммирующий счетчик 2. В сумматоре 13 и третьем элементе И 11 формируетс  кодова  группа биимпульсного кода, соответствующего коду, сформированному в генераторе ПСП 12, котора  через второй элемент ИЛИ 16 и первый блок 7 задержки выдаетс  в канале 34 св зи сразу за маркерным импульсом.

Принима  с выхода канала 34 св зи кодовую последовательность, выделитель ПСП I7 при наличии в принимаемой последовательности зачетного участка, не содержащего ошибок, определ ет значение ее фазы, С выхода выделител  ПСП 17 сигнал устанавливает RS- триггер 20 в единичное состо ние, что

20

25

30

40

дс

дс

50

55

поступающей кодовой комбинации. После подсчета 2 на счетчика 21 формируетс  сигна ;, поступающий на дополнительный вход выделите- л  ПСП 17 и подгогавливагощий ei o к анализу очередной кодовой комбинации Врем  задержки в первом блоке 7 ta- держки выбираетс  таким,чтобы на при- емной стороне не было сбоев при ана- лизе очередной фазы ПСП из-за совпадени  тактовых моментов определени  фазы ПСП в выделителе ПСП 17 с поступлением ВТИ с второго тактового входа устройства дл  передачи и при- нма дискретной информации,

С второго опорного входа устройства дл  передачи и приема дискретной информации на его приемной стороне в произвольные моменты времени относительно времени действи  опор)1ых импульсов на передающей стороне поступают импульсы опорной последовательности периода Т. По (1-1)-му опорно- му импульсу информаци  перезаписываетс  из накопител  24 в первый регистр 25, Следующа  кодова  группа аналогично по i-му опорному импульсу запи-сываетс  из накопител  24 в пер- вый регистр 25, а предыдуща  кодова  комбинаци  из первого регистра 25 перезаписываетс  в третий регистр 26 Очередна  кодова  группа по (1+1)-му опорному импульсу заг1исываетс  i3

накопител  24 в ггервый регистр 25 сдвига, а двв-IIpeд, кодовые комбинации ан;1логично перезаписываютс  , в третий и дополнительный регистры 26 и 27, Тактовые входы первого и тре- тьего регистров 25 и 26 выполнены задержанными, причем задержка у первого регистра 25 больше, чем у третьего регистра 26,, Это позвол ет без сбоев перезаписывать информацию,

хран щуютс  в предыдущем регистре, в Последующие регистры. Таким образом , в первом, третьем и дополнительном регистрах 25-27 хран тс  соответственно соседние тройки чисел Sj,, S - и S ;+,, равные числу щагов сдвига фаз ПСП по (i-1), i и (i+l) опорным интервалам соответственно. Первый и второй сумматоры 29, 30 осуществл ют сложение чисел, хран щихс  в первом и третьем регистрах 25, 26 и третье - и дополнительном регистрах 26, 27 соответственно, т.е, (Sj,+ S ) и

(S , + S :,,).,

/v/MijjiM i -льиый 31 сравнени  осущеспш рт -равнение первой суммы

( Sj-l- Sj,,) с контрольным П

1 . lic::H указанна  сумма превы- чает Т1. то ла выходе дополни- r -Tijtioro блока 31 сравнени  г;10рмиру- етсм единичный сигнал, если ж. указанна  сумма не превышает или равна числу п, то на выходе дополнительно- I o 6jioKa 31 сравнени  формируетс  нулевой сигнал. Аналогично функционирует второй блок 32 сравнени . Если вып(1лн етс  условие (S-, + Sj)7(Si + - S,), то на выходе второго блока 32 сравнени  формируетс  единичный сиг- нап, в противном случае на его выходе присутствует нулевой сигнал. Сигналы с вь. ходов дополнительного и второго блоков 31, 32 сравнени  подаютс  соотиетственно на кодопреобразователь 33, где на основании этих сигналов в соответс ; ВИИ с алгоритмом прин ти  решени  о пол рности и длитальности восстанавливаемых посылок передаваемог о сигнала произво- дит;  преобразование числа S ;., в позиционный код, у которого число единичных потенциалов на соседних выхэда кодопреобразовател  33 равно чис лу S . Если сумма чисел i и (i l-l) кодовых групп превышает число п, то это означает, что ра пере- да ощей cTopoTie во врем  (i+l)-roi, опорного цикла кодировани  была закодирована единична  посылка длительностью Т |с , . причем (S it,- - 0,5) -г . Т „,,,; (S ,,+ 0,5) , а на приемной стороне восстлнавливает-  посылка длительностью Т

пос. 1

:- S ,-j., и располагаетс  в начале (i+l)-ro опорного цикла кодировани , Ксли же указанна  сумма не превышает числа п, то провер етс  выполнение услэви  (S., + S.) 7 (S. -I- S i,), вслс дствие чего в случае выполнени  этого услови  делаетс  вывод, что на передающей стороне во врем  (i+l)-го опорного цикла кодировани  передавалась нулева  посылка длительностью Тпвс.о причем (n-S 1, -0,5) 1} Я noc,o(ri-S j, +0,5) t , а на приемной стороне восстанавливаетс  эта посыпка длительностью . о (п- -S 14.,) и распопагаетс  в начале (i+l)-го опорного цикла кодировани 

Комбинации, нолучаемые в кодопреобразователе 33, перезаписываютс  во вт орой регистр 28 по опорному им-

пульсу, посту  юш.сму на чадержльнь Й тактовый вход второго регистра 28. Разр дность второго регистра 28 рчв- на 2 . Информаци ; из кодопреобрачо- вател  33 йо второй регистр 28 запн- сь/хзаетсл ц парйллельном коде в пер

т 1

вые i - . его разр дов, а считываетс  эта инф(-и-м,1гти  с последнего

разр да второго регистра. 28 в последовательно : коде посредством считывающих импульсов периода С , поступающих на считывающий вход второго регистра 28 с второго считывающего входа устройства дл  .передачи и прие ма дискретной информации.

В качестве примера рассмотрим случай передачи исходного дискретного сигнала, изображенного на фиг.2а. Дл  m 2 временные диаграммы следовани  опорных и счетных импульсов представлены на фиг.2б и 2в соответственно . На фиг.2г изображены пачки счетных импульсов, поступающих на счетный вход суммирующего счетчика 2 после первого элемента И 1, и соответствующие этим пачкам импульсов кодовые 1 руппы, считываемые из суммирующего счетчика 2 и вычитающий счетчик 3 за соответствующие интервалы кодировани  длительностью Т. Далее допустим, что на приемной стороне при раскодировании указанного дискретного сигнала анализ начат в момент времени t (фиг,2д). При этом в мо- мент времени t , в первый регистр 25 будет считана комбинаци  117, соответствующа  интервалу (to,t,), из накопител  24. В момент времени t в третьем регистре 26 будет записана комбинаци  1П, а в первый регистр 25 запишетс  следующа  комбинаци  01 , При этом дополнительный блок 31 сравнени  выработает ро врем  интервала (t,t) сигнал 1 (фиг.2д), так как сумма числа 5, U, соответствующего комбинации ч117, и S 2 1 соответствующего комбинации 017, превышает число п 3. В следующий момент времени t в дополнительном регистре 27 будет перезаписан., комбинаци  11, в третьем регистре 26 - комбинаци  01, в первом, регистра 25 будет присутствовать комбинаци  «С 01, соответствующа  интервалу (t .,t j). При этом апалогичнь;м 1)бразом дополнительный блок 31 срл г1нени  выработает во врем  интерна.г1а сигнал 0 (фиг .2д) , так как сумма чисел S , 5 1 +

0

5

не превышает п 3. Второй блок 32 сравнени  выработает во врем  интервала (t2,tj) сигнал О (фиг.2е), так как сумма чисел 5., 3 и J превьпиает сумму чисел S 1 и Sj 1. Вследствие этого кодопреобразователь 33 согласно описанному выпю его алгоритму вырчботает комбинацию (фиг.2ж), котора  перезапишетс  в момент времени t, во второй регистр 28, откуда -считаетс  через интервал времени С (так как второй регистр 28 при m 2 - четырехразр дный ) с поспеднего разр да второго регистра 28 на информационньш выход дл  передачи и приема дискретной информации устройства. Кодовые комбинации, записываемые во второй регистр 28 в 0 моменты времени L . и соответствующа  им огибающа  двоичного дискретного сигнала также приведены на фиг,2ж и 2з соответственно.

Claims (1)

1. 25 Формула изобретени 

   0

   0

   5

   0

   5

   Устройство дл  передачи и приема дискретной информации, содержащее на передающей стороне последовательно соеди}1енньге первый элемент И, суммирующий счетчик, вычитающий счетчик, первьм элемент И.ПИ, второй элемент И, генератор ПСП, сумматор по модулю два, третий элемент И, второй элемент ИЛИ и первый блок задержки, последовательно соединенные второй блок задержки, четвертый элемент И, счетчик импульсов TI п тый элемент И, выход которого подсоединен к второму входу второго элемента ИЛИ, а также третий блок задержки и формирователь импульсов, вход и выход которого подключены соответственно к выходу первого элемента ИЛИ и устанавливающему входу счетчика импульсов, инверсный выход которого подсоединен к вторым входам второго и .третьего элементов И, пр мой выход счетчика импульсов подсоединен к входу второго блока задержки, вюрой вход Четвертого элемента И подключен к входу третьего блока задержки, выход которого подсоединен к второму входу п того элемента И и третьему входу второго элемента И, выход которого подсоединен к счетному входу вычитающего счетчика и второму входу сумматора по модулю два, причем первый и второй входы первого элемента И, опорный вход суммирующего счетчика, вход третьего блока задержки и выход первого блока задержки  вл ютс  соответственно информационным входом, пер- вым считывающим входом, первым опорным входом, первым тактовым входом и канальным выходом устройства, на приемной стороне - последовательно соединенные счетчик импульсов, вы- делитель псевдослучайной последовательности , RS-триггер, элемент И, суммиругаций счетчик, накопитель, первый регистр сдвига, кодопреобразователь и второй регистр сдвига, последовательно соединенные генератор псевдослучайной последовательности и первый блок сравнени , вторые входы которого подключены к соответствующим информационным выходам вьщелител  (ПСП), а также третий регистр сдвига и второй блок сравнени , выход которого подсоединен к соответствующему входу кодопреобраэо зовател , считывающий вход суммирующего счетчика подключен к инверсному входу RS-триггера, R-вход которого подключен к выходу первого блока сравнени , вход генератора псевдо . случайной последовательности подключен к выходу элемента И, второй вход которого подзспючен к счетному входу счетчика импульсов, устанавливающий вход которого подключен к фазирующему выходу выделител  псевдослучайной последовательности, а тактовый вход первого регистра сдвига объединен с

   та: тС Е-),1м ( ;чж кодопреобразовател , причем информационный вход выделител  псевдослучайной последовательности , второй Еход элемента И, считывающий вход и выход второго регистра сдвига  вл ютс  соответственно канальным входом, вторым тактовым входом , вторым считывающим входом и информационным выходом устройства, отличающеес  тем, что, с целью повыщени  пропускной способности , на приемной стороне введены последовательно соединенные первый сумматор и дополнительный блок сравнени , выход которого подсоединен к соответ- ствукщему входу кодопреобразовател , последовательно соединенные дополнительный регистр сдвига и второй сумматор , при этом первые входы первого сумматора и информационные входы третьего регистра сдвига подключены к соответствующим выходам первого регистра сдвига, тактовый вход которого объединен с тактовьпчи входами третьего и дополнительного регистров сдвига , выходы третьего регистра сдвига подсоединены к соответствующим информационным входам дополнительного ре- . гистра сдвига и соответствующим вторым входам первого и второго сумматоров , выходы которых подсоединены соответственно к соответствующим первым и вторым входам второго блока сравнени , причем тактовый вход первого регистра сдвига  вл етс  вторым опорным входом устройства.

   И

   I I I .

   ж1

   I I I

   о 7 i; 7 loofliJ 7j 7iJ4 jP7;jj LeiMjliij L

   LLXLf

   0i/e.Z