SU1478344A1 - Устройство адаптивного приема дискретных сигналов - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - повышение точности адаптации за счет обеспечени  возможности перестройки по частотному диапазону. Поставленна  цель достигаетс  введением в устройство двух элементов И 7 и 8, элемента НЕ 9, трех элементов ИЛИ 10-12, одновибратора 13, двух сумматоров 14,15, двух ЦАП 16,18, трех регистров сдвига 17,20,21, реверсивного счетчика 22, двух интеграторов 19,23, компаратора 24, счетчика 25. Выбором необходимой разр дности регистров 20 и 21 сдвига и сумматоров 4 и 14 обеспечиваетс  требуема  инерционность устройства, при которой исключаетс  вли ние случайных помех в линии св зи. Отсутствие в схеме устройства нерегулируемого нерекурсивного фильтра позвол ет в достаточно широких пределах измен ть рабочую частоту без ухудшени  качественных показателей, а использование большого числа цифровых узлов приводит к повышению надежности работы устройства. 1 ил.

Description

Изобретение относится к электросвязи и может использоваться в технике передачи данных.

Цель изобретения - повышение точности адаптации за счет обеспечения возможности перестройки по частотному диапазону.

На чертеже представлена функциональная электрическая схема устройства адаптивного приема дискретных сигналов.

Устройство адаптивного приема дискретных сигналов содержит блок 1 автоматической регулировки уровня 15 сигнала, фильтр. 2, биполярный аналого-цифровой преобразователь 3, первый сумматор 4, первый и второй элементы И 5 и 6, а также содержит третий и четвертый элементы И 7 и 8, 20 элемент НЕ 9, первый, второй и третий элементы ИЛИ 10-12, одновибратор 13, второй сумматор 14, третий сумматор 15, первый цифроаналоговый преобразователь 16, первый регистр 25 17 сдвига, второй цифроаналоговый преобразователь 18, первый интегратор 19, второй и третий регистры 20 и 21 сдвига, реверсивный счетчик 22, второй интегратор 23, компаратор 24 30 и счетчик 25.

Устройство адаптивного приема дискретных сигналов работает следующим образом.

На аналоговый вход устройства 35 поступает последовательность импульсов, не имеющая постоянной составляющей. После прохождения через блок 1 автоматической регулировки уровня сигнала и фильтр 2 нормированный 40 входной сигнал поступает на биполярный' аналого-цифровой преобразова-* тель 3. Одновременно тактовые импульсы с тактового входа устройства поступают через второй интегратор 23 на 45 второй вход компаратора 24. Постоянная времени второго интегратора 23 выбирается такой, чтобы получаемая длительность фронтов тактовых импульсов не превышала половины периода их следования. Опорное напряжение, поступающее с выхода первого цифроаналогового преобразомателя 16 на первый вход компаратора 24, определяет величину задержки тактовой последова— тельности на выходе компаратора 24. Биполярный аналого-цифровой преобразователь 3 работает по передним фронтам выходных импульсов компаратора и на его выходах появляются два вида сигналов - сигнала о знаке и амплитуде преобразуемого сигнала.

Сигналы об амплитуде преобразуемого сигнала поступают на первые входы первого 4 и второго 14 сумматоров и на информационные входы первого регистра 17 сдига,. а сигнал о знаке на вход одновибратора 13 и на второй вход четвертого элемента И 8. В случае, если сигналом о знаке является логическая 1, то тактовые импульсы с выхода компаратора 24 проходят через четвертый элемент И 8 и вызывает запись в первый регистр 17 сдвига сигнала об амплитуде преобразуемо¹го сигнала. Код, записанный в первом регистре 17 сдвига, преобразуется в управляющее напряжение с помощью второго цифроаналогового преобразователя 18. Это напряжение после прохождения через первый интегратор 19 поступает на управляющий вход блока 1 автоматической регулировки уровня сигнала. При этом вид передаточной характеристики второго цифроаналогового преобразователя 18 определяет среднюю амплитуду импульсов на входе фильтра 2, а постоянная времени первого интегратора 19 - инерционность процесса регулировки.

На выходе счетчика 25 вырабатываются импульсы, поступающие через третий сумматор 15 на первый цифроаналоговый преобразователь 16, что приводит к периодическому изменению Топорного напряжения компаратора 24 и, следовательно, к изменению фазы его выходных импульсов.

' С выхода счетчика 25 импульсы поступают также через элемент НЕ 9, первый и второй элементы ИЛИ 10 и 11 на вторые входы первого и второго элементов И 5 и 6, на первые входы которых поступают импульсы с выхода одновибратора 13, вырабатываемые при смене знака преобразуемого сигнала. При этом на выходе одного из.элементов И (5 и 6) появляется импульс, по которому в соответствующий регистр (20 или 21) сдвига заносится результат сложения текущего значения полученной амплитуды с результатом предыдущего сложения, хранящемся в регистрах (20 или 21) сдвига. Суммирование чисел осуществляется соответственно в первом 4 и втором 14 сумматорах. Во втором регистре 20 сдвига

- 14 78344 хранятся результаты сложения, полученные при положительных сдвигах момента срабатывания компаратора 24 (что соответствует наличию логичес- кой 1 на выходе счетчика 25), а в третьем регистре 21 сдвига - результаты сложения при логической О на выходе счетчика 25.

В процессе работы устройства во втором 20 и третьем 21 регистрах сдвига будут накапливаться числа до тех пор, пока не произойдет переполнения одного из сумматоров 4 или 14. В этом случае имульс с выхода перекоса поступает на соответствующий управляющий вход реверсивного счетчика 22 и через третий элемент ИЛИ 12 и далее через первые и вторые элементы ИЛИ' 10 и 11 и элементы И 5 й 6 поступая на оба входа третьего элемента И 7, что вызывает появление импульса на входах установки регистров, 20 и 21 сдвига и изменение на единицу содержимого реверсивного счетчика 22, а следовательно, и изменение постоянной составляющей выходного напряжения первого цифроаналогового преобразователя 16.

В результате значение фазового сдвига между входными тактовыми импульсами и импульсами на выходе компаратора 24 изменится на постоянную величину. Направление этого изменения таково, что при обоих значениях фазового сдвига (задаваемые счетчиком 25) будет регистрироваться одинаковая средняя амплитуда сигнала, [поступающего на аналоговый вход устройства. Выбором необходимой разрядности регистров 20 и 21 сдвига и сумматоров 4 и 14 обеспечивается требуемая инерционность устройства, [при которой исключается влияние случайных помех в линии связи.

I 45

Таким образом, отсутствие в схеме предлагаемого устройства нерегулируемого нерекурсивного фильтра позволяет в достаточно широких пределах изменять рабочую частоту без ухудшения качественных показателей, а использование большого числа цифровых узлов приводит к повышению надежности работы устройства.

Claims (1)

1. Устройство адаптивного приема дискретных сигналов, содержащее последовательно соединенные блок автоматической регулировки уровня сигнала, фильтр и биполярный аналогоцифровой преобразователь, первый 5 сумматор и первый и второй элементы И, причем сигнальный вход блока автоматической регулировки уровня сигнала является аналоговым входом устройства, отличающееся Ю тем, что, с целью повышения точности адаптации за счет обеспечения возможности перестройки по частотному диапазону, введены третий и четвертый элементы И, элемент НЕ, первый, вто15 рой и третий элементы ИЛИ, одновибратор, второй сумматор, последовательно соединенные третий сумматор и первый цифроаналоговый преобразователь, последовательно соединенные первый регистр сдвига, второй цифроаналоговый преобразователь и первый интегратор, второй и третий регистры сдвига, реверсивный счетчик, второй 25 интегратор и последовательно соединенные компаратор и счетчик, выход которого подключен к первому входу первог.о элемента ИЛИ, входу элемента НЕ и первому входу третьего сумматора, вторые входы которого соединены ^υ с выходами реверсивного счетчика, тактовый и первый и второй управляющие входы которого подключены соответственно -к выходу третьего элемента И и первым выходам первого и 35 второго сумматоров, первые входы которых соединены с первыми выходами биполярного, аналого-цифрового преобразователя, тактовый вход и второй выход которого подключены соответственно к выходу компаратора й входу одновибратора, выход которого соединен с первыми входами первого и второго элементов И, выходы'которых подключены к входам третьего элемента И и тактовым входам соответственно второго и третьего регистров сдвига, входы установки которых соединены с выходом третьего элемента И, при этом информационные входы второго и третьего регистров сдвига соединены с вторыми выходами соответственно первого и второго сумматоров, выход первого цифроаналогового преобразователя подключен к первому входу компаратора, выходы первого и второго элементов ИЛИ соединены с вторыми входами соответственно первого и второго элементов И, выход элемента НЕ подключен к первому входу второго элемента ИЛИ, вторые входы первого и второго сумматоров соединены с выходами соответственно второго и третьего регистров сдвига, первые выходы биполярного аналого-цифрового преобразователя подключены к информационным входам первого регистра сдвига и являются первыми выходами устройства, тактовым входом и вторым выходом которого являются соответственно вход второго интегратора и второй выход биполярного аналого-цифрового, преобразователя, причем выход первого интегратора подключен к управляющему входу блока автоматической регулировки уровня сигнала, выход второго интегратора соединен с вторым входом компаратора, первый и второй входы и выход четвертого элемента И соединены соответственно с выходом компаратора, вторым выходом биполярного аналогоцифрового преобразователя и тактовым входом первого регистра сдвига, а вторые входы первого и второго элементов ИЛИ подключены к выходу третьего элемента ИЛИ, входы которого соединены с первыми выходами первого и второго сумматоров.