SU1548864A1 - Логический фазоразностный демодул тор - Google Patents

Логический фазоразностный демодул тор Download PDF

Info

Publication number
SU1548864A1
SU1548864A1 SU884416121A SU4416121A SU1548864A1 SU 1548864 A1 SU1548864 A1 SU 1548864A1 SU 884416121 A SU884416121 A SU 884416121A SU 4416121 A SU4416121 A SU 4416121A SU 1548864 A1 SU1548864 A1 SU 1548864A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
demodulator
inputs
Prior art date
Application number
SU884416121A
Other languages
English (en)
Inventor
Валерий Аркадьевич Китаев
Original Assignee
Предприятие П/Я В-8150
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8150 filed Critical Предприятие П/Я В-8150
Priority to SU884416121A priority Critical patent/SU1548864A1/ru
Application granted granted Critical
Publication of SU1548864A1 publication Critical patent/SU1548864A1/ru

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение скорости демодул ции. Демодул тор содержит формирователь (Ф) 1 короткого импульса, триггеры 2 - 5, эл-т 2 И-НЕ 6, блоки 7 и 8 задержки, эл-т 2 - 2 И-ИЛИ 9, блок начальной установки (БНУ) 10 и Ф 11 входного сигнала, состо щий из полосового фильтра 12, усилител  13, триггера 14 Шмидта, преобразовател  15 уровней и эл-тов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и 17. Из входного ФМН сигнала Ф 1 формирует два импульсных сигнала: пр мой и инверсный, которые тактируют триггеры 4 и 5. Их сигналы поступают на эл-т 2И-НЕ 6, на выходе которого в каждом периоде частоты манипул ции формируетс  положительный перепад, который задерживаетс  блоками 7 и 8 задержки. Они формируют две отдельные серии положительных перепадов, которые приход тс  на середины каждых полупериодов тактовой частоты манипул ции на прот жении каждого бита входной информации. Они затем используютс  в качестве моментов отсчета при анализе входной информации в Ф 1 и триггере 3. Демодул тор по п.2 ф-лы отличаетс  выполнением Ф 11. 1 з.п. ф-лы, 2 ил.

Description

Вход
сл
00 00
Изобретение относитс  к радиотехнике и может использоватьс  в системах передачи информации и аппаратуре магнитной записио
Цель изобретени  - повышение скорости демодул ции.
На фиг.1 представлена структурна  электрическа  схема предлагаемого логического фазоразностного демодул тора; на фиг02 - эпюры напр жени , по сн ющие его работу0
Логический фаэоразностный демодул тор содержит формирователь 1 короткого импульса, первый 2, второй 3, третий 4 и четвертый 5 триггеры, элемент 2И-НЕ 6, первый 7 и второй 8 блоки задержки, элемент 2- 2И-ИЛИ 9, блок 10 начальной установки формирователь 11 входного сигнала, состо щий из полосового фильтра 12, усилител  13, триггера Шмитта 14, преобразовател  15 уровней, первого 16 и второго 17 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.
Логический фазоразностный демодул тор работает следующим образом0
Входной ФРМ сигнал (фиг,2а) из канала св зи через полосовой фильтр
12(фиг.1J формировател  11 входного сигнала поступает на вход усилител 
13(обычно с симметричными напр жени ми питани  ± ииит), где с необходимым коэффициентом линейно усиливаетс  и поступает на вход триггера Шмитта 14, который может быть выполнен на основе достаточно быстродействующего интегрального компаратора с регулируемым уровнем порога срабатывани  и соответствующей петлей гистерезиса , что увеличивает помехоустойчивость приема входной информации при наличии определенного помехового уровн  в канале св зи,,
Затем в преобразователе 15 уровне ФРМ-сигнал подвергаетс  преобразованию уровней, которое необходимо дл  согласовани  уровней выходного сигнала триггера Шмитта 14 с цифровыми входами первого 16 и второго 17 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ
К второму входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 посто нно подсоединен нулевой потенциал, поэтому выход этого элемента  вл етс  пр мым выходом формировател  11 входного сигнала, а к второму входу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 17 посто нно подключен высокий потенциал, по
0
5
0
5
0
этому его выход  вл етс  инверсным выходом формировател  11 входного сигнала. Первый 16 и второй 17 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ должны располагатьс  в одном кристалле дл  обеспечени  одинаковых временных задержек . Таким способом устран етс  разница в задержках пр мого и инверсного сигналов на выходе формировател  11 входного сигнала.
С формировател  11 входного сигнала пр мой и инверсный Офиг.2б,в) импульсные сигналы поступают на тактовые входы третьего 4 и четвертого 5 триггеров, которые тактируютс , например, положительным фронтом и один из двух сигналов, пр мой или инверсный устанавливает выход третьего 4 (фиг.2г) или четвертого 5 триг- гера (фиг,2д) в нулевое состо ние, так как к информационным D-входам третьего 4 и четвертого 5 триггеров посто нно подключен нулевой потенциал
Отрицательный перепад напр жени  с одного из выходов либо третьего 4Р либо четвертого 5 трип еров проходит на выход элемента 2И-НЕ 6 через один из входов этого элемента 2И- НЕ б, так как на другой вход этого элемента 2И-НЕ 6 подключаетс  высокий потенциал в момент начала каждой последней четгерти интервала TO частоты манипул ции фазоразностного сигнала, С выхода элемента 2И-НЕ 6 положительный перепад напр жени  (фиг.2е) поступает на входы первого 7 и второго 8 блоков задержек9 которые задерживают этот положительный перепад соответственно первый на четверть периода
частоты манипул ции
0,25 Т,
(фиг,2ж) и второй на три четверти периода частоты манипул ции 0,75 Т0 (фиг.2з),.
После момента времени с-г 0,75 Т0
на каждом интервале частоты манипул л ции формирователем 1 короткого импульса формируетс  отрицательный короткий импульс (фиг.2и), который производит очередную установку третьего 4 и четвертого 5 триггеров в исходное единичное состо ние по выходам, при этом на выходе элемента 2И-НЕ 6 устанавливаетс  низкий нулевой уровень и схема демодул тора таким образом каждый раз подготавливаетс  к последующему циклу демодул ции на
следующем интервале частоты манипул ции - Т0 .
Таким образом, на выходе элемента 2И-НЕ 6 в каждом периоде частоты ма- нипул ции формируетс  положительный перепад, который задерживаетс  первым 7 и вторым 8 блоками задержек На выходах первого (фиг.2ж) и второго (фиг.2з) блоков задержек ф ормиру.- ютс  две отдельные серии положительных перепадов, которые приход тс  на середины каждых полупериодов тактовой частоты манипул ции на прот жении каждого бита входной информации и затем используютс  в качестве моментов отсчета при анализе входной информации.
Анализ проводитс  в соответствии с таблицей и заключаетс  в том, что логический фаэоразностный демодул тор фиксирует мен етс  или нет пол рность импульсного сигнала, сформированного формирователем 1 входного сигнала на прот жении тактового интервала Т ,
Примечание. XI- уровень входнго ФРМ-сигнала в момент 0,25 Т0; Х2 - уровень входного ФРМ-сигнала в момент 0,75 Т0; Y - выходной сигнал0
Изменение пол рности означает по вление О на выходе логического фазоразностного демодул тора (фаза несущего колебани  входного сигнала остаетс  неизменной). Отсутствие такого изменени  означает по вление 1 на выходе демодул тора. Отсчеты дл  анализа берутс  в моменты времени 0,25 Т0 и 0,75 Т0 каждого бита входной информации.
Логическа  функци  У реализуетс  элементом 2-2И-ИЛИ 9, при этом первый триггер 2 фиксирует уровень входного сигнала в момент времени 0,25.Т0 на прот жении каждого бита входного фазоразностного сигнала. Эпюры напр жений показаны на пр мом и инверсном выходах первого триггера 2 (фиг,2к,л) на выхо 5
0 5
0
5
0
5
0
5
де элемента 2-2П -НЛТ1 9 (фиг. 2м), Выходной сигнал в пр мой двоичной форме по вл етс  на выходе второго триггера 3 (фиг,2н) в моменты времени 0,75 Т0 каждого бита входного фазоразностного сигнала с задержкой от этого момента, равной времени распространени  в смехе второго триггера 3 и сопровождаетс  отслеживающей синхронизацией с выхода формировател  1 короткого импульса (фиг02п)
При начальном включении логического фазоразностного демодул тора третий 4 и четвертый 5 триггеры могут установитьс  в такие состо ни  по выходам, что на выходе элемента 2И-НЕ б посто нно установитс  высокий потенциал, а это приводит к невозможности демодул ции, так как ка выходе элемента 2И-НЕ 6 не сформирован начальный, первый попожитепъный перепад и третий 4 и четвертый 5 триггеры не переведены начально в единичное состо ние по своим установочным S-входам. Дл  исключени  такого мертвого состо ни  в устройство введен блок 10 начальной установки , который при включении питани  формирует на своем выходе отрицательный импульс достаточной длительности , поступающий на второй вход схемы формировател  I короткого импульса и, если третий 4 и четвертый 5 триггеры устанавливаютс  при включении в такие состо ни , когда на выходе элемента 2И-НЕ 6 и второго блока 8 задержки установлен первоначально высокий уровень, то этот отрицательный импульс производит установку по S-устаноБОЧным входам третьего 4 и четвертого 5 триггеров в единичное состо ние и подготавливает логический фазоразностный демодул тор к р а- боте.

Claims (2)

1. Логический фазоразностный демодул тор , содержащий последовательно соединенные формирователь входного сигнала, первый триггер, элемент 2-2И-ИЛИ и второй триггер, выход которого  вл етс  информационным выходом демодул тора8 входом которого  вл етс  вход формировател  входного сигнала, первый выход которого подключен к тактовому входу третьего триггера и к второму входу элемента
2-2H-HnHj, третий и четвертый входы которого соединены соответственно с инверсным выходом первого триггера и с вторым выходом формировател  входного сигналаs который подключен к тактовому входу четвертого триггера, информационный вход которого соединен с информационным входом третьего триггера и общей шиной, о т л и- чающийс  тем, что9 с целью повышени  скорости демодул ции, введены два блока задержки,, элемент 2И-НЕ и последовательно соединенные блок начальной установки и формирова тель короткого импульса, выход которого подключен к установочным входам третьего и четвертого триггеровf выходы которых соединены с входами
элемента 2И-НЕ5 выход которого подключен к входу первого блока задержки ,, выход которого соединен с тактовым входом первого триггера, и к входу второго блока задержки выход
Q 5
0
второго триггера и с вторым входам формировател  короткого импульса, выход которого  вл етс  тактовым выходом демодул тора,
2. Демодул тор по п01, о т л и - чающийс  тем, что формирователь входного сигнала содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и последовательно соединенные полосовой фильтр, усилитель, триггер Шмитта и преобразователь уровней, выход кото,- рого подключен к первым входам первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых  вл ютс  соответственно первым и вторым выходами формировател  входного сигнала, входом которого  вл етс  вход полосового фильтра, при этом второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с общей шиной, а второй вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ  вл етс  потенциальным входом форми
которого соединен с тактовым входом 25 ровател  входного сигналас
и
SU884416121A 1988-04-26 1988-04-26 Логический фазоразностный демодул тор SU1548864A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884416121A SU1548864A1 (ru) 1988-04-26 1988-04-26 Логический фазоразностный демодул тор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884416121A SU1548864A1 (ru) 1988-04-26 1988-04-26 Логический фазоразностный демодул тор

Publications (1)

Publication Number Publication Date
SU1548864A1 true SU1548864A1 (ru) 1990-03-07

Family

ID=21371148

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884416121A SU1548864A1 (ru) 1988-04-26 1988-04-26 Логический фазоразностный демодул тор

Country Status (1)

Country Link
SU (1) SU1548864A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетепьство СССВ № 1324121, кл„ Н 04 L 27/22, 9850 *

Similar Documents

Publication Publication Date Title
ID26398A (id) Pensinyalan kecepatan tinggi untuk antar-muka sirkuit vlsi cmos
US4700357A (en) Synchronizing stage for the acquisition of a synchronizing signal having low jitter from a biternary data sequence
EP0643484B1 (en) Offset reduction in a zero-detecting circuit
US4694291A (en) Device for transmitting a clock signal accompanied by a synchronization signal
SU1548864A1 (ru) Логический фазоразностный демодул тор
SU598257A1 (ru) Двухканальное устройство дл селекции последовательности однородных сигналов
SU1334391A1 (ru) Цифровой демодул тор сигналов относительной фазовой телеграфии
SU1095376A1 (ru) Устройство дл синхронизации импульсных сигналов
SU879735A2 (ru) Двухканальный формирователь однополосного сигнала
SU1378035A1 (ru) Селектор импульсов по частоте следовани
SU1197119A2 (ru) Устройство дл блочной синхронизации цифровой системы передачи
SU1040591A1 (ru) Частотно-фазовый детектор
SU1389008A2 (ru) Устройство дл приема ьиимпульсного сигнала
SU1283954A1 (ru) Формирователь импульсов
SU1226638A1 (ru) Селектор импульсов
US3804992A (en) Digital time sampling phase comparator with noise rejection
SU1575296A1 (ru) Устройство дл задержки импульсов
SU1053282A1 (ru) Устройство задержки
SU1328924A2 (ru) Импульсный частотно-фазовый детектор
SU824483A1 (ru) Устройство дл выделени импульсныхСигНАлОВ
SU1293834A1 (ru) Устройство дл выделени одиночного импульса из серии
SU1434552A1 (ru) Регенератор цифровых сигналов с квантованной обратной св зью
SU1370722A1 (ru) Частотно-фазовый дискриминатор
SU1125737A1 (ru) Двухканальный формирователь однополосного сигнала
SU1372604A1 (ru) Генератор импульсов