SU475620A1 - Умножитель частотно-импульсных сигналов - Google Patents

Description

1

Изобретение относитс  к автоматике и вычислительной -технике.

Известен .умножитель частотно - импульсных сигналов, .содержащий управл емый генератор частоты, подключенный к блоку перераспределени , -блок выделени  разности периодов двух частот, выходы которого через схемы совпадени , св занные с выходом управл емого генератора частоты, подсоединены к реверсивному счетчику, а выходы этого счетчика через преобразователь код-напр жение - к входу управл емого генератора частоты, коммутирующий триггер, св занный через схему совпадени , подключенную к управл емому генератору частоты, с делителем частоты.

Предложенное устройство отличаетс  тем, что в него введены .доп:олнительные коммутирующий триггер, делитель частоты и логич еские схемы. Т1ри этом вьгход умножител  через схему сборки соединен с входами основного И дополнитеЛ:ьного делителей частоты , выходы которых через схему сборки подключены к одному из -еходов блока выделени  разности периодов двух чагтот. Второй в-ход этого блока соединен свыходом устройства перераспределени , с единичным установоч ным «ходом основного чкоммуТирующего триггера и с импул-ксньш входом схемы совпадени , потенциальный -вход которой подключен к единичному выходу основного коммутирующего триггера, а выход - к единичному установочному входу дополнительного коммутирующего триггера. Нулевой установочный вход последнего соединен с выходом дополнительного делител  частоты, а единичный выход - с потенциальным входом схемы совпадени , импульсный вход которой через инвертор подключен к выходу управл емого

генератора частоты, а ее выход - к входу дополнительного делител  частоты.

На фиг. 1 изображена схема умножител  частотно-импульсных сигналов. На фиг. 2, а, б и 3 представлены :нременные диаграммы,

по сн ющие работу умножител .

Умножитель частотно- импульсных сигналов состоит из блока 1 первраспредйлени , коммутирующего триггера 2, бл:ока 3, лыделени  разности периодов :дву-х частот, .pfesepcHBного счетчика 4, ттреобраЕВтов-ател  5, код-напр жение , управл  емото тенератора .6 частоты , дополнителькаго коммутирующего триггера 7, инвертора , делител  9 частоты, дополнительного делител  10 частоты, импульсно-потенциальных схем совпадени  11, 15 и сборки 16 и 17.

На фиг. 2 и 3 прин ты следующие .обозначени : f X - входна  частота;

f ,, - выходна  частота основного канала

умножени ;

Fj,,, - выходна  частота дополнительного канала умножени ; F, - выходна  частота управл емого

генератора 6 частоты; /,,, - выходна  частота умножител ; Fy //( - сигнал на выходе делител  9 частоты; ГУ //( - сигнал на выходе дополнительного

делител  10 частоты; / - коэффициент пересчета основного и

дополнительного делителей частоты; + А7- положительна  разность периодов сигналов Fу /к или Fy //с и f , вырабатываема  на положительном выходе блока 3 выделени  разности периодов двух частот;

-Л/- отрицательна  разность периодов частот F /к или F,. /к и /д. , вырабатываема  на отрицательном выходе блока 3 выделени  разности периодов двух частот.

При рассмотрении работы умножител  частотно-импульсных сигналов характерны три случа ;

устройство находитс  в установившемс  режиме, при этo частота F, на выходе управл емого генератора б частоты в к раз больше входной частоты f j- ;

сигнал /.V получает отрицательное приращение;

сигнал /д. получает положительное приращение .

Рассмотрим первый случай (диаграммы фиг. 2, а).

В исходном состо нии триггеры 2 и 7 наход тс  в нулевом состо нии. Схема 13 совпадени  открыта нулевым потенциалом, поступающим с отрицательного выхода блока 3 выделени  разности периодов двух частот. Это обеспечиваетс  импульсами сигналов Fy IK и Fy /к от делителей 9 и 10 частоты

соответственно. Импульс частоты f. после блока 1 перераспределени  поступает на блок 3 выделени  разности периодов двух частот , па вход схемы 14 совпадени  и единичный установочный вход триггера 2. Блок 3 закрывает схему 13 совпадени , коммутирующий триггер 2 переходит в единичное состо ние , схема 11 совпадени  открываетс  и частота F, с выхода управл емого генератора 6 частоты поступает на выход умножител  и на вход делител  9 частоты. После подсчета к импульсов делителем 9 частоты на его выходе по вл етс  импульс F, /к, который переводит коммутирующий триггер 2 в нулевое состо ние, а на отрицательном выходе блока 3-разрещающий потенциал, открывающий схему 13 совпадени .

Триггер 7 по-прежнему остаетс  в нулевом положении. Таким образов, все элементы умножител  устанавливаютс  в исходное состо ние и с приходом следующего импульса /д. процесс повтор етс . Значение кода в реверсивном счетчике 4 не измен етс , так как схема 12 совпадени  посто нно закрыта, а схема 13 совпадени  открываетс  в моменты , когда отсутствуют импульсы Р . Частота Fy на выходе умножител  в этом случае совпадает с частотой Fy и с частотой F.,. ,

причем Fy - к f j ,

Рассмотрим второй случай (диаграммы фиг. 2,6).

После поступлени  импульса fj. триггер 2 находитс  в единичном состо нии, триггер 7-в нулевом, а схемы 12 и 13 закрыты отрицательными потенциалами, которые подаютс  с выходов блока 3. Частота /д. получает отрицательное приращение, вследствие чего импульс F. /к поступает раньше следующего импульса /д. и триггер 2 переводитс  в нулевое состо ние, а на отрицательном выходе блока 3 по вл етс  потенциал, открывающий схему 13. Частота .F- поступает на вычитающий вход реверсивного счетчика 4, и его код и частота F уменьшаютс . После прихода следующего импульса f., триггер 2 устанавливаетс  в единичное состо ние , а схема 13 закрываетс . Триггер 7 при этом по-прежнему остаетс  в нулевом

состо нии.

С подачей следующего импульса Fy /к

процесс повтор етс . Код в реверсивном счетчике 4 и частота F, уменьшаютс  до тех

пор, пока на врем  между двум  импульсами Fy /к не по в тс  два импульса частоты / . Поскольку на каждый импульс частоты на выходе умножител  вырабатываетс  к импульсов сигнала Fy , то и в случае отрицательного нриращени  частоты /j. среднее значение сигнала на выходе умножител  равно

.

45

Рассмотрим третий случай (диаграммы фиг. 3).

После поступлени  импульса частоты f. триггер 2 находитс  в единичном состо нии, триггер-7 в нулевом, а схемы 12 и 13 закрыты . Частота f получает положительное приращение, и следующий ее импульс приходит раньше, чем импульс F /к. Этот импульс через схему 14 попадает на единичный установочный вход дополнительного коммутирующего триггера 7, так как триггер 2 находитс  в единичном состо нии и схема 14 открыта . Триггер 7 переходит в единичное состо ние , схема 15 открываетс , и на вход дополнительного делител  10 частоты, имеющего коэффициент пересчета, равный к, поступает частота F . Одновременно импульсы частоты Fy , сдвинутые на полпериода во

времени относительно F за счет инвертировани  их инвертором 8 суммируютс  на схеме 17 сборки с импульсами частоты Fy ,

поступающими с делител  9 частоты, и подаютс  на выход умножител . Таким образом, нри положительном изменении входной частоты /г работают одновременно оба делител  частоты. В то же врем  блоком 3 вырабатываетс  положительна  разность +АГ периодов частот f,. и /,,, IK. Схема 12 открыта и происходит увеличение кода реверсивного счетчика 4 и частоты F- . После подсчета к импульсов делителем 9 частоты на его выходе по вл етс  импульс Fy /к, который

переводит триггер 2 в нулевое состо ние и закрывает схему 12. До прихода следующего импульса частоты f работает дополнительный делитель 10 частоты. Если импульс частоты /д. по витс  раньше импульса F /к,

то блок 3 открывает схему 12, и происходит дальнейшее увеличение кода реверсивного счетчика 4 и частоты F, . При этом коммутирующий триггер 2 переводитс  в единичное состо ние и импульсы частоты F, поступают на вход делител  9 частоты и происходит суммирование на схеме 17 сборки частот Р., и F.. . После подсчета делитеy у .

лем 10 частоты к импульсов по вл етс  импульс сигнала .F /к, который переводит

триггер 7 в нулевое состо ние и обеспечивает закрывание схемы 12.

Код реверсивного счетчика 4 и частота f, на выходе генератора 6 возрастают до тех пор, пока за один период частоты /д. на выходе делител  9 частоты и дополнительного делител  частоты не по в тс  импульсы частоты Ру /к и частоты .Fy, /к соответственно .

Так как на каждый импульс частоты f на выходе умножител  вырабатываетс  к импульсов сигнала .Fy , то и в случае положительного приращени  частоты f,. среднее значение сигнала на выходе умножител  равно

Ру Ф.

Р Р у у.

Таким образом, при поступлении на вход умножител  частоты / на каждый ее импульс на выход умножител  поступает /с импульсов частоты F и выходна  частота имеет значение

Fy Kfx.

При отрицательном скачке выходного сигнала f (фиг. 2, б) необходимое среднее значение частоты Fy на выходе может быть получено в первом же периоде частоты f за счет введени  паузы в сигнал F у , хот 

частота заполнени  F еще не достигла требуемой величины. Введение паузы обеспечиваетс  триггеро г 2.

При положительном скачке входного сигнала /д. (фиг. 3) после окончани  первого периода частоты f,. определ етс  величина + АТ и происходит увеличение частоты /В предложенном устройстве перерегулировани  в сигнале F, и рассогласовани  периодов частот f . и F /к и F,. /к не наб 32

людаетс . Это достигаетс  обеспечением поочередной работы основного и дополнительного делителей частоты, сигналы с которых сзммируютс  на выходе умножител . Поэтому длительность переходного процесса и предлагаемом устройстве при положительном приращении входного сигнала f. имеет практически то же значение, что и при отрицательном приращении входного сигнала.

Таким образом, предложенный умнож)тель частотно-импульсных сигналов позвол ет в несколько раз уменьшить врем  переходных процессов в схеме при положительном изменении входного сигнала по сравнению с известным умножителем.

Предмет изобретени 

Умножитель частотно-импульсных сигналов , содержащий управл емый генератор частоты , подключенный к блоку перераспределени , блок выделени  разности периодов двух частот, выходы которого через схемы совпадени , св занные с выходом управл смого генератора частоты, подключены к реверсивному счетчику, выходы которого чере:; преобразователь код-напр жен 1е подключо ны к входу управл емого генератора частоты , ком.мутирующий триггер, св занный чере:

схему совпадени , подключенную к управл емому генератору частоты, с делителем частоты , отличающийс  тем, что, с целью по вышени  быстродействи , оно содержит д  полнительные коммутирующий триггер, до

литель частоты и логические схе.мы, причел входы основного и дополнительного делите лей частоты подключены через первую схем сборки к выходной шине устройства, а выхо ды подключены к первым входам соответст

венно основного и допрлнительного коммут , рующих триггеров и через вторую схему к первому входу блока выделени  разности периодов двух частот, к второму входу которого подключен блок перераспределени .

св занный с вторым входом основного коммутирующего триггера и через схему совпадени , подключенную к выходу основного коммутирующего триггера, с первым входом дополнительного ком1мути|рующего триггера, выход которого через схему -совпадени , подключен ную через инвертор к управл емому генератору частоты, св зан с входом дополнительного делител  частоты.

Ji

%

%

15