SU367419A1 - УСТРОЙСТВО дл УСТАНОВКИ ЗАПЯТОЙ СУММИРУЮЩЕЙ КЛАВИШНОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ - Google Patents

Description

I

Изобретение относитс  к области вычислительной техники и может быть использовано при построении электронных клавишных вычислительных машин (КВМ) последовательного типа, работающих в дес тичной системе счислени  с фазоимпульсным представлением дес тичных чисел.

Известно устройство дл  автоматической установки зап той в КВМ, которое обеспечивает автоматическое выравнивание пор дков чисел -при выполнении арифметических действий, содержапхее триггеры, логические элементы, коммутатор разр дов, генератор опорных последовательностей импульсов и формирователи одиночных импульсов.

Однако такое устройство, построенное с применением обычных триггерных декад, триггеров и логических элементов, сравнительно СЛОЖ.НО и не пригодно дл  использовани  в КВМ с фазоимпульсным представлением дес тичных чисел.

Цель изобретени  - реализаци  выравнивани  пор дков чисел, Представленных дес тичными фазоимпульснымл кодами, упрош;ение схемы устройства и повышение достоверности вычислений.

Это достигаетс  тем, что устройство содержит фазоимпульсные многоустойчивые элементы , схему сравнени  фазоимпульсных кодов , причем клавиШИ, соответствующие операци м сложени  и вычитани , через формирователь одиночных импульсов и элемент «ИЛИ, к второму входу которого подключен элемент «И, соединенный своими входами с лоследним разр дом коммутатора и с генератором опорных последовательностей импульсов, подключены к единичному входу триггера. Единичный выход триггера соединен с первыми входами элементов «И, вторые входы которых

св заны с выходами фазоимпулысных многоустойчивых элементов, а выходы подключены к входам схемы сравнени  фазоимпульсных кодов. Три выхода схемы соединены с первыми трем  входами элемента «ИЛИ, вход которого св зан с выходом формировател  одиночных импульсов сброса, а выход подключен к нулевому входу триггера. Второй и третий выходы схемы сравнени  соединены с шинами установки коммутатора разр дов в первое

положение, второй выход схемы сравнени  св зан с шиной сдвига первого числа и со счетным входом фазоимпульсного элемента, соответствующего первому числу, а третий выход схемы сравнени  соединен с шинами сдвига второго числа и подключен к входу элемента «ИЛИ, выход которого св зан со счетным входом фазоимпульсного элемента, соответствующего второму числу, а второй вход через элемент «И соединен с выходом формировател  одиночных импульсов, к входу которого

й&дключёнЫ кЛаЁИши дл  ввода цифр, и с единичным выходом триггера. Единичный вход триггера через формирователь одиночных импульсов св зан с клавишей сброса, а нулевой вход через формирователь одиночных импульсов - с клавишей ввода зап той, причем вторые входы всех формирователей одиночных импульсов соединены с выходами генератора опорных последовательностей импульсов.

На фиг. 1 показана схема устройства; на фйг. 2 - временна  диаграмма тактовых импульсов ТИ и опорных последовательностей

импульсов Ко, , Со, выдаваемых

специальным генератором. Такой генератор необходим дл  синхронизации работы всех устройств , составл ющих любую систему с фазонмпульсным представлением информации, и поэтому в состав рассматриваемого устройства не входит.

В предложенном устройстве (фиг. 1) клавиши дл  ввода цифр в суммирующую КВМ подключены к формирователю 1 одиночных имиульсов, к другой группе входов которого подведены выходы /Со, К.,.. ., Kg генератора опорных последовательностей импульсов. Клав )иши, соответствующие операци м сложени  и вычитани , подключены к входам формировател  2 одиночных импульсов, клавиша зап той - к -входу формировател  3 одиночных импульсов, а клавиша сброса С ,к входу такого же формировател  4. Другие входы формирователей 2, 3 и 4 соединены с выходом Со генератора опорных последовательностей импульсов . Выход формировател  3 подключен к нулевому входу триггера 5, единичный вход которого св зан с выходом формировател  4, а его единичный выход подключен к входу элемента «И 6. К второму входу элемента «И 6 подведен выход формировател  /. Выход формировател  2 св зан с входом элемента «ИЛИ 7, второй вход которого через элемент «И 8 соединен с выходом Со генератора опорных последовательностей и с последним разр дом коммутатора разр дов КВМ. Выход элемента 6 подведен к входу элемента «ИЛИ

9,выход которого соединен со счетным входом фазоимпульсного .многоустойчивого элемента

10.Выход элемента «ИЛИ 7 подключен к единичному входу триггера 11. Единичный выход этого триггера подведен к первым входам элементов «И 12 и 13. Второй вход элемента «И 12 св зан с выходом фазоимпульсного элемента 10, а второй вход элемента «И 13- с выходом такого же элемента (фазоимпульсного многоустойчивого) 14. Выходы элементов «И 12 и 13 подключены к входам схемы 15 сравнени  фазоимпульсных кодов. Выходы X, Y н Z этой схемы через схему «ИЛИ 16, четвертый вход которого св зан с выходом формировател  4, соединены с нулевым входом триггера 11. Кроме того, выход Y схемы сравнени  подключен к счетному входу фазоимпульсного многоустюйчивого элемента 14 и

св зан с цеп ми сдвига первого сомножител  в КВМ, а выход Z соединен с вторым входом

элемента «ИЛИ 5 и с цеп ми сдвига второго числа в КВМ. Выходы К и Z схемы сравнени  также подведены к входу установки коммутатора разр дов КВМ в первое положение .

Устройство подготавливаетс  к работе нажатием клавиши сброса С, в результате чего триггер 5 устанавливаетс  в единичное состо ние и открывает элемент «И 6, а триггер 11-

в нулевое состо ние, и закрывает элементы «И 12 и 13. Ввод чисел в КВМ начинаетс  со старших разр дов, т. е. в таком пор дке, как обычно записываютс  дес тичные числа на бумаге.

При нажатии цифровых клавиш формирователь 1 выдает одиночные импульсы, синхронизированные с соответствующими импульсами опорных последовательностей (фиг. 2). Эти импульсы через элемент «И 6 и элемент

«ИЛИ 9 поступают на вход фазоимпульсного элемента 10 со счетным входом. Нажатие клавиши зап той приводит к установке в нулевое состо ние триггера 5 и к закрыванию элемента «И 6. Поэтому количество импульсов,

поступивших на вход фазоимпульсного элемента 10, равно количеству разр дов вводимого числа до зап той, т. е. пор дку числа. Таким образом, фазоимпульсный элемент 10 запоминает пор док В вводимого (второго) числа . Пор док А результата выполнени  предыдущих операций (пор док первого числа) запоминаетс  фазоимпульсным элементом 14.

Если вводимое число  вл етс  первым, то Л 0. Нажатием клавиши, соответствующей

выполн емой операции («+ или «-), триггер 11 устанавливаетс  в единичное состо ние и открывает элементы «И 12 и 13. Вследствие этого фазоимпульсные коды пор дков А и В поступают на схему сравнени  15. Если

А В, то производить выравнивание пор дков чисел не требуетс  и на выходе X схемы сравнени  15 по вл етс  импульс, который устанавливает триггер // в нулевое состо ние. Если Л .S, то на выходе Y схемы 15 оказываетс  импульс, который устанавливает в первое положение коммутатор разр дов КВМ, открывает цепи сдвига первого числа, прибавл ет единицу к пор дку А, хран щемус  на фазоимпульсном элементе 14, и ставит триггер 11 ъ нулевое состо ние. Вследствие этого первое число сдвигаетс  вправо на один разр д . Когда коммутатор разр дов переключаетс  дл  обработки последнего разр да сдвигаемого числа, то триггер 11 импульсом Со, поступившим через элементы «ИЛИ 7 и «И 8,

снова устанавливаетс  в единичное состо ние

и описанный выше процесс повтор етс  до тех

пор, пока пор дки чисел не сравн ютс .

Если Л S, о чем свидетельствует импульс

на выходе Z схемы сравнени  15, в этом случае происходит прибавление единицы к пор дку В, хран щемус  на фазоимпульсеом элементе 10 и открываютс  цепи дл  сдвига второго числа. В остальном работа устройства

аналогична описанной ранее.

Поскольку импульсы фазоимпульсных кодов пор дков чисел всегда синхронизированы с импульсами опорных последовательностей 0-Kg, а переключение триггера 5 и установка в единичное состо ние триггера 11 происходит синхронно С импульсами последовательности Со, тем самым исключаетс  возмож-ность потери информационных импульсов и, следовательно , повышаетс  достоверность получаемых результатов.

Предмет изобретени 

Устройство дл  установки зап той суммирующей клавишной вычислительной машины, содержащее триггеры, логические элементы, коммутатор разр дов, генератор опорных последовательностей импульсов и формирователи одиночных импульсов, отличающеес  тем, что, с целью реализации выравнивани  пор дков чисел, представленных дес тичными фазоимпульсными кодами, упрощени  устройства и повышени  достоверности получаемых результатов , оно содержит фазоимпульсные многоустойчивые элементы, схему сравнени  фазоимпульсных кодов, причем клавиши, соответствующие операци м сложени  и вычитани , через формирователь одиночных импульсов и элемент «ИЛИ, к второму входу которого подключен элемент «И, соединенный своими входами с последним разр дом коммутатора и с генератором опорных последовательностей импульсов, подключены к единичному входу

триггера, единичный выход которого подключен к первым входам элементов «И, вторые входы которых соединены с выходами фазоимпульсных многоустойчивых элементов, а выходы подключены к входам схем сравнени  фазоимпульсных кодов, три выхода которой подключены к первым трем входам элемента «ИЛИ, вход которого соединен с выходом формировател  одиночных импульсов сброса,

а выход подключен к нулевому входу триггера , второй и третий выходы схемы сравнени  св заны с шинами установки коммутатора разр дов в первое положение, второй выход схемы сравнени  соединен с шиной сдвига

первого числа и со счетным входом фазоимпульсного элемента, соответствующего первому числу, а третий выход схемы сравнени  соединен с шинами сдвига второго числа и подключен к входу элемента «ИЛИ, выход которого соединен со счетным входом фазоимпульсного элемента, соответствующего второму числу, а второй вход через элемент «И соединен с выходом формировател  одиночных импульсов, к входу которого подключены клавиши дл  ввода цифр, и с единичным выходом триггера, единичный вход которого через формирователь одиночных импульсов соединен с клавишей сброса, а нулевой вход через формирователь одиночных импульсов св зан с клавишей ввода зап той, причем вторые входы всех формирователей одиночных импульсов соединены с выходами генератора опорных последовательностей импульсов.

j f88uy 2 числа .

Т I Установка

коммутатора

,ра.гр дов в1 1 положение

К последнему Ji,ч 1

/ al ( I коммутатора разр дов