SU413631A1 - - Google Patents
Info
- Publication number
- SU413631A1 SU413631A1 SU1745569A SU1745569A SU413631A1 SU 413631 A1 SU413631 A1 SU 413631A1 SU 1745569 A SU1745569 A SU 1745569A SU 1745569 A SU1745569 A SU 1745569A SU 413631 A1 SU413631 A1 SU 413631A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- decade
- circuit
- decimal
- binary
- output
- Prior art date
Links
Landscapes
- Calculators And Similar Devices (AREA)
Description
1
Изобретение относитс к дискретной вычислительной технике и предназначено дл использовани в автоматических системах обработки результатов эксперимента и цифровых вычислительных устройствах.
Известны реверсивные дес тичные счетчики , выполненные па двоичпых элементах, в которых преобразование двоичного кода в двоично-дес тичный дл разных режимов работы , т. е. дл сложени и вычитани , производитс одной и той же цепью обратной св зи . В этих схемах реверсивных дес тичных счетчиков оба режима работы осуществл ютс с помощью логических схем «И и «ИЛИ, устанавливаемых между каждым двоичным разр дом двоично-дес тичного счетчика, поэтому на дес тичный разр д такого счетчика требуетс большое количество схем «И и «ИЛИ, что усложн ет схему, снижает надежность и повышает ее стоимость. Кроме того, известн1з1е схемы не позвол ют использовать нереверсивные двоично-дес тичные счетчики в качестве реверсивных без донолнительной доработки внутри декад.
Целью изобретени вл етс унрощение, повышение надежности и удешевление реверсивного счетчика, а также обеспечение возможности применени нереверсивных двоично-дес тичных счетчиков, работающих в любом коде в качестве реверсивных. Эта цель
достигаетс тем, что в режиме вычнтаии каждого входного имнульса, счетчик работает на сложение дев ти импульсов, поступающих параллельно во все дес тичные разр ды, а
импульсы переполнени предыдущего дес тичного разр да перенос тс в последующий дес тичный разр д с помощью логических схем «И, «ИЛИ и ключа. Следовательно, дес тичные счетчики как при сложении, так и при
вычитании работают в сложени . В св зи с этим отпадает необходимость в логических элементах «И и «ИЛИ между каждым двоичным разр дом счетчика.
Рассмотрим работу реверсивного дес тичного счетчика, работающего в коде 1-2- 4-8.
На фиг. 1 представлена функциональна схема реверсивного дес тичного счетчика, на фиг. 2 - принципиальна схема.
. Две двоично-дес тичные декады 1, 2 соединены между собой через схему «И 3, транзисторный ключ 4 и схему «ИЛИ 5. Два входа схемы «И 3 подключены к единичным выходам первого и четвертого триггеров декады 1, а выход схемы «И 3 подан на вход ключа 4, унравл ющий вход которого соединен с первым выходом генератора дев ти импульсов 6. Выход ключа 4 соединен с одним из входов схемы «ИЛИ о, на второй в.чод которой подаетс сигнал со второго выхода генератора 6, а выход схемы «ИЛИ 5 подключен ко входу декады 2. Вход декады 1 соединен с выходом схемы «ИЛИ 7, один из входов которой соединен со вторым выходом генератора б, а второй вход схемы «Р1ЛИ 7 соединен со входом реверсивного счетчнка через переключатель 8 в положении «Сложеине . Вход счетчика через переключа елi 8 в положении «Вычитание соединен со входом геие 1а1ора 6.
Генерашр дев ти нмнульеов содержит одновибратор (транзисторы 9 и 10) и автоколебательиый мультивибратор (транзисторы 11 и 12).
Режим «Сложение реверсивиого дес тичного счетчика не требует но сиени , так как оп ие отличаетс от режима работы обычного нереверсивного счетчика. В этом случае св зь между декадами 1 и 2 посто нно сугнествует через нормально открытый ключ 4.
В иоложении «Вычитание нереключател 8 входной импульс отринательной пол рности возбуждает одновибратор генератора 6.
При этом закрываетс ключ 4, и тем самым разрываютс св зи между декадами 1 и 2.
Затем с некоторой задержкой, обусловленной наличием емкости в цепи запуска, мультивибратор (траизисторы 11 и 12) начинает генерацию дев ти нмпульсов, постунаюнщх через схемы «Р1ЛИ 5 и 7 па хТ,екады 1 и 2. С нриходом дев того имнульса состо ние каждой из декад изменитс иа «I оиюситсльио начального состо ни . После момента окончани дев того имнульса и закрыти транзистора 11, спуст врем 0,25 Гм (где TM - период частоты мультивибратора) заканчиваетс возбужденное состо нне одновибратора (транзисторы 9, 10), ток базы транзистора 11 прекращаетс , и прекращаетс также генераци мультивибратора. С прекращением возбуждени одновибратора на коллекторе транзистора 9 возникает нанр жепне, которое открывает ключ 4, и через схему «ИЛИ 5 в декаду 2 добавл етс «+Ь, тем
самым восстанавливаетс состо ние декады 2. Это происходит только в том случае, если на выходе схемы «И 3 отсутствует напр жение низкого уровн , т. е. в декаде 1 хранитс люба цифра, кроме «дев ти. Если же в декаде 1 после прохода дев ти импульсов хранитс цифра «дев ть, то па обоих входах схемы «II 3, а, следовательно и па ее выходе присутствует наир жение низкого уровн , ключ 4
не может открытьс , и в декаду 2 не добавл етс «+1, а поэтому состо ние обеих декад уменьшаетс на единицу, что и требуетс дл режима вычитани . Цифра «дев ть может хранитьс в декаде 1 только в том случае, если перед нриходом дев ти импульсов в декаде 1 был «нуль.
Предмет изобретени
Реверсивный дес тичный счетчик, содержащий две двоично-дес тичные декады, логические элементы «И, «ИЛИ и переключатель режима работы, отличающийс тем, что, с целью его упрощени , повыщепи надежности работы и обеспечени возможности примепени нереверсивных двоично-дес тичных декад , работающих в любом коде, в него введены генератор дев ти импульсов и ключ, причем вход генератора дев ти импульсов через
переключатель режима работы в положении «Вычитание соединен со входом счетчика, один выход генератора дев ти имнульсов соединен 00 входами пер1вой и второй схем «ИЛИ, выходы каждой из которых нодключены ко входам соответствующей двоично-дес тичной декады, второй выход генератора дев ти импульсов соединен с управл ющим входом ключа, включенного между вторым входом второй схемы «ИЛИ и выходом схемы
«И, соедин ющи.ми первую и вторую двоичнодес тичные декады, входы схемы «И подключены к выходам триггеров первой двоичнодес тичной декады, отображаю.щим число дев ть .
--Е.
о,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1745569A SU413631A1 (ru) | 1972-02-02 | 1972-02-02 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1745569A SU413631A1 (ru) | 1972-02-02 | 1972-02-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU413631A1 true SU413631A1 (ru) | 1974-01-30 |
Family
ID=20502469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1745569A SU413631A1 (ru) | 1972-02-02 | 1972-02-02 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU413631A1 (ru) |
-
1972
- 1972-02-02 SU SU1745569A patent/SU413631A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1413044A (en) | Counter provided with complementary field effect transistor inverters | |
SU413631A1 (ru) | ||
SU518003A1 (ru) | Реверсивный дес тичный счетчик импульсов | |
SU381171A1 (ru) | Двоичный счетчик импульсов | |
SU660048A1 (ru) | Двоичный умножитель числа импульсов на 5 | |
SU834860A1 (ru) | Генератор треугольного напр жени | |
SU542338A1 (ru) | Умножитель частоты следовани периодических импульсов | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU824446A1 (ru) | Реверсивный двоично-дес тичныйСчЕТчиК иМпульСОВ | |
SU474004A1 (ru) | Устройство дл делени двоичных чисел | |
SU518777A1 (ru) | Устройство дл вычислени среднеквадратического отклонени | |
SU1182639A1 (ru) | Многоканальный генератор импульсов | |
SU416694A1 (ru) | ||
SU362490A1 (ru) | Реверсивный счетчик | |
SU974564A2 (ru) | Устройство задержки импульсов | |
SU456368A1 (ru) | Многоразр дный число-импульсный делитель | |
SU571915A1 (ru) | Делитель частоты импульсов с регулируемым коэффициентом делени | |
SU447849A1 (ru) | Управл емый делитель частоты | |
SU447844A1 (ru) | Дес тичный счетчик | |
SU538492A1 (ru) | Счетчик последовательности импульсов | |
SU390522A1 (ru) | УСТРОЙСТВО дл ИНДИКАЦИИ | |
SU997250A1 (ru) | Сенсорна клавиатура | |
SU400037A1 (ru) | Десятичный счетчик | |
SU678672A1 (ru) | Перестраиваемый делитель частоты | |
SU458101A1 (ru) | Дес тичный счетчик |