SU660048A1

SU660048A1 - Двоичный умножитель числа импульсов на 5

Info

Publication number: SU660048A1
Application number: SU762324096A
Authority: SU
Inventors: Юрий Константинович Задерихин; Василий Васильевич Игнатчик
Original assignee: Ордена Трудового Красного Знамени Предприятие П/Я А-7160
Priority date: 1976-02-09
Filing date: 1976-02-09
Publication date: 1979-04-30

Description

1

Изобретение относитс к вычислительной технике и может быть использовано в вычислительных устройствах, предназначенных дл суммировани поступающих на их входы импульсов с одновременным умножением суммы на коэффициент ±5.

Известно электронное устройство дл умножени двоично-дес тичного числа на п ть, состо щее из триггеров, служащих дл запоминани импульсов на врем срабатывани одного двоичного разр да, элементов И, ИЛИ, предусмотренных дл передачи импульсных последовательностей на сумматор, сумматора, выполн ющего сложение импульсных последовательностей 1.

Недостатком известного устройства вл етс его сложность, причем в случае применени дл умножени на ±5 числа импульсов на его входе треб етс установка реверсивного счетчика.

Известно также устройство, содержащее в каждом разр де счетный триггер, вход которого через элемент ИЛИ подключен к выходам двух элементов И, первые входы которых соединены с шиной сложени и вычитани соответственно, а вторые входы элементов И второго разр да - с соответствующими выходами триггера первого разр да 2.

Недостаток данного устройства заключаетс в его ограниченных функциональных возможност х.

Цель изобретени - расширение функциональных возможностей. Достигаетс это тем, что в устройство, содержащее в каждом разр де счетный триггер, вход которого через элемент ИЛИ подключен к выходам двух элементов И, первые входы которых соединены с шиной слол;ени и вычитани соответственно, а вторые входы элементов И второго разр да - с соответствующими выходами триггера первого разр да , введены первые и вторые элементы

И, дополнительные элементы ИЛИ и инверторы . Вторые входы элементов И первого разр да соединены с соответствующими управл ющими входами устройства, вторые входы элементов И третьего разр да - с соответствующими выходами триггеров первого и второго разр дов через последовательно соединенные первый элемент И и инвертор, а вторые входы элементов И четвертого разр да через дополнительный элемент ИЛИ - с соответствующим выходом триггера третьего разр да и входом соответствующего инвертора. Вторые входы элементов И всех последующих разр дов через вторые элементы И

соединены с соответствующими выходами

3

триггера и вторыми входами элементов И предыдущего разр да, третьи BXO;U)| элементов И веех разр дов - со ечетиы д входом устройетва.

На чертеже приведена функциональна ехема ишстнразр дного двоичного умножител числа импульсов на ±5.

Устройство содержит счетные разр ды 1, состо щие пз элемеитов И 2 и 3, элемента ИЛИ 4 и счетного триггера 5, а также элемеиты И 6 и 7, инверторы 8, 9 и элемеиты ИЛИ 10, 11. Первые входы элементов И 2 подключены к щиие 12 сложени , иервые входы элемеитов И 3 - к И1ине 13 вь чнтани , вторые входы элемеитов И 2 и 3 соединены с шииой 14 синхроиизации. Входы элемента И 6 третьего разр да соединены с единичными выходами триггеров первого и второго разр дов, а выход - е первым входом элемеита ИЛИ 10 и через инвертор 8 с управл ющим входом третьего разр да, едииичный выход триггера которого соедииеи с вторым входом элемента ИЛИ 10.

Выход элемента ИЛИ 10 подключен к первому входу элемента И 6 п того разр да и уиравл юидему входу четвертого разр да. Единичный выход триггера четвертого разр да соединен с вторым входом элемента Pi G н того разр да, выход которого св зан с первым входом элемента И 6 шестого разр да и унравл ющим входом н того разр да.

Соединение элементов И 7, ИЛИ И и иивертора 9 аналогичио еоедннению элементов И 6, ИЛИ 10 и иивертора 8, только вместо единичных выходов триггеров подключены их н левые выходы.

В случае необходимости дальиейщее увеличение разр дности счетчика производитс иутем нодсоединени последующего разр да к выходам иредыдущего через элемеиты И 6 и 7 аналогично тому, как и тый

разр д подключен к четвертому.

Умножение на -f5 оеуихествл етс согласно табл. 1, а };миожеиие иа -5 - согласно табл. 2.

Таблица 1

При поступлении седьмого н тринадцатого импульсов (см. табл. 1) и тый разр д иереходит из единичного состо ни в нулевое (при вычитании - из нулевого в единичное ), за счет чего нроизводитс иереиос едииицы в щестой разр д. Таким образом , числа 3 и 1 иредставл ют соответствеино 3 + 2 35 и 1+2 65, а числа 27 и 29 соответствеино 2 + 29 и 4 + 2°-5 31. Ири прохождении иервого

имнульса в режиме умножени на -5 на выходе устройства формируетс код, соответствующнй числу , где п - иор дкозый иомер старщего разр да.

Работу двоичного умножител чис.та имиульсов иа -5 рассмотрим иа иримере нрохождеии дес того импульса в режимах умиожеии на -f 5 и умножени на -5. Режи.м умножени иа -5.

Двоичный умножитель отсчитал 9 импульсов и набрал код, соответствующий значению 9X5 45 32+13. В этом случае управл ющие входы всех разр дов 1 разблокированы (т. е. подготовлены к изменению своего состо ни при поступлении дес того импульса Хоч)Первый разр д разблокирован посто нным потенциалом на управл ющем входе, второй - единичным выходом первого разр да, третий - инвертированным сигналом элемента И 6 третьего разр да, четвертый - выходом элемента ИЛИ 10, а п тый - выходом элемента И б п того разр да. Следовательно, в момент прохождени дес того синхроимпульса первый, третий, четвертый разр ды устанавливаютс в состо ние «О, а второй и п тый - в состо ние «1. На выходе устройства устанавливаетс код 10010, что соответствует числу 18.

умножени на -5.

Двоичный умножитель отсчитал 9 импульсов и набрал код, соответствующий значению .

В этом случае управл ющие входы первого , третьего, четвертого и п того разр дов разблокированы, т. е. подготовлены к изменению своего состо ни .

Первый разр д разблокирован посто нным потенциалом на управл ющем входе, третий - инвертированным выходом с элемента PI 7 третьего разр.чда, четвертый - выходом элемента ИЛИ И, п тый - выходом элемента И 7 п того разр да.

т n б л и и п 2

Следовательно, в момент прохождени дес того синхроимпульса первый и п тый разр ды устанавливаютс в состо ние «О, а третий и четвертый - в состо ние «1. На выходе двоичного умножител формируетс код ото, соответствующий числу 14.

о р м у л а изобретени

Двоичный умножитель числа импзльсов на ±5, содержащий в каладом разр де счетны триггер, вход которого через элемент ИЛИ соединен с выходами двух элементов И, первые входы которых соединены с щиной сложени и вычитани соответственно , вторые входы элементов И второго разр да соединены с соответствующими выходами триггера первого разр да,

отличающийс тем, что, с целью расщирени функциональных возможностей, в него введены первые и вторые элементы И, дополнительные эле.менты ИЛИ и инверторы , причем вторые входы элементов И первого разр да соединены с соответствующими управл ющими входамн устройства, вторые входы элементов П третьего разр да соединены с соответствующими выходами тр1:ггеров первого и второго разр дов

чсрс последозатслыю соедииснные первый элсмспу И II инзертор, вторые входы эле ieH-iOii И четвертого разр да через допо.чпитсльный элемент ИЛИ соединены с соотвегствующим выходом триггера третьего

разр да н входом соответствующего инвертора , вторые входы элементов И всех последующих разр дов через вторые элементы И соединены с соответствующими выходами триггера и вторыми входами элементов И предыдущего разр да, третьи входы элементов И всех разр дов соединены со счетным входом устройства. 8 Источники информации, прин тые во внимание при экспертизе 1.Патент США N° 3798434, кл. 235/159, опублик. 1974. 2.Коган Б. М., Каневский М. М. Цифровые вычислительные машины и системы. М., «Энерги , 1973, с. 205.