SU788107A1 - Устройство дл сложени чисел - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ЧИСЕЛ

Изобретение относитс  к вычислительной технике , в частности к арифметическим усхройствам , и может быть использовано в цифровых вычислительных машинах. Известно устройство дл  формировани  зн.ака результата поразр дного сложени , содержащее одноразр дный сумматор-в ычитатель, блок . управлени , блок синхронизации, первый и второй регистры сдвига, первый и второй элементы И, элемент ИЛИ, причем первый и второй входы первого элемента И и первый управл ющий вход одноразр дного сумматора-вычитате л  соединены соответственно с выходом блока синхронизахши, с первым и вторым выходами блока управлени , а выходы первого элемента И и первого регистра сдвига через элемент ИЛИ соединены с первым входом второго элемента И, второй вход и выход которого соединены соответственно с третьим выходом блока управлени  и с первым кодовым входом однораз р дного сумматора-вычитател , вторые кодовый и управл ющие входы которюго соединены соответственно с выходом второго регистра сдвига и с первым входом блока управлени  1. Недостатками известного устройства  вл ютс  повыше1шые затраты на оборудование и то, что оно не производит операции формировани  переполнени  Наиболее близко к предлагаемому устройство дл  су.ммироващ1 , содержащее регистры, сумматор и блок местного управле1ж . Сумматор имеет цепь циклического переноса и оперирует с двум  знаковыми разр дами так же, как и с основными, а результат пол чаетс  в обратном коде. В устройстве содержатс  также триггеры знаков операндов и блок вьщелени  сигнала переполнени  2. Недостатком этого устройства  вл етс  то, что при сложении чисел с одинаковыми знаками вырабатываетс  только признак переполнени . Цель изобретени  - повышение точности сложени . Поставленна  цель достигаетс  тем, что в устройство дл  сложени  чисел, содержащее последовательно соединенные одноразр дные сумматоры, первый и второй элементы И и элемент неравноэначностк. введены элемент ИЛИ

и полусумматор, первый вход которого соединен с выходом переноса сумматора старшего разр да, выход суммы полусумматора  вл етс  выходом старшего разр да устройства, а выход переноса соединен с первым входом сумматора знакового разр да, второй вход которого подключен к шине кода знака первого слагаемого н к первым входам элемента неравнозначности н первого элемента И, вторые входы элемек1а неравнозначности и первого элемента И подключены к шине кода знака второго слагаемого и к первому входу второго элемента И, второй вход которого подключен к выходу элемента неравнозначности, а выход - ко второму входу сумматора знакового разр да, выход переноса которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход подключен к первому входу сумматора младшего разр да..

На чертеже приведена блок-схема устройства Устройство дл  сложени  чисел содержит одноразр дные сумматоры 1, 2, 3, 4 и 5, полусумматор 6, элементы И 7 и 8, элемент 9 неравнозначности , элемент ИЛИ 10, перв.ую 11 и вторую 12 кодовые шины знаковых разр дов Устройство работает следующим образом. При поступлении чисел со значением кода 1 в п-1 разр де в сумматоре 4 возникает перенос. Если знаки поступающих чисел одинаковы , то на выходе элемента 9 неравнозначности по вл етс , сигнал О н сигнал переноса через полусумматор 6 поступает на его выход. Если знаки разные, то на выходе элемента 9 неравнозначности по вл етс  сигнал 1 и сигнал переноса сумматора 4 поступает на сумматор 5. При этом сумматор 5 вырабатываег соответствующий знак и циклический перенос, который вырабатываетс  также элементом И 8 в случае поступлени  на вход устройства двух отрицательных чисел. При отсутствии переполнени  сигнал на выходе полусумматора 6 соответствует сигналу на выходе элемента 9 неравноэначности .

Положительные числа кодируютс  пр мыми, а отрицательные - обратными кодами, которые представлены (п-1) числовым и одним знаковым разр дами, а результат - п числовыми и одним знаковым разр дами.

Пример. Пусть на входы устройства поступаюТ( слагаемые с одинаковыми знаками.

Xj

0. 0101 0. ОНО Y 0. 1101

Cj 0.11000

0.0 1011

0100

1.1010

До5р 1010 1. 1101 Y.4oSp

1.

1.11000

01111 С

AoSp

В этом случае на выходе элемента 9 неравнозначности по вл етс  сигнал О, который поступает на второй вход полусумматора 6, что обеспечивает прохождение сигнала переноса с сумматора 4 на выход полусумматора 6. Этот сигнал О одновременно поступает на вход элемента И 7 и запрещает прохождение сигнала кода знака одного из слагаемых. При этом код результата на выходе сумматора 5 будет определ тьс  только кодом одного из слагаемы

П р и м е р 2. Если на вход устройства поступают слагаемые с разными знаками, то на шыходе элемента 9 неравнозначности по вл етс  сигнал 1, вследствие чего коды на входах сум1латора 5 соответствуют кодам знаков слагаемых . Если на вход сумматора 5 не поступает сигнал переноса из полусумматора 6, то на его выходе имеем код знака результата сложени  Если есть перенос из полусумматора 6, то сумматор 5 вырабатьтает код знака О и возникает 1 циклического переноса , котора  через злемент ИЛИ 10 поступает в сумматор 1 младшего разр да устройства.

Если модуль числа со знаком плюс больше модул  числа со знаком минус, то результат сложени  будет со знаком плюс. Xj 0. 1011

1.1000

Юбр

с, 0.00100

Если модуль числа со знаком плюс меньше модул  числа со знаком минус, то результат сложени  будет со знаком минус.

1.0100

Уа ;:0.0111

С. 1.1011

Таким образом, предлагаемое устройство позвол ет производить сложени  чисел с произвольными знаками и получать правильный результат сложени  при переполнении разр дной сетки . Такое устройство необходимо в случае использовани  многоразр дного сумматора, выполненного в виде большой интегральной схемы

Claims (1)

1. Формула изобретени 

   Устройство дл  сложени  чисел, содержащее последовательно соединенные одноразр дные сумматоры, первый и второй элементы И и элемент неравнозначности, отличающеес  тем, что, с целью повышени  точности, в него введены элемент ИЛИ и полусумматор, первый вход которого соединен с выходом переноса сумматора старшего разр да, выход суммы полусумматора  вл етс  выходом старшего разр да устройства, а выход переноса соединен с первым входом сумматора знакового разр да, второй вход которого подключен к