SU1218383A1 - Устройство дл сложени чисел - Google Patents

Устройство дл сложени чисел Download PDF

Info

Publication number
SU1218383A1
SU1218383A1 SU843741349A SU3741349A SU1218383A1 SU 1218383 A1 SU1218383 A1 SU 1218383A1 SU 843741349 A SU843741349 A SU 843741349A SU 3741349 A SU3741349 A SU 3741349A SU 1218383 A1 SU1218383 A1 SU 1218383A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
group
adder
node
Prior art date
Application number
SU843741349A
Other languages
English (en)
Inventor
Збышек Иванович Домбровский
Михаил Алексеевич Дуда
Original Assignee
Тернопольский Финансово-Экономический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тернопольский Финансово-Экономический Институт filed Critical Тернопольский Финансово-Экономический Институт
Priority to SU843741349A priority Critical patent/SU1218383A1/ru
Application granted granted Critical
Publication of SU1218383A1 publication Critical patent/SU1218383A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и позвол ет повысить быстродействие устройства, а также осуществить на одном устройстве сложение чисел в обратном и дополнительном кодах. Указанный эффект достигаетс  введением в известное устройство, содержащее две группы полусумматоров, группу элементов И, элементы И и ИЛИ, а также узел формировани  знака и сигнгшов переноса, элемента И, с помощью которого осуществл етс  управл ема  передача сигнала переноса из старшего разр да устройства в его младший разр д. Таким образом осуществл етс  управление кодом, которым представлены отрицательные числа. Кроме того, устройство содержит узел формировани  знака и сигналов переноса измененной конструкции, представленный двум  вариантами построени . В первом варианте этот узел содержит полусумматор и элемент ЗАПРЕТ, что вместе с новьп«ш св з ми позвол ет повысить быстродействие устройства. 2 з.п. ф-лы. 2 ил. S (Л

Description

Изобретение относитс  к вычисли- гельной технике и может быть использовано в арифметических устройствах ЭВМ.
Целью изобретени   вл етс  повышение быстродействи  и расширение ункциональных возможностей за счет - осуществлени  сложени  чисел как в обратном, так и в дополнительном кодах,
На фиго 1 представлена функциональна  схема устройства дл  сложени  чисел с первым вариантом построени  узла формировани  знака и сигналов переносаJ на фиг. 2 - функциональна  схема второго варианта пост- . роени  узла формировани  знака и сигналов переноса.
/Устройство содержит полусумматор 1, группы 2 и 3 полусумматоров, элементы И .4 и 5, элементы ИЛИ 6-8, группу 9 элементов ИЛИ, узел 10 фор мировани  знака и сигналов переноса , входы 11 и 12 первого и второго слагаемых, выход 13, выход 14 знака и вход 15 задани  режима работы устройства.
Узел 10 содержит входы 16 и 17 и выходы 18, 19 и 20.
В первом варианте построени  узел
10содержит полусумматор 21 и элемент ЗАПРЕТ 22, а во втором варианте - элемент ЗАПРЕТ 23, элемент
И 24, элемент ЗАПРЕТ 25 и элемент ИЛИ 26.
Устройство дл  сложени  чисел работает следующим образом.
Числа, поступашцге на входы
11и 12 устройства (фиг. 1), представлены и - 1 числовыми и одним знаковым разр дами, а результат -h числовыми разр дами 13 и также одним знаковьм разр дом 14. При этом, если на входе 15 задани  режима работы устройства есть единичньй сигнал, то положительные числа кодируютс  пр мыми, а отрицательные - обратными кодами. В случае, если на входе задани  режима работы устройства есть нулевой сигнал, то поло- Ж11тельные числа кодируютс  пр мыми , а отрицательные дополнительными кодами.
Пусть на входе 15 задани  режима . работы устройства присутствует единичньй сигнал. При поступлении чисел со значением кода 1 в (и- 1)-м разр де в (и- 1)-м полусумма торе группы 2 возникает на выходе перено-i
218383
-
.
. i
са сигнал 1, которьй через элемент ШШ 8 проходит на один из входов полусумматора 21 узла 10. В случае, если только дп  одного числа из
5 двух слагаемьк значение кода в
(h - 1)-м розр де равно 1, то на выходе суммы (h- 1)-го полусумматора группы 2 будет сигнал 1. При этом, если на втором входе (и- 1)10 го полусумматора группы 3 есть сигнал 1, то на выходе переноса этого полусумматора будет сигнал 1, который также через элемент ИЛИ 8 проходит на один из входов полусумJ5 матора 21 узла 10.
Если знаки поступающих чисел одинаковы , то на выходе суммы полусумматора 1 знакового разр да будет сигнал О и сигнал переноса с вы-
20 хода элемента ИЛИ 8 поступает через полусумматор 21 на его выход суммы,  вл ющийс  выходом h -го разр да суммы.
При отсутствии сигнала 1 на вы25 ходе элемента ИЛИ 8 сигнал суммы полусумматора 21 узла 10 соответствует сигналу суммы полусумматора 1 знакового разр да.
В случае, если знаки поступающих
I111I
30
35
40
45
50
55
чисел одинаковы и равны 1, то на выходе переноса полусумматора 1 знакового разр да, а следовательно, и на выходе элемента ШШ 6 по витс  сигнал 1, который поступает через элемент И 5 на один из входов полусумматора младшего разр да группы 3.
Если знаки поступающих чисел разные , то на выходе суммы полусумматора 1 , а следовательно, и на выходе переноса полусумматора 21 узла 10 при сигнале 1 на выходе элемента ИЛИ 8 по витс  сигнал 1, которьш через элементы ИЛИ 6 и И 5 также поступает на один из входов полусумматора младшего разр да группы 3.
Дл  исключени  вли ни  переходных процессов на результат суммировани , перенос старшего разр да в ; младший при сложении отрицательного и положительного чисел, сумма которых равна нулю, формируетс  сигнал элементом И 4, который равен 1, если все одноименные разр ды слагаемых, в том числе и знаковые, противопо- ложны, т.е. значени  сумм полусумматоров группы 2 равны 1.
Знаковый разр д суммы 14 формируетс  на элементах ЗАПРЕТ 22 и ИЛИ 7 с использованием полусзт матора 1 и
элемента ИЛИ 8, Так при наличии сигнала 1 на выходе элемента ИЛИ 8 знаковый разр д 14 равен 1 только дл  отрицательных чисел, В случае, когда сигнал на выходе элемента ИЛИ 8 равен О, знаковьй разр д 14 равен 1, если хот  бы одно из чисел отрицательно и на выходе элемента ЗАПРЕТ 22 есть сигнал 1.
Пусть на входе 15 задани  режима работы присутствует нулевой сигнал, указывающий, что положительные числа кодируютс  пр мыми, а отрицательные - дополнительными кодами.
При поступлении чисел со значением кода 1 в (и - 1)-м разр де в (и - 1)-м полусумматоре группы 2 воникает на выходе переноса сигнал 1, который через элемент ИЛИ 8 проходит на один из входов пол гсум- матора 21 узла 10. В случае, если только дл  одного слагаемого значение кода 1в (и - 1)-м разр де равно 1, то на выходе суммы (h- 1)-го полусумматора группы 2 будет сигнал 1. При этом, если на втором входе (h - 1)-го полусумматора группы 3 присутствует сигнал 1, то на выходе переноса этого полусумматора будет сигнал 1, который также через элемент ИЛИ 8 проходит на один из входов полусумматора 21 узла 10.
Если знаки поступающих чисел одинаковы , то на выходе суммы полусумматора 1 знакового разр да будет сигнал О и сигнал переноса с выхода элемента ИЛИ 8 поступает через полусумматор 21 узла 10 на его выход суммы,  вл ющийс  выходом н -го разр да суммы.
При отсутствии сигнала 1 на выходе элемента ИЛИ 8 сигнал суммы полусумматора 21 узла 10 соответствует сигналу суммы полусумматора 1 знакового разр да.
В случае, если знаки поступающих чисел одинаковы и равны 1, то на выходе переноса полусумматора 1 знакового разр да, а следовательно, и на выходе элемента ИЛИ 7 будет единичный сигнал. При наличии сигнала 1 на выходе элемента ИЛИ 8 знаковый разр д 14 равен 1 только дл  отрицательных чисел. В том случае , когда сигнал на выходе элемента ИЛИ 8 равен О, знаковый разр д 14 равен 1, если хот  бы одно из чисел отрицательно и„на выходе эле-
мента ЗАПРЕТ 22 узла 10 присутствует сигнал 1.
s
0
5
0
5
0
5
0

Claims (2)

1. Устройство дл  сложени  чисел, содержащее полусумматор, первую и вторую группы полусумматоров, группу элементов ИЛИ, первый элемент И, два элемента ИЛИ и узел формировани  знака и сигналов переноса, причем первые и вторые входы полусумматоров первой группы соединены с входами разр дов первого и второго слагаемых устройства, входы полусумматора соединены с входами знаков первого и второго слагаемых устройства , выходы суммы полусумматоров первой группы соединены с первыми входами соответствующих полусумматоров второй группы, второй вход i-го полусумматора второй группы, где , ...,h ,b - разр дность суммируемых чисел, соединен с выходом ( I - 1)-го элемента ИЛИ группы, выходы переноса полусумматоров первой и второй групп соединены с первыми и вторыми входами соответ- ствупщх элементов ИЛИ группы, выхо- .ды суммы полусумматоров второй группы соединены с выходами соответствующих разр дов устройства, выход и-го элемента ИЛИ группы соединен с первым входом узла формировани  знака и сигналов переноса, второй вход которого соединен с выходом суммы полусумматора, выход переноса которого соединен с первыми вхо- дами первого и второго элементов ИЛИ , входы первого элемента И соединены соответственно с выходами суммы полусумматоров первой группы и с выходом суммы полусумматора, выход первого элемента И соединен с вторым входом первого элемента ИЛИ, третий вход которого соединен с первым выходом узла формировани  знака и сигналов переноса, второй выход которого соединен с выходом (и + 1)-го разр да устройства, а третий выход - с вторым входом второго элемента ИЛИ, выход которого соединен с выходом знака устройства , отличающеес  тем, что, с целью повьшени  быстродействи  и расширени  функциональных возможностей за счет осуществлени  сложени  чисел как в обратном, так и в дополнительном кодах, устройство содержит второй элемент И, первый вход которого соединен с входом задани  режима работы устройства ,второй вход- с выходом первого элемента ИЛИ,а выход -с вторьмвходоь) первого полусумматора второй группы,
2. Устройство по п. 1, отличающеес  тем, что узел фор- мировани  знака и сигналов переноса содержит полусумматор и элемент ЗАПРЕТ, причем выходы переноса и суммы полусумматора соединены соответственно с первым и вторым выходами узла, третий выход которого соединен с выходом элемента ЗАПРЕТ, инверсный вход которого соединен с первым входом полусумматора и подключен к первому входу-узла, второй вход которого соединен с пр мым входом элемента ЗАПРЕТ и с вторым входом полусумматора.
3, Устройство по п. 1, отли чающеес  тем, что узел формировани  знака и сигналов перено- J са содержит два элемента ЗАПРЕТ, элемент И и элемент ИЛИ, причем пр мой вход первого элемента ЗАПРЕТ инверсный вход второго элемента ЗАПРЕТ и первый вход элемента И
10 соединены с первым входом узла, второй вход которого соединен с инверсным входом первого и пр мым входом второго элементов ЗАПРЕТ, а также с вторым входом элемента И,
J5 выход которого подключен к первому выходу узла, выходы первого и второго элементов ЗАПРЕТ соединены с соответтсвующими входами элемента ИЛИ, выход которого соединен с
20 вторым выходом узла, третий выход которого соединен с вькодом второго элемента ЗАПРЕТ.
L
.;I
(ffifff.2
Редактор M.Бандура
Составитель А.Степанов
Техред Т.Дубинчак Корректор М.Максимишинец
Заказ 1132/56 Тираж 673 Подписное
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
Филиал ППП Патент, г. Ужгород, ул. Проектна , 4
SU843741349A 1984-05-16 1984-05-16 Устройство дл сложени чисел SU1218383A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843741349A SU1218383A1 (ru) 1984-05-16 1984-05-16 Устройство дл сложени чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843741349A SU1218383A1 (ru) 1984-05-16 1984-05-16 Устройство дл сложени чисел

Publications (1)

Publication Number Publication Date
SU1218383A1 true SU1218383A1 (ru) 1986-03-15

Family

ID=21119250

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843741349A SU1218383A1 (ru) 1984-05-16 1984-05-16 Устройство дл сложени чисел

Country Status (1)

Country Link
SU (1) SU1218383A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авто1 ское свидетельство СССР № 788107, кл. G 06 F 7/50, 1980. Авторское свидетельство СССР № 1035599, кл. G 06 F 7/50, 1982. *

Similar Documents

Publication Publication Date Title
SU1218383A1 (ru) Устройство дл сложени чисел
RU2018927C1 (ru) Сумматор по модулю три
SU1103223A2 (ru) Устройство дл суммировани двоичных чисел
SU1298739A1 (ru) Устройство дл сдвига операндов
SU1300462A1 (ru) Устройство дл сложени
SU1290298A1 (ru) Арифметическое устройство
SU1259249A1 (ru) Последовательный сумматор кодов с иррациональными основани ми
SU1208550A1 (ru) Двоично-дес тичный сумматор
SU1104511A1 (ru) Устройство дл извлечени квадратного корн
SU1259257A1 (ru) Устройство дл извлечени квадратного корн
US5239499A (en) Logical circuit that performs multiple logical operations in each stage processing unit
RU2051406C1 (ru) Устройство формирования сигналов фабера-шаудера
SU1087987A1 (ru) Устройство дл суммировани двоичных чисел
SU1188731A1 (ru) Устройство дл сложени @ -разр дных чисел в избыточной системе счислени
SU1501169A1 (ru) Формирователь кода маски
SU1141401A1 (ru) Устройство дл вычислени разности двух чисел
SU1341632A1 (ru) Устройство дл суммировани избыточных кодов
RU2022467C1 (ru) Реверсивный преобразователь двоично-десятичного кода в двоичный
SU1327092A1 (ru) Комбинационный сумматор
SU1193659A1 (ru) Устройство дл сравнени двух @ -разр дных двоичных чисел
SU898420A1 (ru) Устройство дл сравнени двоичных чисел
SU985781A1 (ru) Сумматор в коде "М из N
RU2090924C1 (ru) Вычислительное устройство по модулю три
SU1291973A1 (ru) Устройство дл делени
SU1221758A1 (ru) Преобразователь двоично-дес тичного кода в двоичный