SU1385128A1 - Устройство дл суммировани частотно-импульсных сигналов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управл ющих системах. Цель изобретени  - упрощение, повыщениё быстродействи  и точности устройства. Предложенное устройство содержит блок 1 управлени , генератор 2 тактовых импульсов, три счетчика 3, 4, 5, накапливающий сумматор 6, управл емый делитель 7 частоты, регистр 8, мультиплексор 9 и элемент И 10 с соответствующими св з ми. Блок 1 управлени  устройства содержит два элемента И, элемент ИЛИ, счетчик и программируемую логическую матрицу с соответствующими св з ми . Устройство формирует равномерную частотно-импульсную последовательность,  вл ющуюс  суммой двух входных частотно- импульсных последовательностей, с точностью до дискрета генератора тактовых импульсов . 1 з.п. ф-лы, 2 ил., 1 табл. с S

Description

(Л

со сх ел

1С

00

Изобретение относитс  к вычислительной технике и может быть использовано при построении арифметико-логических устройств в информационно-измерительных и управл ющих системах.

Цель изобретени  - упрощение устройства , повыщение быстродействи  и точности .

На фиг. 1 представлена функциональна  схема устройства дл  суммировани  частотно-импульсных сигналов; на фиг. 2 - функциональна  схема блока управлени  устройства.

Устройство содержит блок 1 управлени , генератор 2 тактовых импульсов, первый, второй и третий счетчики 3-5, накапливающий сумматор 6, управл емый делитель 7 частоты, регистр 8, мультиплексор 9 и элемент И 10, причем выход генератора 2 тактовых импульсов соединен с счетными входами первого, второго и третьего счетчиков 3-5, синхровходом накапливающего сумматора 6 и информационным входом управл емого делител  7 частоты, первый и второй информационные входы блока 1 управлени  соединены соответственно с первым и вторым информационными входами устройства, режимный вход блока 1 управлени  соединен с выходом сигнала переполнени  накапливающего сумматора бис первым входом элемента И 10, второй вход которого соединен с выходом управл емого делител  7 частоты и с выходом устройства , а выход элемента И 10 соединен с тактовым входом регистра 8 и с входом сброса блока 1 управлени , первого, второго и третьего счетчиков 3-5 и накапливающего сумматора 6, информационные входы которого соединены соответственно с разр дными выходами мультиплексора 9, входы первой группы которого соединены соответственно с разр дными выходами первого счетчика 3, входы второй группы мультиплексора 9 соединены соответственно с разр дными выходами второго счетчика 4, выполненного вычитающим, управл ющий вход которого соединен с первым выходом блока

1 управлени , второй выход которого соединен с управл ющим входом первого счетчика 3, управл ющий вход накапливающего сумматора б соединен с третьим выходом блока 1 управлени , четвертый выход которого сое- динен с управл ющими входами мультиплексора 6 и третьего счетчика 5, разр дные выходы которого соединены соответственно с информационными входами регистра 8, разр дные выходы которого соединены соответственно с установочными входами управл емого делител  7 частоты.

Блок 1 управлени  содержит первый и второй элементы И 11, 12, элемент ИЛИ 13, счетчик 14 и программируемую логическую матрицу 15, причем разр дные выходы счетчика 14 соединены соответственно с установочными входами программируемой логической матрицы 15, управл ющий вход которой соединен с режимным входом блока Г управлени , первые входы первого и второ- 0 го элементов И 11 и 12 соединены соответственно с первым и вторым информационными входами блока I управлени , второй вход первого элемента И 11 соединен с первым выходом программируемой логической матрицы 15, второй выход которой соединен с вторым входом второго элемента И 12, выходы первого и второго элементов И 11 и 12 соединены с входами элемента ИЛИ 13, выход которого соединен со счетным входом счетчика 14, вход установл ки в «О которого соединен с входом сброса блока управлени , третий, четвертый, п тый и щестой выходы программируемой логической матрицы 15 соединены соответственно с первым, третьим, четвертым и вторым выходами блока 1 управлени .

Программируема  логическа  матрица 15 в соответствии с кодом на установочных входах и логическим сигналом на управл ющем входе формирует на своих выходах сигналы, соответствующие режимам работы А..Е согласно таблице, где К - 0 выходной код счетчика 14, X -сигнал на знаковом выходе накапливающего сумматора 6 с содержимым С.

5

О

1

о

1

о

о

Режим А - ожидание начала периода Т|. При этом генератор 2, делитель 7 частоты и регистр 8 обеспечивают формирование выходных импульсов устройства с периодом , определ емым содержимым регистра 8, элемент И 10 закрыт по первому входу , счетчики 3, 4, 5 и накапливающий сумматор 6 установлены в «О, на всех выходах управл ющего блока 1 управлени  - нулевой сигнал, к информационному входу сумматора 6 подключен через мультиплексор 9 выход счетчика 3.

В момент прихода первого импульса на первый вход блока 1 управлени  (момент начала периода Ti) устройство переходит в режим Б.

Режим Б - определение периода TI и первого слагаемого суммы (Ti-j- Т2).

При этом в течение периода Ti тактовые импульсы поступают на входы счетчиков 3 и 4, в результате к моменту поступлени  второго импульса на первый вход управл ющего блока (импульс,а окончани  периода Ti) в счетчике 3 будет сформировано числом Mi, а в счетчике 4 - дополнительный код числа -MI, этот импульс переводит устройство в режим В.

Режим В - ожидание начала периода Т2, Режим аналогичен режиму А с тем отличием , что в режиме А устройство реагирует на импульс начала Ti, не реагиру  на импульсы, поступающие на второй вход устройства , а в режиме В оно реагирует на импульс начала Та и Hg реагирует на импульсы периода Ть

Режим Г - определение суммы (Ti+Ta) и вычисление произведени  ТгТ2. В этом режиме единичный сигнал поддерживаетс  на разрешающих входах счетчика 4 и накапливающегос  сумматора 6, заканчиваетс  режим в момент прихода импульса окончани  Т2, к этому моменту в счетчике 4 будет сформирован дополнительный код суммы - (М|+ М2) -М4; кроме того, поскольку каждый из М2 тактовых импульсов вызывает прибавление к содержимому накапливающего сумматора 6 числа Mi, из счетчика 3, то в сумматоре 6 будет сформировано произведение Mi M2.

Режим Д - деление произведени  Ti T2 на сумму Ti4- Т2. В этом режиме единичный сигнал снимаетс  с разрешающего входа счетчика 4, сохран етс  на входе накапливающегос  сумматора 6 и устанавливаетс  на входе счетчика 5, а также на управл ющем входе мультиплексора 9, так что к информационному входу накапливающего сумматора 6 будет подключен теперь выход счетчика 4. Каждый тактовый импульс вызывает в этом режиме прибавление содержимого счетчика 4 к содержимому с сумматора 6 и увеличение на единицу содержимого счетчика 5. Работа в этом режиме заканчиваетс , когда на знаковом выходе

сумматора 6 по витс  сигнал . К этому моменту в счетчик 5 поступит столько импульсов , сколько раз можно вычесть М4 из М| М2 до получени  отрицательного

остатка, т.е. цела  часть частного Mi M2/M4. С по влением сигнала устройство переходит в режим Е.

Режим Е - ожидание очередного выходного импульса устройства, выполн ющего

передачу числа Mj из счетчика 5 в регистр 8 и устанавливающего исходное состо ние всех блоков за исключением регистра 8. Это ожидание необходимо дл  исключени  сбоев в работе управл емого делител  7 частоты. Его выходной импульс, пройд  через открытый в режиме Е элемент И 10, возвращает устройство в режим А. С этого момента период выходных импульсов устройства становитс  равным новому значению Тз, а устройство начинает следующий цикл определени  текущего значени  Тз, соответствующего

новым значени м периодов Ti и Т2.

В соответствии с формированием блоком 1 управлени  выходных сигналов устройство работает следующим образом.

Выходна  частота устройства Гз определ етс  равенством

f3 fl+f2(1)

ИЗ которого следует

13

.ii

fi+f2 1; + 4, , (а)

0

Устройство формирует в счетчике 5 цифровой код Mj Т, /TO периода выходной частоты, передаваемый затем в регистр 8. В результате импульсы на выходе управл 5 емого делител  7 частоты,  вл ющемс  выходом устройства, следуют с периодом Тз, т.е. с частотой, определ емой равенством (1), причем значение Тз циклически формируетс  в соответствии с текущими значени ми TI и Т2.

Принцип формировани  величины Мз заключаетс  в следующем.

Вначале на счетчике 3 формируетс  код MI TI/TO периода первого входного сигнала устройства - путем подсчета числа такто5 вых импульсов в течение времени Ti. Одновременно эти же тактовые импульсы поступают на вычитающий вход счетчика 4, вследствие чего в нем формируетс  дополнительный код числа -М|. После этого тактовые импульсы в течение очередного

0 периода Т2 второго входного сигнала устройства поступают на вход счетчика 4, в котором к концу этого периода будет сформирован дополнительный код числа -М4 -(Mi+M2), где М2 Тг/То, т.е.

М4 (Т,+ Т2)/То.(3)

- Кроме того, каждый тактовый импульс, поступающий в течение этого периода Т2, вызывает прибавление содержимого М| счетчика 3 к нулевому исходному содержимому

с накапливающего сумматора 6, в результате к моменту окончани  Т2 получают

С .,.+ Mi MiM2

(4)

М2 слагаемых

С момента окончани  Тг мультиплексор 9 переключает информационный вход накапливающего сумматора 6 с выхода счетчика 3 на выход счетчика 4. Теперь каждый так- товый импульс вызывает вычитание из содержимого с накапливающего сумматора 6 числа М, а также если выполн етс  условие

С О,(5)

добавление единиц к нулевому содержимому счетчика 5. Вычитание прекращаетс , когда условие (5) перестает выполн тьс  (по вл етс  сигнал Х 1 на выходе переполнени  накапливающего сумматора 6). К этому моменту в счетчике 5 будет сформировано числом Мз MiM2/M4;

Мз Т|Т2/(Т,+Т2)То Тз/То,(6)

т.е. код периода выходного сигнала устройства , обеспечивающий выполнение равенства (1) с точностью до погрещности дискретности .

Claims (2)

1. Устройство дл  суммировани  частотно-импульсных сигналов, содержащее генератор тактовых импульсов, первый, второй и третий счетчики, блок управлени , элемент И и управл емый делитель частоты, выход которого соединен с выходом устройства, отличающеес  тем, что, с целью упрощени , повыщени  быстродействи  и точности в него введены мультиплексор, регистр и накапливающий сумматор, причем выход генератора тактовых импульсов соединен со счетными входами первого, второго и третьего счетчиков, информационным входом управл емого делител  частоты и с синхро- входом накапливающего сумматора, первый и второй информационные входы блока управлени  соединены соответственно с первым и вторым информационными входами устройства, режимный вход блока управлени  соединен со знаковым выходом накап

ливающего сумматора и с первым входом элемента И, второй вход которого соединен

0

0

5

5

0

5

с выходом управл емого делител  частоты, а выход элемента И соединен с тактовым входом регистра и входами сброса блока управлени , первого, второго и третьего счетчиков накапливающего сумматора, информационные входы которого соединены соответственно с разр дными выходами мультиплексора , входы первой группы которого соединены соответственно с разр дными выходами первого счетчика, входы второй группы мультиплексора соединены соответственно с разр дными выходами второго счетчика, выполненного вычитающим, управл ющий вход которого соединен с первым выходом блока управлени , второй выход которого соединен с управл ющим входом первого счетчика, управл ющий вход накапливающего сумматора соединен с треть им выходом блока управлени , четвертый выход которого соединен с управл ющими входами мультиплексора и третьего счетчика , разр дные выходы которого соединены соответственно с информационными входами регистра, разр дные выходы которого соединены соответственно с установочными входами управл емого делител  частоты.

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит программируемую логическую матрицу, счетчик, элемент ИЛИ, первый и второй элементы И, причем разр дные выходы счетчика соединены соответственно с установочными входами программируемой логической матрицы, управл ющий вход которой соединен с режимным входом блока управлени , первые входы первого и второго элементов И соединены соответственно с первым и вторым информационными входами блока управлени , второй вход первого элемента И соединен с первым выходом программируемой логической матрицы, второй выход которой соединен с вторым входом второго элемента И, выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которого соединен со счетным входом счетчика, вход установки в «О которого соединен с входом сброса блока управлени , третий, четвертый, п тый и щестой выходы программируемой логической матрицы соединены соответственно с первым, третьим, четвертым и вторым выходами блока управлени .