SU687589A1 - Устройство преобразовани медленномен ющейс частоты в код - Google Patents

Description

Изобретение относитс  к измерител ной технике и автоматике и может най ти применение в качестве преобразователей сигналов частотных датчиков сигналов аналоговых преобразователей напр жение - код с промежуточным пре образованием в частоту, Известно устройство преобразовани мен ющейс  частоты в код, которое представл ет собой частотомер средне го значени , . содержащее устройство управлени , генератор импульсов и счетчики, соединенные с устройством управлени  1. Однако код, вырабатьшаел«лй этим устройством, не соответствует мгновенному значению преобразуемой частоты ни в начале, ни в конце интервала преобразовани . Наиболее близким по технической сущности к изобретению  вл етс  преобразователь , содержащий последовательно соединенные элементы И и счет чик импульсов, при этом управл ющий вход элемента И подключен ,к устройст ву управлени , второй элемент И, одним входом подключенный к источнику преобразуемой.частоты, а вторым - к устройству управлени , а также допол нительные счетчик среднего значени , схему переноса кода и функциональный генератор импульсов (2, Однако дл  нормальной работы этого устройства необходимо знать эаранее скорость изменени  преобразуемой частоты дл  того, чтобы имелась возможность управл ть частотой функционального генератора импульсов, а также то, что перед началом фиксированного интервала времени в счетчик среднего значени  должно заноситьс  некоторое число, пропорциональное разностной частоте за этот фиксированный интервал времени. Кроме того отсутствие у устройства управлени  входов, на которые подавалась бы измер ема  частота, приводит к принципиальной невозможности автоматического определени  разностной частоты, а следовательно и невозможности автоматического изменени  частоты функционального генератора импульсов. Следовательно известное устройство принципиально не в состо нии при описанных св з х обеспечить преобразование медпенномен ющейс  частоты в код. Все это .вместе вз тое приводит fK сложности процесса подготовки известного устройства к преобразованию и ограничивает;функциональные воз1 йжности ycTpoflctBa преобразованием |частот, мен ющихс  с посто нной и заранее известной скоростью.

Целью изобретени   вл етс  упрощение процесса измерени , повышение надежности и расширение диапазона изменени  преобразуемых частот.

Достигаетс  это тем, что в устройство дл  преобразовани  медленномен ющейс  частоты в код, содержащее два элемента И, управл ющие входы которых подключены соответственно к первому и второму выходам блока управлени , вход первого элемента И подключен к входной шине устройства и реверсивный счетчик, дополнительно введены два элемента И и дешифратор , причем входы второго и двух дополнительных элементов И подключены к входной шине устройства, выходы первого и второго элементов И подключены соответственно к первому и второму суммирующим входам реверсивного счетчика, к вычитающим входам которого подключены выходы дополнительных элементов И, выходы реверсивного счетчика поразр дно соединены с входами дешифратора, выход которого подключен к входу блока управлени , третий и четвертый выходы которого соединены с управл ющими входами соответственно первого и второго дополнительных элементов И; блок упрайлени  содержит п ть установочных триггеров, счетный триггер, четыре элемента ИЛИ, п ть элементов И, два формировател  коротких импульсов , генератор импульсов, пересчетную схемур элемент задержки и элемент НЕ, причем выход генератора импульсов через последовательно соед 1ненные пересчетную схему и первый формирователь коротких импульсов подключен к первым входам первого и второго элементов И и к входу элемента задержкир выход которого соединен с единичным входом первого установочного триггера, один выход которого через второй элемент И соединен с входом счетного триггера и с первым входом третьего элемента И другой выхо первого установочного триггера через первый элемент И подключен к nepaoN входу первого элемента ИЛИ и единичному входу второго установочного триггера, единичный выход которого третьим выходом блока управлени , вход генератора импульсов и управл ющий вход второго элемента ИЛИ подключены к шике запуска, выход счетного триггера через второй формирователь коротких импульсов подключен к п той выходной шине блока управлени , к единичному аходу третьег установочного триггера и к нулевому входу четвертого устаковочного триггера , единичный выход которого соединен с первой выходной шиной блока управлени  и с первым входом третьего элемента ИЛИ, второй вход которого соединен с единичным выходом третьего установочного триггера и с четвертым выходом блока управлени , выход третьего элемента ИЛИ подключен через элемент НЕ к второму входу третьего элемента И и первому входу четвертого элемента И, и через п тый элемент И - к первому входу четвертого элемента ИЛИ, второй вход которого подключен к ьыходу третьего элемента И и к второму входу первого элемента ИЛИ, выход которого соединен с нулевым входом п того установочного триггера, единичный выход которого  вл етс  вторым выходом блока управлени , нулевые входы второго и третьего установочных триггеров, а также первый вход п того и второй вход четвертого элементов И соединены с входной шиной блока управлени , выход четвертого элемента ИЛИ подключен к единичному входу четвертого установочного триггера, а выход четвертого элемента через второй элемент ИЛИ соединен с единичным входом п того установочного триггера.

Такое выполнение устройства дает возможность начинать преобразовани  в любой момент времени без предварительного значени  скорости изменени  частоты или начального значени  частоты , а также производить преобразование при любых изменени х частоты как в сторону уменьшени , так и в сторону увеличени .

На фиг. 1 изображена функциональна  схема устройства дл  преобразовани  медленномен ющейс  частоты в код на фиг. 2 - функциональна  схема блока управлени .

Устройство дл  преобразовани  медленномен ющейс  частоты в код содержит четыре элемента И 1-4, первые входы которых подключены к входной шине устройства, вторые входы элемента И подключены к четырем выходам блока управлени  5, при этом выход элемента И 1 подключен к первому суммирующему входу реверсивного счетчика б, выход элемента И 2 к второму суммирующему входу реверсивного счетчика 6, выход элемента И 3 подключен к первому вычитающему входу реверсивного счетчика 6 и выход элемента И 4 подключен к второму вычитающему входу реверсивного счетчика 6. Выходы разр дов реверсивного счетчика б через дешифратор 7 нулевого состо ни  подключены к первому входу блока управлени  5 и непосредственно к блоку 8 индикации с пам тьюf управл ющий вход которого присоединен к п тому выходу блока управлени . Второй вход блока управлени  служит дл  подачи сигнала зацус .ка. Блок управлени  5 содержит п ть установочных триггеров 9-13, счетный триггер 14, четыре элемента ИЛИ 15-1 п ть элементов И 19-23, два формировател  коротких импульсов 24 и 25, генератор импульсов 26, пересчетную схему 27, элемент задержки 28 и элемент НЕ 29. При этом единичный вход триггера 9 через элемент ИЛИ 15 подключен непосредственно к входу запуска и к управл ющему входу запуска мого генератора импульсов 26, а чере элемент И 19, второй вход которого подключен к выходу элемента НЕ 29 и к входу элемента И 23, подключен к выходу дешифратора 7, соединенному .также с нулевыми входами триггеров 10 и 11 и с первым входом элемента И 22, второй вход которого подключен к входу элемента НЕ 29, а через элемент ИЛИ 17 св зан с единичными выходами триггеров 11 и 12. Запускае мый генератор импульсов через последовательно соединенные пересчетную схему 27, формирователь коротких импульсов 24, элемент задержки 8, триггер-13, элемент И 21, триггер 14 и формирователь коротких импульсов 25 соединен с выходом блока управлени  5, подключенным к блоку индикации с пам тью 8, с нулевым входом триггера 12 и с единичным входом триггера 11, при этом выход формировател  коротких импульсов 24 подключен к второму входу элемента И 21, выход которого подключен также к вто рому входу элемента И 23, выход которого подключен к входам элементов ИЛИ 16 и 18, соединенных выxoдa ш соответственно с нулевым входом триг гера 9 и с единичным входом триггера 12, при этом второй вход элемента ИЛИ 18 соединен с выходом элемента И 22, Кроме того выход формировател  24 соединен с первым входом элемента И 20, второй вход которого подключен к нулевому выходу триггера 13, а выход - к второму входу элемента ИЛИ 1 и к единичному входу триггера 10. Единичные выходы триггеров 9-12  вл ютс  соответственно вторым, третьим , четвертым и первым выходами блока управлени  5, а нулевые входы всех триггеров, входы сброса счетчикового делител  частоты и генератора импульсов 26 подключены к шине установки устройства в исходное состо ние . В исходном положении (после подачи на шину установки устройства в ис ходное состо ние сигнала установки) реверсивный счетчик установитс  в ну левое состо ние, так ;же как и пересчетна  схема 27, в нулевое состо ни станов тс  также триггеры 9-12, причем элементы И 1-4 оказываютс  закры TfjMH, и триггеры 13,и 14, причем эле мент И 21 запираетс , а элемент И 20 оказываетс  открытым. Поскольку на первом и четвертом выходах блока 5 отсутствуют высокие потенциа.ггы, элемент И 22 закрыт, а на выходе элемента НЕ 29 существует высокое напр жение , открывающее элементы И 19 и 23. Генератор импульсов 26 сигналов не вырабатывает. В таком состо нии устройство находитс  до подачи запускающего сигнала на шину запуска. Запускающий сигнал . воздействует на запускаемый генератор импульсов 26, который начинает генерировать импульсные сигналы стабильного периода Тд, поступающие на пересчетную схему 27 с коэффициентом делени  К. Одновременно с запуском генератора 26 сигнал с шины запуска поступает через элемент ИЛИ 15 на единичный вход триггера 9, триггер переходит в единичное состо ние, при котором на управл ющий вход элемента И 2 поступает высокий потенциал, открывает его, через него с входной шины на. суммирующий вход первого разр да реверсивного счетчика поступают импульсные сигналы преобразуемой частоты . В момент времени t , соответствующий интервалу 0,5 Т - , после по влени  импульса запуска на выходе пересчетной схемы 27 по вл етс  первый сигнал в виде высокого потенциала , преобразуелый формирователем 24 в короткий импульс, который через открытый элемент И 20 поступает на единичный вход триггера 10 и через элемент ИЛИ 16 на нулевой вход триггера 9. В результате этого высокий потенциал на втором выходе блока управлени  прекращаетс  и элемент И 2 закрываетс , а триггер 10 переходит в единичное состо ние, на его выходе по вл етс  высокий потенциал, открывающий элемент И 3, в результате чего импульсы преобразуемой частоты с входа устройства подаютс  на вьлчнтающий вход первого разр дареверсивного счетчика 6. В результате поступлени  измен ющейс  частоты f в течение интервала времени от момента запуска до момента t.j на суммирующий вход первого разр да реверсивного счетчика к моенту tj число импульсов, поступающих на счетчик, определ етс  при линейном изменении входной частоты зависимостью NO- (f,-1-0,25 Л f) 0,5 T«f, где fo - мгновенное значение частоты в момент начала измерений (при t 0) ; Af - приращение частоты за длительность некоторого фиксированного интервала 2 Kg Т Кроме поступлени  сигнала с формиовател  24 на триггеры 9 и 10, он

элемент задержки 28 поступает на единичный вход триггера 13, триггер при этом переходит в единичное состо ние, причем закрываетс  элемент И 20 и открываетс  элемент И 21,

Поступление импульсов входной преобразуемой последовательности на вычитающий вход первого разр да реверсивного счетчика происходит до тех пор, пока счетчик не обнулитс . При этом срабатывает дешифратор нул  7, на его выходе по вл етс  сигнал, который поступает на нулевой вход триггера 11, подтвержда  его исходное состо ние , на нулевой вход триггера 10, возвраща  его в исходное состо ние и прекраща  подачу импульсов преобразуемой последовательности на вычитающий вход первого разр да реверсивного счетчика, и через элемент И 19, открытый высоким потенциалом на выходе элемента НЕ 29, и элемента ИЛИ 15 на единичный вход триггера 9, перевод  его в единичное состо ние, открыва  элемент И 2 и обеспечива  поступление преобразуемой последовательности вновь на суммирующий вход первого каскада реверсивного счетчика 6. Этот процесс продолжаетс  до момента времени tj,, отсто щего от момента запуска на интервал Т, В этот момент времени t на выходе пересчетной схемы 27 по вл етс  высокий потенциал, преобразуемый формирователем 24 в короткий импульс, который через открытый элемент И 21 поступает, во-первых, на триггер 14 и переводит его в единичное состо ние, при котором на нулевом выходе, соединенном с формирователем 25 исчезает высюкий потенциал , во-вторых, на элемент И 23, который до этого был открыт высоким потенциалом с выхода элемента НЕ 29, проходит элемент И 23 и через элемент ИЛИ. 16 поступает на нулевой вход триггера 9, который перебрасыветс  в нулевое состо ние и закрывает элемент И 2, а также с выхода элемента И 23 через элемент ИЛИ 18 поступает на единичный вход триггера 12р который вырабатывает на своем единичном выходе высокий потенциал, открывающий элемент И 1, Входна  преобраз уема  последовательность через элемент И 1 после момента tj поступаетна суммирующий вход второго разр да реверсивного счётчика б.

К моменту времени tj, в счетчике присутствует положительный код N, соответствуюсдай разности

% - N. - N. ,

где N«, количество периодов преобразуемого сигнала, в интервале времени от tj во

Нетрудно подсчитать, что N. (fj +0, 2 5uf) О ,5% (fo-5-0 , 75Af) О , БТ где f,j мгновенна  частота исследуемого процесса в момент , равна  fy + 0,5Af .

При этом N2,N. -No.,5uf 0,,25Д Т,

Начина  с момента времени t импульсы входной преобразуемой, последовательности подаютс  на суммирующий вход второго разр да счетчика, что равносильно тому, что на суммирующий вход первого разр да этого счетчика подаетс  удвоенна  частрта входной чмпульсной последовательности. Этот процесс заполнени  счетчика удвоенной частотой

продолжаетс  до момента времени t, отсто щего от момента f на интервал времени 0,5 Тхр, В момент времени tjна выходе пересчетной схемы 27 по вл етс  импульс, укорачиваетс  формирователем 24 и через элемент И 21 поступает на счетный вход триггера 14, Напомним, что к этому моменту времени элемент И 20 закрыт низким потенциалом на нулевом выходе триггера 13, элемент И 23 закрыт отсутствием потенциала на выходе элемента НЕ 29 из-за наличи  потенциала ча выходе триггера 12,

Триггер 14 мен ет свое состо ние, в результате чего на его нулевом выходе по вл етс  сигнал, который укорачиваетс  формирователем 25 и поступает на п тый выход блока управлени . На нулевой вход триггера 12 и на. единичный вход триггера 11. Триггеры перебрасываютс , в результате чего элемент И 1 закрываетс , а элемент И 4 открываетс  и импульсы входной преобразуемой последовательности поступают на вычитающий вход второго разр да реверсивного счетчика.

Следовательно, к моменту времени tj в счетчике оказываетс  записанный код Nj .

где NJ.JI - удвоенное количество импульсов , поступившее на счетчик в интервале от tji, до tj , (,25Af) Тф 0,5(fo -И,25Л) Тф.

Здесь f - мгновенное значение измер емой частоты в момент времени t ta, равное fo -f Af.

При этом .

N3 Nx+Ni..-3 0,254fT j,+ (fo+l,25Af) ( +1,5л) Tqj,

где fi - мгновенное значение преобразуемой частоты в момент времени t t} .

Таким образом уже в момент времени t t,, т,е, через промежуток времени в 1,5 Тф после начала преобразовани  код, содержащийс  в счетчике 6, пропорционален с некоторым коэффициентом Тф мгновенному значению преобразуемой частоты в этот же момент времени . Содержание счетчика б в этот момент можно отразить на табло блока индикации, что и осуществл етс  си.гналом п того выхода блока управлени .

Начина  с момента времени Ц, производ тс  обычные циклы измерений, дл щиес  в течение интервалов t Тф Эти интервалы ограничиваютс  двум  приодами сигналов с формировател  24, поступающих через элемент И 21 на счетный вход триггера 14, вырабатыващего импульсы считывани  показаний со счетчика б, В начале каждого из этих интервалов (так же как после момента tj) производитс  вычитание импульсов через вычитающий вход второго разр да счетчика (т.е. вычитани с удвоенной частотой) до обнулени  счетчика 6. В момент обнулени  счетчика на вьоходе дешифратора нул  7 по вл етс  сигнал, подтверждающий нулевое состо ние триггера 10, переводщий триггер 19 в нулевое состо ние и через элемент И 22 и элемент ИЛИ 1 перевод щий триггер 12 в единичное состо ние. При этом прекращаетс  поступление входной преобразуемой последовательности на вычитающий вход второго разр да счетчика и начинаетс  поступление этой последовательности на суммирующий вход второго же разр да. Другими словами, начина  с момента tn, суммирование и вычитание числа периодов входной последовательности производитс  как бы с удвоенной частотой.

Таким образом, в интервале от t до t/j tj-f Тфна счетчик поступит количество импульсов, равное (fg+0 ,5Д) Tip, что равносильно Н.ц (2fj-(-Af)T.

.При работе на вычитание компенсируетс  число импульсов N0 f« ф, следовательно , в момент t код счетчика будет представл ть собой число Nj (fj+Д)Тф( Тф, т.е. в момент tq этот код пропорционален мгновенному значению измер емой частоты. Содержание счетчика 6 индицируетс  блоком индикации 8.

Результат преобразовани  (код в счетчике 6 в моменты t i.-j Т) не зависит от величины и знака изменени  частоты uf в данном интервале Тф. Следовательно, предлагаемое устройство без вс ких изменений может служить дл  преобразовани  и индикации мгновенных значений как возрастающей, так и уменьшающейс , равно как и неизменной , частоты.

Дл  нормальной работы предлагаемого устройства нет необходимости знать заренее скорость изменени  преобразуемой частоты в любом из интервалов Тф|, нет необходимости знать разностную частоту за фиксированный интервал времени Тф и заносить число, пропорциональное этой разностной частоте , в счетчик. В данном устройстве нет необходимости примен ть функцио aльный генератор импульсов, что сулественно упрощает схему устройства

и его конструкцию. Возможность работы устройства с любым изменением частоты (по величине и знаку) расшир ет функциональные возможности данного устройства.

Claims (2)

1. Устройство дл  преобразовани  медленномен ющейс  частоты в код содержащее два элемента И, управл ющие входы которых подключены соответственно к первому, и второму выходам блока управлени , вход первого элемента И подключен к входной шине устройства и реверсивный счетчик, отличающеес  тем, что, с целью упрощени  процесса измерени повышени  надежности и расширени  диапазона изменени  преобразуемых частот, в него дополнительно введен два элемента И и дешифратор, причем входы второго и двух дополнительных элементов И подключены к входной шине устройства, выходы первого и второго элементов И подключены соответственно к первому и второму;суммирующим входам реверсивного счетчика к вычитающим входам которого подключены выходы дополнительных элементов И, выходы реверсивного счетчика поразр дно соединены с входами дешифратора , выход которого подключен к входу блока управлени , третий и четвертый выходы которого соединены с управл ющими входами соответственно первого и второго дополнительных элементов И.

2. Устройство по п. 1, отличающеес  тем, что блок управлени  содержит п ть установочных триггеров, счетный триггер, четыре элемента ИЛИ, п ть элементов И, два формировлтел  коротких импульсов, генератор импульсов, пересчетную схему , элемент задержки и элемент НЕ, причем выход генератора импульсов через последовательно соединенные пересчетную схему и первый формирователь коротких импульсов подключен к первым входам первого и второго элементов И и к входу элемента задержки , выход которого соединение единичным входом, первого установочного триггера, один выход которого через второй элемент И соединен с входом счетного триггера и с первым входом третьего элемента И, другой выход первого установочного триггера через первый элемент И подключен к первому входу первого элемента ИЛИ И единичному входу второго установочного триггера, единичный выход которого  вл етс  третьим выходом блока управлени , вход генератора импульсо и управл ющий вход второго элемента ИЛИ подключены к шине запуска, выход