JP3256253B2 - パルス密度変調形ｄ／ａ変換回路 - Google Patents
パルス密度変調形ｄ／ａ変換回路Info
- Publication number
- JP3256253B2 JP3256253B2 JP33776791A JP33776791A JP3256253B2 JP 3256253 B2 JP3256253 B2 JP 3256253B2 JP 33776791 A JP33776791 A JP 33776791A JP 33776791 A JP33776791 A JP 33776791A JP 3256253 B2 JP3256253 B2 JP 3256253B2
- Authority
- JP
- Japan
- Prior art keywords
- command value
- pdm
- circuit
- error
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パルス密度変調（Puls
e Density Modulation：ＰＤＭ）によるＤ／Ａ変換回路
に関し、詳しくはＤ／Ａ変換の応答性及び直線性を向上
させたＰＤＭ形Ｄ／Ａ変換回路に関する。
e Density Modulation：ＰＤＭ）によるＤ／Ａ変換回路
に関し、詳しくはＤ／Ａ変換の応答性及び直線性を向上
させたＰＤＭ形Ｄ／Ａ変換回路に関する。
【０００２】
【従来の技術】ＰＤＭは、ある一定周期内に存在するパ
ルス数（すなわちパルス密度）をもって信号を変調する
変調方式として知られている。そして、このＰＤＭを利
用すれば、図５に示すように、例えばＰＤＭ回路２０１
に入力されるディジタル指令値“１００”に対しクロッ
クＣＫに基づいて一定周期Ｔ内に１００個のパルスを
得、これを１次フィルタ２０２等に入力させてアナログ
出力値“１００”に変換するＤ／Ａ変換回路２００を構
成することができる。
ルス数（すなわちパルス密度）をもって信号を変調する
変調方式として知られている。そして、このＰＤＭを利
用すれば、図５に示すように、例えばＰＤＭ回路２０１
に入力されるディジタル指令値“１００”に対しクロッ
クＣＫに基づいて一定周期Ｔ内に１００個のパルスを
得、これを１次フィルタ２０２等に入力させてアナログ
出力値“１００”に変換するＤ／Ａ変換回路２００を構
成することができる。
【０００３】このように構成されたＤ／Ａ変換回路２０
０において、ＰＤＭ回路２０１によるＤ／Ａ変換の応答
性を上げるには、パルス密度の最小値を決めるクロック
ＣＫの周波数を上げればよいが、クロック周波数を上げ
ると、ＰＤＭ回路２０１に使用されるデバイスの応答性
が問題になってくる。すなわち、クロック周波数を上げ
ていくと、上記デバイスから出力されるパルスの幅が短
くなるが、図６に示すように入力パルスに対する出力パ
ルスの立上り時及び立下り時の遅れｔdH，ｔdL（ｔdH≠
ｔdL）が著しくなり、これらの差Δｔ＝ｔdH−ｔdLがＤ
／Ａ変換の直線性を損なう原因となっていた。
０において、ＰＤＭ回路２０１によるＤ／Ａ変換の応答
性を上げるには、パルス密度の最小値を決めるクロック
ＣＫの周波数を上げればよいが、クロック周波数を上げ
ると、ＰＤＭ回路２０１に使用されるデバイスの応答性
が問題になってくる。すなわち、クロック周波数を上げ
ていくと、上記デバイスから出力されるパルスの幅が短
くなるが、図６に示すように入力パルスに対する出力パ
ルスの立上り時及び立下り時の遅れｔdH，ｔdL（ｔdH≠
ｔdL）が著しくなり、これらの差Δｔ＝ｔdH−ｔdLがＤ
／Ａ変換の直線性を損なう原因となっていた。
【０００４】
【発明が解決しようとする課題】このため、従来では、
ＰＤＭ回路において上記遅れ時間の差Δｔが問題となら
ないような低いクロック周波数を使用しているが、その
結果、Ｄ／Ａ変換の応答性を向上させることができない
という問題があった。本発明は上記問題点を解決するた
めになされたもので、その目的とするところは、Ｄ／Ａ
変換の直線性を損なうことなく応答性の向上を図ること
ができるＰＤＭ形Ｄ／Ａ変換回路を提供することにあ
る。
ＰＤＭ回路において上記遅れ時間の差Δｔが問題となら
ないような低いクロック周波数を使用しているが、その
結果、Ｄ／Ａ変換の応答性を向上させることができない
という問題があった。本発明は上記問題点を解決するた
めになされたもので、その目的とするところは、Ｄ／Ａ
変換の直線性を損なうことなく応答性の向上を図ること
ができるＰＤＭ形Ｄ／Ａ変換回路を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、ディジタル指令値が入力されるＰＤ
Ｍ回路によりパルス密度変調を行なって前記指令値に相
当するアナログ出力値を得るパルス密度変調形Ｄ／Ａ変
換回路において、前記アナログ出力値をディジタル値と
して検出する検出器と、ＰＤＭ回路の出力パルスの立上
り／立下りの時間差に起因して前記検出器による検出値
と５０％出力を与えるディジタル指令値との間に生じる
誤差を演算する誤差演算器と、前記誤差を用いてもとの
ディジタル指令値を補正してなる新たなディジタル指令
値をＰＤＭ回路に入力する指令値補正演算器とを備えた
ものである。
め、第１の発明は、ディジタル指令値が入力されるＰＤ
Ｍ回路によりパルス密度変調を行なって前記指令値に相
当するアナログ出力値を得るパルス密度変調形Ｄ／Ａ変
換回路において、前記アナログ出力値をディジタル値と
して検出する検出器と、ＰＤＭ回路の出力パルスの立上
り／立下りの時間差に起因して前記検出器による検出値
と５０％出力を与えるディジタル指令値との間に生じる
誤差を演算する誤差演算器と、前記誤差を用いてもとの
ディジタル指令値を補正してなる新たなディジタル指令
値をＰＤＭ回路に入力する指令値補正演算器とを備えた
ものである。
【０００６】第２の発明は、ＰＤＭ回路の出力パルスの
立上り／立下りの時間差に起因して前記アナログ出力値
をディジタル値として検出した検出値と５０％出力を与
えるディジタル指令値との間に生じる誤差を用いて、も
とのディジタル指令値を補正してなる新たなディジタル
指令値を、ＰＤＭ回路に入力する指令値として格納した
補正用テーブルを備えたものである。
立上り／立下りの時間差に起因して前記アナログ出力値
をディジタル値として検出した検出値と５０％出力を与
えるディジタル指令値との間に生じる誤差を用いて、も
とのディジタル指令値を補正してなる新たなディジタル
指令値を、ＰＤＭ回路に入力する指令値として格納した
補正用テーブルを備えたものである。
【０００７】
【作用】第１の発明によれば、ＰＤＭパルスの立上り／
立下りの時間差に起因する誤差を検出し、この誤差に基
づき本来のディジタル指令値を補正して新たな指令値を
得ることにより、Ｄ／Ａ変換の応答性を上げるためにＰ
ＤＭ回路のクロック周波数を高くしても、上記誤差を考
慮した指令値に基づきＤ／Ａ変換が行なわれるため、Ｄ
／Ａ変換の直線性を損なうことはない。また、上記誤差
は周囲温度等の変化に追従して変化し、これが新たな指
令値に反映されるから、周囲温度等の影響を受けずに常
に直線性のよいＤ／Ａ変換回路を実現することができ
る。
立下りの時間差に起因する誤差を検出し、この誤差に基
づき本来のディジタル指令値を補正して新たな指令値を
得ることにより、Ｄ／Ａ変換の応答性を上げるためにＰ
ＤＭ回路のクロック周波数を高くしても、上記誤差を考
慮した指令値に基づきＤ／Ａ変換が行なわれるため、Ｄ
／Ａ変換の直線性を損なうことはない。また、上記誤差
は周囲温度等の変化に追従して変化し、これが新たな指
令値に反映されるから、周囲温度等の影響を受けずに常
に直線性のよいＤ／Ａ変換回路を実現することができ
る。
【０００８】第２の発明によれば、上記誤差を考慮した
ディジタル指令値が補正用テーブルに予め格納されてお
り、このテーブルから読み出された指令値がＰＤＭ回路
に入力されるため、第１の発明に比べて指令値の補正演
算処理が不要となり、また、ＰＤＭ回路も単一で済む。
ディジタル指令値が補正用テーブルに予め格納されてお
り、このテーブルから読み出された指令値がＰＤＭ回路
に入力されるため、第１の発明に比べて指令値の補正演
算処理が不要となり、また、ＰＤＭ回路も単一で済む。
【０００９】
【実施例】以下、図に沿って各発明の実施例を説明す
る。図１は第１の発明の一実施例を示すブロック図であ
る。図において、１はディジタル部であり、その内部に
はディジタル指令値（アナログ量に変換すべき値）Ｎが
入力される指令値補正演算器５と、その出力である補正
後のディジタル指令値ＳＴが加えられる一方のＰＤＭ回
路４Ｂとが設けられている。また、２はＤ／Ａ変換回路
の出力を検出する検出器としてのＡ／Ｄ変換器であり、
その出力は指令値及び誤差演算器３に加えられ、指令値
及び誤差演算器３から出力される指令値は他方のＰＤＭ
回路４Ａへ、また、指令値及び誤差演算器３により演算
される後述の誤差εrは前記指令値補正演算器５に加え
られている。
る。図１は第１の発明の一実施例を示すブロック図であ
る。図において、１はディジタル部であり、その内部に
はディジタル指令値（アナログ量に変換すべき値）Ｎが
入力される指令値補正演算器５と、その出力である補正
後のディジタル指令値ＳＴが加えられる一方のＰＤＭ回
路４Ｂとが設けられている。また、２はＤ／Ａ変換回路
の出力を検出する検出器としてのＡ／Ｄ変換器であり、
その出力は指令値及び誤差演算器３に加えられ、指令値
及び誤差演算器３から出力される指令値は他方のＰＤＭ
回路４Ａへ、また、指令値及び誤差演算器３により演算
される後述の誤差εrは前記指令値補正演算器５に加え
られている。
【００１０】更に、ディジタル部１の外部において、各
ＰＤＭ回路４Ａ，４Ｂの出力は１次フィルタ６Ａ，６Ｂ
にそれぞれ加えられており、このうち１次フィルタ６Ｂ
の出力がＤ／Ａ変換回路としてのアナログ出力値になる
と共に、１次フィルタ６Ａから出力されるアナログ量は
前記Ａ／Ｄ変換器２に加えられている。
ＰＤＭ回路４Ａ，４Ｂの出力は１次フィルタ６Ａ，６Ｂ
にそれぞれ加えられており、このうち１次フィルタ６Ｂ
の出力がＤ／Ａ変換回路としてのアナログ出力値になる
と共に、１次フィルタ６Ａから出力されるアナログ量は
前記Ａ／Ｄ変換器２に加えられている。
【００１１】次に、この実施例の動作を説明する。ま
ず、指令値及び誤差演算器３からのディジタル指令値に
従い、ＰＤＭ回路４Ａはパルス密度変調を行なって所定
数のＰＤＭパルスを１次フィルタ６Ａに入力する。この
ＰＤＭパルスは１次フィルタ６Ａによりアナログ量に変
換され、Ａ／Ｄ変換器２に入力されてディジタル量とな
る。そして、このディジタル量は指令値及び誤差演算器
３に入力される。ここで、指令値及び誤差演算器３は、
ＰＤＭ回路４Ａに対して５０％の出力となるようなディ
ジタル指令値（真値）を演算し、出力している。同時
に、この５０％指令値とＡ／Ｄ変換器２の出力値である
検出値との誤差εrも演算し、この誤差εrを指令値補正
演算器５に入力する。
ず、指令値及び誤差演算器３からのディジタル指令値に
従い、ＰＤＭ回路４Ａはパルス密度変調を行なって所定
数のＰＤＭパルスを１次フィルタ６Ａに入力する。この
ＰＤＭパルスは１次フィルタ６Ａによりアナログ量に変
換され、Ａ／Ｄ変換器２に入力されてディジタル量とな
る。そして、このディジタル量は指令値及び誤差演算器
３に入力される。ここで、指令値及び誤差演算器３は、
ＰＤＭ回路４Ａに対して５０％の出力となるようなディ
ジタル指令値（真値）を演算し、出力している。同時
に、この５０％指令値とＡ／Ｄ変換器２の出力値である
検出値との誤差εrも演算し、この誤差εrを指令値補正
演算器５に入力する。
【００１２】そして、指令値補正演算器５は、もともと
入力されたディジタル指令値Ｎに対し上記誤差εrを用
いた後述の指令値補正演算を行ない、その結果を補正後
のディジタル指令値ＳＴとしてＰＤＭ回路４Ｂに入力す
る。ＰＤＭ回路４Ｂは、指令値ＳＴに基づきパルス密度
変調を行なってＰＤＭパルスを生成し、このパルスは１
次フィルタ６Ｂを介して指令値ＳＴに相当するアナログ
出力値となる。
入力されたディジタル指令値Ｎに対し上記誤差εrを用
いた後述の指令値補正演算を行ない、その結果を補正後
のディジタル指令値ＳＴとしてＰＤＭ回路４Ｂに入力す
る。ＰＤＭ回路４Ｂは、指令値ＳＴに基づきパルス密度
変調を行なってＰＤＭパルスを生成し、このパルスは１
次フィルタ６Ｂを介して指令値ＳＴに相当するアナログ
出力値となる。
【００１３】すなわち、この実施例では、ＰＤＭ回路４
Ａに５０％指令値を与え、その時のＤ／Ａ変換値を検出
して真値との誤差を求め、この誤差を用いてＰＤＭ回路
４Ｂに対する指令値を補正している。ここで、５０％指
令値を真値とするのは以下の理由による。つまり、ＰＤ
Ｍ回路に対して５０％指令値を与えた場合、ＰＤＭ出力
パルスはデューティが５０％で基本クロックの１／２の
周波数となり、かつ最高周波数となる。また、５０％指
令値以外では、立上り／立下り時間の差が誤差となるパ
ルスの数が減り、ＰＤＭパルス幅の誤差は減少してい
く。このため、図２に示すように、ＰＤＭ回路に対して
５０％指令値を与えたときに最大誤差εpを生じるの
で、この誤差を見込んで指令値を補正することにより、
Ｄ／Ａ変換の直線性を補償することができる。
Ａに５０％指令値を与え、その時のＤ／Ａ変換値を検出
して真値との誤差を求め、この誤差を用いてＰＤＭ回路
４Ｂに対する指令値を補正している。ここで、５０％指
令値を真値とするのは以下の理由による。つまり、ＰＤ
Ｍ回路に対して５０％指令値を与えた場合、ＰＤＭ出力
パルスはデューティが５０％で基本クロックの１／２の
周波数となり、かつ最高周波数となる。また、５０％指
令値以外では、立上り／立下り時間の差が誤差となるパ
ルスの数が減り、ＰＤＭパルス幅の誤差は減少してい
く。このため、図２に示すように、ＰＤＭ回路に対して
５０％指令値を与えたときに最大誤差εpを生じるの
で、この誤差を見込んで指令値を補正することにより、
Ｄ／Ａ変換の直線性を補償することができる。
【００１４】以下に、指令値及び誤差演算器３から出力
される誤差εrを用いて、指令値補正演算器５により行
なう指令値補正演算を示す。まず、０≦Ｎ≦（Ｍ／
２）の範囲では、指令値補正演算器５から出力される補
正後の指令値ＳＴは数式１のようになる。
される誤差εrを用いて、指令値補正演算器５により行
なう指令値補正演算を示す。まず、０≦Ｎ≦（Ｍ／
２）の範囲では、指令値補正演算器５から出力される補
正後の指令値ＳＴは数式１のようになる。
【００１５】
【数１】 ＳＴ＝｛（５０％(Ｄ／Ａ変換出力)＋εr）／（Ｍ／２）｝×Ｎ
【００１６】また、（Ｍ／２）＜Ｎ≦Ｍの範囲では、
補正後の指令値ＳＴは数式２のようになる。
補正後の指令値ＳＴは数式２のようになる。
【００１７】
【数２】 ＳＴ＝｛（５０％(Ｄ／Ａ変換出力)−εr）／（Ｍ／２）｝×Ｎ＋２εp
【００１８】上記数式１、数式２を図示すると図３の特
性線ＳＴのようになる。すなわち、図３に示すごとく、
指令値Ｎの範囲（大きさ）に応じて誤差εrを考慮した
指令値ＳＴを得、この指令値に従ってＰＤＭ回路４Ｂを
動作させることにより、指令値補正前の特性を補償して
ほぼ理想特性どおりのＤ／Ａ変換の直線性を実現するこ
とができる。なお、この実施例において、誤差εrは周
囲温度等の変化に追従して変化するが、これが新たな指
令値ＳＴに直ちに反映されるため、周囲温度等の影響を
受けずに常に直線性のよいＤ／Ａ変換回路を実現するこ
とができる。
性線ＳＴのようになる。すなわち、図３に示すごとく、
指令値Ｎの範囲（大きさ）に応じて誤差εrを考慮した
指令値ＳＴを得、この指令値に従ってＰＤＭ回路４Ｂを
動作させることにより、指令値補正前の特性を補償して
ほぼ理想特性どおりのＤ／Ａ変換の直線性を実現するこ
とができる。なお、この実施例において、誤差εrは周
囲温度等の変化に追従して変化するが、これが新たな指
令値ＳＴに直ちに反映されるため、周囲温度等の影響を
受けずに常に直線性のよいＤ／Ａ変換回路を実現するこ
とができる。
【００１９】次に、図４は第２の発明の一実施例を示し
ている。この実施例は、上記誤差εrを予め求め、数式
１、数式２により計算した補正後のディジタル指令値Ｓ
Ｔをディジタル部１′のＲＯＭ７内の補正用テーブル７
ａに格納しておき、もとの指令値Ｎの範囲に応じた指令
値ＳＴを読み出してＰＤＭ回路４に入力するものであ
る。なお、図４において、６は１次フィルタを示してい
る。
ている。この実施例は、上記誤差εrを予め求め、数式
１、数式２により計算した補正後のディジタル指令値Ｓ
Ｔをディジタル部１′のＲＯＭ７内の補正用テーブル７
ａに格納しておき、もとの指令値Ｎの範囲に応じた指令
値ＳＴを読み出してＰＤＭ回路４に入力するものであ
る。なお、図４において、６は１次フィルタを示してい
る。
【００２０】この実施例によれば、もとの指令値Ｎに応
じて既に演算された指令値ＳＴが補正用テーブル７ａか
ら読み出されてＰＤＭ回路に入力されるため、第１の発
明に比べて指令値の補正演算処理が不要となり、処理の
高速化を図ることができる。また、ＰＤＭ回路やフィル
タ等が単一で済み、検出器としてのＡ／Ｄ変換器や指令
値及び誤差演算器が不要であるから、回路の簡略化、信
頼性の向上並びにコストの低減が可能となる。
じて既に演算された指令値ＳＴが補正用テーブル７ａか
ら読み出されてＰＤＭ回路に入力されるため、第１の発
明に比べて指令値の補正演算処理が不要となり、処理の
高速化を図ることができる。また、ＰＤＭ回路やフィル
タ等が単一で済み、検出器としてのＡ／Ｄ変換器や指令
値及び誤差演算器が不要であるから、回路の簡略化、信
頼性の向上並びにコストの低減が可能となる。
【００２１】
【発明の効果】以上のように第１の発明によれば、Ｄ／
Ａ変換の検出値と５０％指令値との誤差を用いてもとの
指令値を補正したものを新たな指令値とするため、Ｄ／
Ａ変換の応答性を上げるためにＰＤＭ回路のクロック周
波数を高くしても、常に上記誤差を考慮した指令値に基
づいてＤ／Ａ変換が行なわれるため、Ｄ／Ａ変換の直線
性を損なうことはない。また、従来の応答性にて使用す
る場合には、分解能を向上させることが可能である。
Ａ変換の検出値と５０％指令値との誤差を用いてもとの
指令値を補正したものを新たな指令値とするため、Ｄ／
Ａ変換の応答性を上げるためにＰＤＭ回路のクロック周
波数を高くしても、常に上記誤差を考慮した指令値に基
づいてＤ／Ａ変換が行なわれるため、Ｄ／Ａ変換の直線
性を損なうことはない。また、従来の応答性にて使用す
る場合には、分解能を向上させることが可能である。
【００２２】第２の発明によれば、第１の発明と同様に
Ｄ／Ａ変換の直線性を損なうことなく応答性を高めるこ
とができるほか、回路構成の簡略化、コストの低減を図
ることができる。
Ｄ／Ａ変換の直線性を損なうことなく応答性を高めるこ
とができるほか、回路構成の簡略化、コストの低減を図
ることができる。
【図１】第１の発明の一実施例を示す機能ブロック図で
ある。
ある。
【図２】指令値とＰＤＭパルス幅の誤差との関係を示す
図である。
図である。
【図３】図１の実施例によるＤ／Ａ変換特性を示す図で
ある。
ある。
【図４】第２の発明の一実施例を示す機能ブロック図で
ある。
ある。
【図５】ＰＤＭ形Ｄ／Ａ変換回路の概念図である。
【図６】ＰＤＭパルスの立上り／立下りの時間遅れを示
す図である。
す図である。
１，１′ ディジタル部 ２ Ａ／Ｄ変換器 ３ 指令値及び誤差演算器 ４，４Ａ，４Ｂ ＰＤＭ回路 ５ 指令値補正演算器 ６，６Ａ，６Ｂ １次フィルタ ７ ＲＯＭ ７ａ 補正用テーブル εr 誤差 ＳＴ 補正後のディジタル指令値
Claims (2)
- 【請求項１】ディジタル指令値が入力されるＰＤＭ回路
によりパルス密度変調を行なって前記指令値に相当する
アナログ出力値を得るパルス密度変調形Ｄ／Ａ変換回路
において、 前記アナログ出力値をディジタル値として検出する検出
器と、 ＰＤＭ回路の出力パルス１個あたりの立上り／立下り時
間差に起因し、該時間差が最大となる５０％出力ディジ
タル指令値と、該５０％出力ディジタル指令値を前記Ｐ
ＤＭ変換回路で変調した後に前記検出器にて検出した検
出値との誤差を演算する誤差演算器と、 前記誤差を用い、もとのディジタル指令値の範囲に応じ
てこの指令値を補正することにより、ＰＤＭ回路に入力
される新たなディジタル指令値を演算する指令値補正演
算器と、 を備えたことを特徴とするパルス密度変調形Ｄ／Ａ変換
回路。 - 【請求項２】ディジタル指令値が入力されるＰＤＭ回路
によりパルス密度変調を行なって前記指令値に相当する
アナログ出力値を得るパルス密度変調形Ｄ／Ａ変換回路
において、 ＰＤＭ回路の出力パルス１個あたりの立上り／立下り時
間差に起因し、該時間差が最大となる５０％出力ディジ
タル指令値と、該５０％出力ディジタル指令値を前記Ｐ
ＤＭ変換回路で変調した後に前記検出器にて検出した検
出値との間に生じる誤差を用い、もとのディジタル指令
値の範囲に応じてこの指令値を補正してなる新たなディ
ジタル指令値が、ＰＤＭ回路に入力される指令値として
格納された補正用テーブルを備えたことを特徴とするパ
ルス密度変調形Ｄ／Ａ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33776791A JP3256253B2 (ja) | 1991-11-27 | 1991-11-27 | パルス密度変調形ｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33776791A JP3256253B2 (ja) | 1991-11-27 | 1991-11-27 | パルス密度変調形ｄ／ａ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152966A JPH05152966A (ja) | 1993-06-18 |
| JP3256253B2 true JP3256253B2 (ja) | 2002-02-12 |
Family
ID=18311775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33776791A Expired - Fee Related JP3256253B2 (ja) | 1991-11-27 | 1991-11-27 | パルス密度変調形ｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3256253B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06141552A (ja) * | 1992-10-26 | 1994-05-20 | Kasuga Denki Kk | 高周波高圧電源の電力制御装置 |
| JP3888565B2 (ja) * | 1998-03-13 | 2007-03-07 | ソニー株式会社 | パルス密度変調装置 |
| JP4730242B2 (ja) * | 2006-07-27 | 2011-07-20 | トヨタ自動車株式会社 | 温度検出回路およびその補正方法 |
-
1991
- 1991-11-27 JP JP33776791A patent/JP3256253B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05152966A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4954824A (en) | Sample rate conversion system having interpolation function with phase locked clock | |
| JP2777982B2 (ja) | パルス幅変調回路 | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| JP3256253B2 (ja) | パルス密度変調形ｄ／ａ変換回路 | |
| JPH09507103A (ja) | デジタル位相検出器 | |
| KR920009640B1 (ko) | 디지틀 데이타 분리장치 | |
| US5673211A (en) | Digital data reproducing apparatus | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JP2903996B2 (ja) | 情報信号処理方法及び情報信号処理装置 | |
| JP3060970B2 (ja) | パルス幅変調回路 | |
| JP3339214B2 (ja) | サーボモータの制御装置 | |
| JP3083254B2 (ja) | Ａ／ｄ変換器 | |
| SU1420364A1 (ru) | Цифровое устройство дл измерени пор дка интерференции | |
| JP2940759B2 (ja) | Ｄ／ａ変換器 | |
| JPS5849047B2 (ja) | 波形整形回路 | |
| SU1269187A2 (ru) | Устройство дл коррекции уровн ограничени при воспроизведении двоичной последовательности с носител магнитной записи | |
| JP2002009622A (ja) | 電流加算型ｄａｃ | |
| JP3036940B2 (ja) | 位相反転保護機能を有する分周回路 | |
| JPH10254549A (ja) | 位置決め制御装置 | |
| JPH06177723A (ja) | パルス幅変調回路 | |
| JPS6367267B2 (ja) | ||
| JPH01226237A (ja) | Ｃｍｉ信号用位相比較回路 | |
| JPS63253569A (ja) | ２値化信号の再生回路 | |
| JPS6211095Y2 (ja) | ||
| JP2635616B2 (ja) | デジタルサンプルレートコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |