JP3888565B2 - パルス密度変調装置 - Google Patents
パルス密度変調装置 Download PDFInfo
- Publication number
- JP3888565B2 JP3888565B2 JP06345798A JP6345798A JP3888565B2 JP 3888565 B2 JP3888565 B2 JP 3888565B2 JP 06345798 A JP06345798 A JP 06345798A JP 6345798 A JP6345798 A JP 6345798A JP 3888565 B2 JP3888565 B2 JP 3888565B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- pdm
- circuit
- waveform data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
Description
【目次】
以下の順序で本発明を説明する。
【0002】
発明の属する技術分野
従来の技術(図13〜図20)
発明が解決しようとする課題
課題を解決するための手段
発明の実施の形態(図1〜図12)
発明の効果
【0003】
【発明の属する技術分野】
本発明はパルス密度変調装置に関し、例えば携帯電話機で用いられるパルス密度変調(PDM:Pulse Density Modulation)装置に適用して好適なものである。
【0004】
【従来の技術】
従来、単位時間あたりのパルス密度を変化させることによつて変調処理を施すようなPDM装置がある。このPDM装置は、例えば符号分割多元接続(CDMA:Code Division Multiple Access )方式の携帯電話機において、受信側で発生させる擬似雑音(PN:Pseudo Noise)符号の周波数を調整するために設けられている。以下、このような携帯電話機における受信系の回路構成について図13を用いて具体的に説明する。
【0005】
携帯電話機1は、擬似雑音符号によつてスペクトラム拡散変調されて送信されてる送信信号をアンテナ2によつて受信し、受信信号S1を受信部3に入力するようになされている。受信部3は、受信信号S1を周波数変換するなどして所定の信号処理を施し、その結果得た受信信号S2を乗算器4に出力する。
【0006】
乗算器4は、擬似雑音(PN)符号発生器5から供給される擬似雑音符号S3と受信信号S2とを乗算(すなわち排他的論理和演算)することによつて逆拡散を行い、その結果得られる受信信号S4を復号化部6及び周波数誤差補正ブロツク7に出力する。復号化部6は、受信信号S4に対して復号化処理を施すことによりベースバンド信号S5を生成し、これを後段の回路(図示せず)に出力するようになされている。
【0007】
周波数誤差補正ブロツク7は、受信信号S4を周波数誤差検出部8に入力するようになされている。周波数誤差検出部8は、擬似雑音符号S3が乗算された受信信号S4から、受信した受信信号S2と擬似雑音符号S3との周波数誤差を検出し、これを周波数誤差データSEとして、上述のPDM装置に相当するPDM部9に出力する。PDM部9は、分周器10から供給されるクロツク信号S7に基づいて周波数誤差データSEをパルス密度変調することによりPDM波形データSHを生成し、これをローパスフイルタ(LPF)11に出力する。
【0008】
LPF11は、PDM波形データSHから直流成分を抽出することにより制御電圧S9を生成し、これを電圧制御水晶発振器(VCXO)12に出力する。VCXO12は、供給される制御電圧S9に応じて発信周波数を変化させながら発信信号S10を生成し、これを分周器10に出力する。分周器10は、発信信号S10を所定の分周数に応じて分周することによりクロツク信号S7を生成し、これを擬似雑音符号発生器5及びPDM部9に出力する。擬似雑音符号発生器5は、分周器10から供給されるクロツク信号S7に基づいて擬似雑音符号S3を発生し、これを乗算器4に出力するようになされている。
【0009】
このように周波数誤差補正ブロツク7は、擬似雑音符号S3が乗算された受信信号S4を基にクロツク信号S7を生成し、これを擬似雑音符号発生器5に与えることにより、当該擬似雑音符号発生器5において発生される擬似雑音符号S3の周波数を、受信信号S2に含まれる送信側の擬似雑音符号の周波数に一致するように制御するようになされている。
【0010】
PDM部9は、図14に示すように、カウント回路20、基本波形合成回路21及びPDM波形合成回路22によつて形成されている。PDM部9は、分周器10(図13)から供給されるクロツク信号S7をカウント回路20に入力するようになされている。カウント回路20は、「n」ビツトの2進カウント回路でなり、クロツク信号S7をカウントすることにより「n」ビツトのカウントデータSAを生成し、これを基本波形合成回路21に出力する。この場合、カウントデータSAを形成する各ビツトの周期は、クロツク信号S7の周期の倍数でなつている。
【0011】
基本波形合成回路21は、図15に示すように、供給される「n」ビツトのカウントデータSAのうち、最下位ビツト(LSB:Least Significant Bit )のカウントデータSA0 を、最上位ビツト(MSB:Most Significant Bit)の基本波形データSBn-1 としてそのままPDM波形合成回路22に出力すると共に、インバータA0 に入力する。また基本波形合成回路21は、最下位ビツトから1ビツト分上の桁のカウントデータSA1 をアンド回路B1 に入力すると共に、インバータA1 に入力する。同様にして基本波形合成回路21は、カウントデータSAの各ビツトを対応するアンド回路B及びインバータAに入力するようになされている。因みに、基本波形合成回路21は、最上位ビツトのカウントデータSAn-1 についてはアンド回路Bn-1 に入力する。
【0012】
インバータA0 は、カウントデータSA0 の極性を反転し、その結果得られるインバータ出力データSC0 をアンド回路B1 に出力すると共に、アンド回路C1 に出力する。またインバータA1 は、カウントデータSA1 の極性を反転し、その結果得られるインバータ出力データSC1 をアンド回路C1 に出力する。以下、同様にしてインバータAは、カウントデータSAの極性を反転し、その結果得られるインバータ出力データSCを対応するアンド回路Cに出力する。
【0013】
アンド回路C1 は、最下位ビツトのカウントデータSA0 の極性を反転したインバータ出力データSC0 と、最下位ビツトから1ビツト分上の桁のカウントデータSA1 の極性を反転したインバータ出力データSC1 との論理積をとり、その結果得られるアンド出力データSD1 をアンド回路B2 に出力すると共に、アンド回路C2 (図示せず)に出力する。以下、同様にしてアンド回路Cは、1ビツト分下の桁のアンド回路Cから出力されるアンド出力データSDと、インバータAから出力されるインバータ出力データSCとの論理積をとり、その結果得られるアンド出力データSDをアンド回路B及び1ビツト分上の桁のアンド回路Cに出力する。因みに、アンド回路Cn-2 は、アンド回路Cn-3 から出力されるアンド出力データSDn-3 と、インバータAn-2 から出力されるインバータ出力データSCn-2 との論理積をとり、その結果得られるアンド出力データSDn-2 をアンド回路Bn-1 に出力する。
【0014】
アンド回路B1 は、インバータ出力データSC0 とカウントデータSA1 との論理積をとり、その演算結果を最上位ビツトから1ビツト分下の桁の基本波形データSBn-2 としてPDM波形合成回路22に出力する。またアンド回路B2 は、アンド出力データSD1 とカウントデータSA2 との論理積をとり、その演算結果を最上位ビツトから2ビツト分下の桁の基本波形データSBn-3 としてPDM波形合成回路22に出力する。このようにアンド回路Bは、アンド出力データSDとカウントデータSAとの論理積をとり、その演算結果を所望の桁の基本波形データSBとしてPDM波形合成回路22に出力するようになされている。
【0015】
PDM波形合成回路22は、図16に示すように、最下位ビツトの基本波形データSB0 をアンド回路D0 に入力すると共に、最下位ビツトから1ビツト分上の桁の基本波形データSB1 をアンド回路D1 に入力する。このようにPDM波形合成回路22は、基本波形データSBの各ビツトを対応するアンド回路Dに入力するようになされている。
【0016】
ところでPDM波形合成回路22には、周波数誤差検出部8から周波数誤差データSEが供給されている。PDM波形合成回路22は、周波数誤差データSEのうち、最下位ビツトの周波数誤差データSE0 をアンド回路D0 に入力すると共に、最下位ビツトから1ビツト分上の桁の周波数誤差データSE1 をアンド回路D1 に入力する。以下、同様にしてPDM波形合成回路22は、周波数誤差データSEを対応するアンド回路Dに入力するようになされている。
【0017】
アンド回路D0 は、最下位ビツトの基本波形データSB0 と周波数誤差データSE0 との論理積をとり、その結果得られるアンド出力データSF0 をオア回路E0 に出力する。またアンド回路D1 は、最下位ビツトから1ビツト分上の桁の基本波形データSB1 と周波数誤差データSE1 との論理積をとり、その結果得られるアンド出力データSF1 をオア回路E0 に出力する。以下、同様にしてアンド回路Dは、所望の桁の基本波形データSBと周波数誤差データSEとの論理積をとり、その結果得られるアンド出力データSFを対応するオア回路Eに出力するようになされている。
【0018】
オア回路E0 は、最下位ビツト同士の論理積をとつたアンド出力データSF0 と、最下位ビツトから1ビツト分上の桁同士の論理積をとつたアンド出力データSF1 との論理和をとり、その結果得られるオア出力データSG0 をオア回路E1 に出力する。オア回路E1 は、オア出力データSG0 とアンド回路D2 (図示せず)から出力されるアンド出力データSF2 との論理和をとり、その結果得られるオア出力データSG1 をオア回路E2 (図示せず)に出力する。以下、同様にしてオア回路Eは、1ビツト分下の桁のオア回路Eから出力されるオア出力データSGとアンド出力データSFとの論理和をとり、その結果得られるオア出力データSGを1ビツト分上の桁のオア回路Eに出力する。このようにしてPDM波形合成回路22は、基本波形データSBと周波数誤差データSEとの論理積をとり、その結果得たアンド出力データSFの論理和をとることによりPDM波形データSHを生成し、これをLPF11(図13)に出力するようになされている。
【0019】
ところで携帯電話機1は、VCXO12において発生される発信信号S10を所定の分周数で分周することにより、PDM部9のようなデイジタル処理系回路を制御するためのクロツク信号S7を生成すると共に、発信信号S10を別の分周数で分周することにより、受信部3のようなアナログ処理系回路を制御するためのクロツク信号を生成するようになされている。これにより、VCXO12において発生される発信信号S10の周波数は、デイジタル処理系回路で用いられるクロツク信号S7の周波数と、アナログ処理系回路で用いられるクロツク信号の周波数との最小公倍数となるように選定されることが望ましい。
【0020】
しかしながら、デイジタル処理系回路で用いられるクロツク信号S7の周波数と、アナログ処理系回路で用いられるクロツク信号の周波数との最小公倍数の周波数でなる発信信号を生成しようとすると、非常に高い周波数の発信信号を生成しなければならず、実際にはこのような発信信号を生成することは極めて困難である。従つてVCXO12は、例えばアナログ処理系回路で用いられるクロツク信号の周波数を所定倍した周波数でなる発信信号S10を発生するようになされている。このため発信信号S10の周波数は、デイジタル処理系回路で用いられるクロツク信号の周波数の倍数でない場合がある。従つて分周器10は、発信信号S10を全て同じ周期で分周(以下、これを等分周と呼ぶ)することができず、他のクロツクとは周期が異なるクロツク(以下、これを不等周期成分と呼ぶ)を含むようなクロツク信号S7を生成せざるを得ない場合がある。
【0021】
そこでこのような不等周期成分を含むクロツク信号S7がPDM部9に入力される場合について図17〜図20を用いて説明する。例えば図17(A)に示すように、「3」ビツトのカウント回路20に入力されるクロツク信号S7が、その「1」周期のうち、「4」、「6」及び「8」番目のクロツクの立ち上がりタイミング前で間延びされているものとする。
【0022】
カウント回路20は、クロツクの立ち上がりタイミングに同期してカウントアツプすることにより「3」ビツトのカウントデータSAを生成し、これを基本波形合成回路21に出力する。このときカウント回路20は、クロツク信号S7をカウントアツプすることにより、当該クロツク信号S7の周波数を「1/2」分周した最下位ビツトのカウントデータSA0 を生成する(図17(B))。またカウント回路20は、クロツク信号S7の周波数を1/4分周した、最下位ビツトから1ビツト分上の桁のカウントデータSA1 を生成する(図17(C))。さらにカウント回路20は、クロツク信号S7の周波数を1/8分周した最上位ビツトのカウントデータSA2 を生成する(図17(D))。
【0023】
続いて図18を用いて基本波形合成回路21から出力される基本波形データSB0 〜SB2 について説明する。まず図18(A)は、カウント回路20に入力されるクロツク信号S7を示す。基本波形合成回路21は、カウントデータSA2 が論理レベル「H」になる位相であつて、かつカウントデータSA0 及びSA1 が論理レベル「L」になる位相を論理レベル「H」とするような、最下位ビツトの基本波形データSB0 を生成し、これをPDM波形合成回路22に出力する(図18(B))。
【0024】
また基本波形合成回路21は、カウントデータSA1 が論理レベル「H」になる位相であつて、かつカウントデータSA0 が論理レベル「L」になる位相を論理レベル「H」とするような、最下位ビツトから1ビツト上の桁の基本波形データSB1 を生成し、これをPDM波形合成回路22に出力する(図18(C))。さらに基本波形合成回路21は、カウントデータSA0 を最上位ビツトの基本波形データSB2 としてそのままPDM波形合成回路22に出力する(図18(D))。
このようにして生成された基本波形データSBにおける、論理レベル「H」と論理レベル「L」の時間比は、最下位ビツトの基本波形データSB0 の場合には「3/19」であり、最下位ビツトから1ビツト上の桁の基本波形データSB1 の場合には「6/19」であり、最上位ビツトの基本波形データSB2 の場合には「8/19」である。また各基本波形データSB0 〜SB2 は、論理レベル「H」の位相が重ならないようになつている。
【0025】
次に図19を用いてPDM波形合成回路22から出力されるPDM波形データSHについて説明する。まず図19(A)は、カウント回路20に入力されるクロツク信号S7を示す。PDM波形合成回路22は、周波数誤差検出部8から供給される周波数誤差データSEと基本波形データSBとの論理積をとつた後、さらに論理和をとることによりPDM波形データSHを生成し、これをLPF11(図13)に出力する。
【0026】
PDM波形合成回路22は、周波数誤差データSEが「000」の場合には、論理レベル「0」を波形番号「0」のPDM波形データSH0 として出力する(図19(B))。また周波数誤差データSEが「001」の場合には、最下位ビツトの基本波形合成データSB0 を波形番号「1」のPDM波形データSH1 としてLPF11(図13)に出力する(図19(C))。さらに周波数誤差データSEが「010」の場合には、最下位ビツトから1ビツト分上の桁の基本波形合成データSB1 を、波形番号「2」のPDM波形データSH2 として出力する(図19(D))。
【0027】
続いてPDM波形合成回路22は、周波数誤差データSEが「011」の場合には、最下位ビツトの基本波形合成データSB0 と最下位ビツトから1ビツト分上の桁の基本波形合成データSB1 とを合成し、その結果得たデータを波形番号「3」のPDM波形データSH3 として出力する(図19(E))。また周波数誤差データSEが「100」の場合には、最上位ビツトの基本波形合成データSB2 を波形番号「4」のPDM波形データSH4 として出力する(図19(F))。さらに周波数誤差データSEが「101」の場合には、最下位ビツトの基本波形合成データSB0 と最上位ビツトの基本波形合成データSB2 とを合成し、その結果得たデータを波形番号「5」のPDM波形データSH5 として出力する(図19(G))。
【0028】
同様にしてPDM波形合成回路22は、周波数誤差データSEが「110」の場合には、最下位ビツトから1ビツト分上の桁の基本波形合成データSB1 と、最上位ビツトの基本波形合成データSB2 とを合成し、その結果得たデータを波形番号「6」のPDM波形データSH6 として出力する(図19(H))。また周波数誤差データSEが「111」の場合には、基本波形合成データSB0 と基本波形合成データSB1 と基本波形合成データSB2 とを全て合成し、その結果得たデータを波形番号「7」のPDM波形データSH7 として出力する(図19(I))。
【0029】
LPF11は、PDM部9において生成されたPDM波形データSHから直流成分を抽出することにより、PDM波形データSHに応じた所望の電圧レベルの制御電圧S9を生成し、これをVCXO12に出力するようになされている。
【0030】
【発明が解決しようとする課題】
ここで図20を用いてPDM波形データSHと制御電圧S9の関係を説明する。制御電圧S9は、波形番号「0」〜「3」のPDM波形データSH0 〜SH3 の間では直線的に増大し、波形番号「4」のPDM波形データSH4 のときに一旦減少した後、波形番号「4」〜「7」のPDM波形データSH4 〜SH7 の間では再び直線的に増大している。すなわち制御電圧S9は、周波数誤差データSEが「000」から始まつて「011」にインクリメントされるまでは直線的に増大するが、周波数誤差データSEが「100」にインクリメントされると一旦減少し、さらに周波数誤差データSEが「100」から「111」にインクリメントされるまでは再び増大していることがわかる。
【0031】
以上、述べてきたように、不等周期成分を含むクロツク信号S7がPDM部9に供給されると、PDM波形データSHの波形番号と制御電圧S9との間で線形性が成り立たたないため、VCXO12を正確に制御することができないという問題があつた。
【0032】
本発明は以上の点を考慮してなされたもので、従来に比して一段と正確にパルス密度変調を行い得るパルス密度変調装置を提案しようとするものである。
【0033】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、単位時間あたりのパルス密度を変化させることによつて変調処理を施すパルス密度変調装置において、供給されるクロツク信号をカウントするカウント手段と、カウント手段から出力されるカウントデータを合成して基本波形データを生成する第1の波形データ生成手段と、第1の波形データ生成手段から出力される基本波形データを合成することにより、外部から供給されるデイジタルデータに応じたパルス密度変調波形データを生成する第2の波形データ生成手段と、クロツク信号に含まれる不等周期成分の位相を示すクロツク補正信号を生成するクロツク補正信号生成手段と、クロツク補正信号に基づいてパルス密度変調波形データを補正する波形データ補正手段とを設けるようにした。
【0034】
クロツク信号に含まれる不等周期成分の位相を示すクロツク補正信号に基づいて、パルス密度変調波形データを補正する波形データ補正手段を設けるようにしたことにより、当該波形データ補正手段を追加するだけで、補正されたパルス密度変調波形データとその直流成分との間に線形性を成立させることができる。
【0035】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【0036】
図13との対応部分に同一符号を付して示す図1において、30は全体として携帯電話機を示し、周波数誤差補正ブロツク31の構成を除いて、従来の携帯電話機1と同様に構成されている。携帯電話機30は、擬似雑音符号によつてスペクトラム拡散変調されて送信される送信信号をアンテナ2によつて受信し、その受信信号S1を受信部3に入力するようになされている。受信部3は、受信信号S1を周波数変換するなどして所定の信号処理を施し、その結果得た受信信号S2を乗算器4に出力する。
【0037】
乗算器4は、擬似雑音符号発生器5から供給される擬似雑音符号S3と受信信号S2とを乗算することによつて逆拡散を行い、その結果得られる受信信号S4を復号化部6及び周波数誤差補正ブロツク31に出力する。復号化部6は、受信信号S4に対して復号化処理を施すことによりベースバンド信号S5を生成し、これを後段の回路(図示せず)に出力するようになされている。
【0038】
周波数誤差補正ブロツク31は、受信信号S4を周波数誤差検出部8に入力するようになされている。周波数誤差検出部8は、擬似雑音符号S3が乗算された受信信号S4から、受信した受信信号S2と擬似雑音符号S3との周波数誤差を検出し、これを周波数誤差データSEとしてPDM部32に出力する。PDM部32は、分周器33から供給されるクロツク信号S7に基づいて周波数誤差データSEをパルス密度変調することによりPDM波形データを生成する。さらにPDM部32は、この生成したPDM波形データを分周器33から供給されるクロツク補正信号S30に基づいて補正し、その結果得られるPDM波形補正データSKをLPF11に出力する。
【0039】
LPF11は、PDM波形補正データSKから直流成分を抽出することにより制御電圧S9を生成し、これをVCXO12に出力する。VCXO12は、供給される制御電圧S9に応じて発信周波数を変化させながら発信信号S10を生成し、これを分周器33に出力する。分周器33は、発信信号S10を所定の分周数に応じて分周することによりクロツク信号S7を生成し、これを擬似雑音符号発生器5及びPDM部32に出力する。これと共に分周器33は、生成したクロツク信号S7に含まれる不等周期成分の位相を示すクロツク補正信号S30を生成し、これをPDM部32に出力するようになされている。擬似雑音符号発生器5は、分周器33から供給されるクロツク信号S7に基づいて擬似雑音符号S3を発生し、これを乗算器4に出力する。
【0040】
このように周波数誤差補正ブロツク31は、擬似雑音符号S3が乗算された受信信号S4を基にクロツク信号S7を生成し、これを擬似雑音符号発生器5に与えることにより、当該擬似雑音符号発生器5において発生される擬似雑音符号S3の周波数を、受信信号S2に含まれる送信側の擬似雑音符号の周波数に一致するように制御するようになされている。
【0041】
PDM部32は、図14との対応部分に同一符号を付して示す図2に示すように、カウント回路20、基本波形合成回路21、PDM波形合成回路22及びPDM波形補正回路40によつて形成されている。PDM部32は、分周器33(図1)から供給されるクロツク信号S7をカウント回路20に入力するようになされている。カウント回路20は、「n」ビツトの2進カウント回路でなり、クロツク信号S7をカウントすることにより「n」ビツトのカウントデータSAを生成し、これを基本波形合成回路21に出力する。
【0042】
基本波形合成回路21は、所望ビツトのカウントデータSAが論理レベル「H」になるタイミングであつて、かつ当該所望ビツトよりも下位ビツトのカウントデータSAが全て論理レベル「L」になるタイミングを、論理レベル「H」とするようなデータを生成して、当該データの上位ビツトと下位ビツトを順次入れ換えることによつて基本波形データSBを生成し、これをPDM波形合成回路22に出力する。PDM波形合成回路22は、周波数誤差検出部8(図1)から供給される周波数誤差データSEと基本波形データSBとの論理積をとつた後、これらの論理和をとることによりPDM波形データSHを生成し、これをPDM波形補正回路40に出力する。
【0043】
ところでPDM部32は、分周器33(図1)から供給されるクロツク補正信号S30をPDM波形補正回路40に入力するようになされている。PDM波形補正回路40は、図3に示すように、インバータ41とアンド回路42とによつて形成されており、クロツク補正信号S30をインバータ41に入力する一方、PDM波形データSHをアンド回路42に入力するようになされている。インバータ41は、クロツク補正信号S30の極性を反転し、その結果得られるインバータ出力データS40をアンド回路42に出力する。アンド回路42は、インバータ出力データS40とPDM波形データSHとの論理積をとり、その結果得られるPDM波形補正データSKをLPF11(図1)に出力する。
【0044】
ここで、不等周期成分を含むクロツク信号S7がPDM部32に入力された場合について説明する。例えば「3」ビツトのカウント回路20に入力されるクロツク信号S7が、その「1」周期のうち「4」、「6」及び「8」番目のクロツクの立ち上がりタイミング前で間延びされているものとする(図17(A))。
【0045】
カウント回路20は、クロツクの立ち上がりタイミングに同期してカウントアツプすることにより、「3」ビツトのカウントデータSA0 〜SA2 を生成し、これを基本波形合成回路21に出力する(図17(B)〜(D))。基本波形合成回路21は、カウントデータSA0 〜SA2 に対して上述した所定のデータ処理を施し、その結果得られる基本波形データSB0 〜SB2 をPDM波形合成回路22に出力する(図18(B)〜(D))。PDM波形合成回路22は、供給される周波数誤差データSEに応じて基本波形データSB0 〜SB2 を合成し、その結果得たPDM波形データSHをPDM波形補正回路40に出力する(図19(B)〜(I))。
【0046】
ところで分周器33(図1)は、クロツク信号S7を生成すると共に、当該クロツク信号S7に含まれる不等周期成分の位相を示すクロツク補正信号S30を生成して、これをPDM波形補正回路40に供給するようになされている。例えば図4(A)に示すように、分周器33では、「4」、「6」及び「8」番目のクロツクの立ち上がりタイミング前で間延びされているクロツク信号S7を生成した場合には、その立ち上がりタイミング直前の半クロツク分を論理レベル「H」とするようなクロツク補正信号S30を生成する。
【0047】
PDM波形補正回路40は、波形番号「0」のPDM波形データSH0 が供給された場合には、論理レベル「0」でなる波形番号「0」のPDM波形補正データSK0 を生成し、これをLPF11(図1)に出力する(図4(B))。またPDM波形補正回路40は、波形番号「1」のPDM波形データSH1 が供給された場合には、当該PDM波形データSH1 のうち、「6」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「H」から論理レベル「L」に落とすことにより、波形番号「1」のPDM波形補正データSK1 を生成し、これを出力する(図4(C))。
【0048】
PDM波形補正回路40は、波形番号「2」のPDM波形データSH2 が供給された場合には、当該PDM波形データSH2 のうち、「4」及び「8」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「H」から論理レベル「L」に落とすことにより、波形番号「2」のPDM波形補正データSK2 を生成し、これを出力する(図4(D))。また波形番号「3」のPDM波形データSH3 が供給された場合には、当該PDM波形データSH3 のうち、「4」、「6」及び「8」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「H」から論理レベル「L」に落とすことにより、波形番号「3」のPDM波形補正データSK3 を生成し、これを出力する(図4(E))。
【0049】
PDM波形補正回路40は、波形番号「4」のPDM波形データSH4 が供給された場合には、当該PDM波形データSH4 を波形番号「4」のPDM波形補正データSK4 として出力する(図4(F))。また波形番号「5」のPDM波形データSH5 が供給された場合には、当該PDM波形データSH5 のうち、「6」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「H」から論理レベル「L」に落とすことにより、波形番号「5」のPDM波形補正データSK5 を生成し、これを出力する(図4(G))。
【0050】
続いてPDM波形補正回路40は、波形番号「6」のPDM波形データSH6 が供給された場合には、当該PDM波形データSH6 のうち、「4」及び「8」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「H」から論理レベル「L」に落とすことにより、波形番号「6」のPDM波形補正データSK6 を生成し、これを出力する(図4(H))。また波形番号「7」のPDM波形データSH7 が供給された場合には、当該PDM波形データSH7 のうち、「4」、「6」及び「8」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「H」から論理レベル「L」に落とすことにより、波形番号「7」のPDM波形補正データSK7 を生成し、これを出力する(図4(I))。
【0051】
このようにPDM波形補正回路40は、供給されるクロツク補正信号S30に基づいて、PDM波形データSHのうち、クロツク信号S7の不等周期成分に対応する位相を、強制的に論理レベル「H」から論理レベル「L」に落とすことにより、不等周期成分による影響を取り除いたPDM波形補正データSKを生成し、これをLPF11に出力するようになされている。LPF11は、PDM部32によつて生成されたPDM波形補正データSKから直流成分を抽出することにより、PDM波形補正データSKに応じた所望の電圧レベルの制御電圧S9を生成し、これをVCXO12に出力する。
【0052】
図5は、PDM波形補正データSKと制御電圧S9の関係を示す。この場合、制御電圧S9は、PDM波形補正データSKの波形番号に連動して直線的に増大しており、PDM波形補正データSKの波形番号と制御電圧S9との間で線形性が成立していることがわかる。従つてLPF11から出力される制御電圧S9は、周波数誤差検出部8から供給される周波数誤差データSEがインクリメントされることに応じて直線的に増加する。
【0053】
以上の構成において、分周器33は、VCXO12から供給される発信信号S10を基にクロツク信号S7を生成して、これをPDM部32のカウント回路20に出力すると共に、クロツク信号S7に含まれる不等周期成分の位相を示すクロツク補正信号S30を生成して、これをPDM部32のPDM波形補正回路40に出力する。
【0054】
カウント回路20は、クロツク信号S7をカウントすることにより、「n」ビツトのカウントデータSA0 〜SAn-1 を生成し、これを基本波形合成回路21に出力する。基本波形合成回路21は、「n」ビツトのカウントデータSA0 〜SAn-1 を合成することにより「n」個の基本波形データSB0 〜SBn-1 を生成し、これをPDM波形合成回路22に出力する。PDM波形合成回路22は、周波数誤差検出部8から供給される周波数誤差データSEに基づいて、「n」個の基本波形データSB0 〜SBn-1 を合成することによりPDM波形データSHを生成し、これをPDM波形補正回路40に出力する。
【0055】
PDM波形補正回路40は、供給されるクロツク補正信号S30に基づいて、PDM波形データSHのうち、クロツク信号S7の不等周期成分に相当する位相の信号レベルを強制的に論理レベル「L」に設定することによりPDM波形補正データSKを生成し、これをLPF11に出力する。LPF11は、このPDM波形補正データSKから直流成分を抽出することにより制御電圧S9を生成し、これをVCXO12に出力する。
【0056】
このようにPDM波形合成回路22の後段にPDM波形補正回路40を設けるだけで、PDM波形補正データSKとその直流成分である制御電圧S9との間に線形性を成立させることができることから、回路規模や消費電力が大きくなることを回避しながら、VCXO12を正確に制御し得る。
【0057】
以上の構成によれば、クロツク信号S7に含まれる不等周期成分の位相を示すクロツク補正信号S30に基づいて、PDM波形データSHのうち不等周期成分の位相を補正してPDM波形補正データを生成するようにしたことにより、PDM波形補正回路40を追加するだけで、PDM波形補正データとその直流成分との間に線形性を成立させることができ、かくして回路規模の増大を抑えながらVCXO12を正確に制御し得る。
【0058】
なお上述の実施の形態においては、PDM波形合成回路22の後段にPDM波形補正回路40を設け、当該PDM波形補正回路40によつてPDM波形データSHを補正した場合について述べたが、本発明はこれに限らず、図2との対応部分に同一符号を付して示す図6に示すように、カウント回路20の後段にカウント波形補正回路51を設け、当該カウント波形補正回路51によつてカウントデータSAを補正しても上述の場合と同様の効果を得ることができる。
【0059】
この場合、カウント回路20は、カウントデータSAをカウント波形補正回路51に出力する。ところでこのカウント波形補正回路51には、分周器33(図1)からクロツク補正信号30が供給されている。カウント波形補正回路51は、クロツク補正信号S30の極性を反転したものとカウントデータSAとの論理積をとることにより、カウントデータSAのうちクロツク信号S7の不等周期成分に相当する位相の信号レベルを補正し、その結果得たカウント波形補正データSLを基本波形合成回路21に出力する。
基本波形合成回路21は、カウント波形補正データSLを合成することにより基本波形補正データSMを生成し、これをPDM波形合成回路22に出力する。PDM波形合成回路22は、周波数誤差検出部8(図1)から供給される周波数誤差データSEに基づいて基本波形補正データSMを合成することにより、PDM波形補正データSKを生成し、これをLPF11(図1)に出力する。
【0060】
ここで、カウント回路20が「3」ビツトの2進カウント回路であつて、当該カウント回路20に不等周期成分を含むクロツク信号S7が入力される場合について図7を用いて説明する。図7(A)は、カウント回路20に入力されるクロツク信号S7を示す。図7(B)は、カウント波形補正回路51に供給されるクロツク補正信号S30を示す。
【0061】
カウント回路20は、クロツク信号S7をカウントすることによりカウントデータSA0 〜SA2 を生成し、これをカウント波形補正回路51に出力する(図17(B)〜(D))。カウント波形補正回路51は、クロツク補正信号S30の極性を反転したものとカウントデータSA0 〜SA2 との論理積をとることにより、カウント波形補正データSL0 〜SL2 を生成し、これを基本波形合成回路21に出力する(図7(C)〜(E))。このようにカウント波形補正回路51は、カウントデータSA0 〜SA2 のうち、クロツク信号S7の不等周期成分に相当する位相の信号レベルを論理レベル「H」から論理レベル「L」に落とすことにより、カウントデータSA0 〜SA2 を補正する。
【0062】
このようにPDM部50は、カウント波形補正回路51によつてカウントデータSAを補正することで、補正されたPDM波形補正データSKを生成するようになされている。従つてカウント波形補正回路51を追加するだけで、PDM波形補正データとその直流成分との間に線形性を成立させることができ、かくして回路規模の増大を抑えながらVCXO12を正確に制御し得る。
【0063】
また上述の実施の形態においては、PDM波形合成回路22の後段にPDM波形補正回路40を設け、当該PDM波形補正回路40によつてPDM波形データSHを補正した場合について述べたが、本発明はこれに限らず、図2と対応部分に同一符号を付して示す図8に示すように、基本波形合成回路21の後段に基本波形補正回路61を設け、当該基本波形補正回路61によつて基本波形データSBを補正しても上述の場合と同様の効果を得ることができる。
【0064】
この場合、基本波形合成回路21は、基本波形データSBを基本波形補正回路61に出力する。ところで基本波形合成回路61には、分周器33(図1)からクロツク補正信号S30が供給されている。基本波形補正回路61は、クロツク補正信号S30の極性を反転したものと基本波形データSBとの論理積をとることにより、基本波形データSBのうちクロツク信号S7の不等周期成分に相当する位相の信号レベルを補正し、その結果得た基本波形補正データSMをPDM波形合成回路22に出力する。PDM波形合成回路22は、周波数誤差検出部8(図1)から供給される周波数誤差データSEに基づいて基本波形補正データSMを合成することにより、PDM波形補正データSKを生成し、これをLPF11(図1)に出力する。
【0065】
ここで、カウント回路20が「3」ビツトの2進カウント回路であつて、当該カウント回路20に不等周期成分を含むクロツク信号S7が入力される場合について図9を用いて説明する。図9(A)は、カウント回路20に入力されるクロツク信号S7を示す。図9(B)は、基本波形補正回路61に供給されるクロツク補正信号S30を示す。
【0066】
基本波形合成回路21は、カウントデータSA0 〜SA2 を合成することにより基本波形データSB0 〜SB2 を生成し、これを基本波形補正回路61に出力する(図18(B)〜(D))。基本波形補正回路61は、クロツク補正信号S30の極性を反転したものと基本波形データSB0 〜SB2 との論理積をとることにより、基本波形補正データSM0 〜SM2 を生成し、これをPDM波形合成回路22に出力する(図9(C)〜(E))。このように基本波形補正回路61は、基本波形データSB0 〜SB2 のうち、クロツク信号S7の不等周期成分に相当する位相の信号レベルを論理レベル「H」から論理レベル「L」に落とすことにより、基本波形データSB0 〜SB2 を補正する。
【0067】
このようにPDM部60は、基本波形補正回路61によつて基本波形データSBを補正することで、補正されたPDM波形補正データSKを生成するようになされている。従つて基本波形補正回路61を追加するだけで、PDM波形補正データSKとその直流成分との間に線形性を成立させることができ、かくして回路規模の増大を抑えながらVCXO12を正確に制御し得る。
【0068】
また上述の実施の形態においては、PDM波形補正回路40をインバータ41及びアンド回路42によつて形成した場合について述べたが、本発明はこれに限らず、PDM波形補正回路70をオア回路71によつて形成しても上述の場合と同様の効果を得ることができる。この場合、オア回路71は、PDM波形合成回路22から出力されるPDM波形データSHと、分周器33(図1)から供給されるクロツク補正信号S30との論理和をとり、その結果得たPDM波形補正データSQをLPF11(図1)に出力する。
【0069】
ここで、カウント回路20が「3」ビツトの2進カウント回路であつて、当該カウント回路20に不等周期成分を含むクロツク信号S7が入力された場合における、PDM波形補正データSQについて図11を用いて説明する。図11(A)は、クロツク補正信号S30を示す。PDM波形補正回路70は、波形番号「0」のPDM波形データSH0 が供給された場合には、「4」、「6」及び「8」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「L」から論理レベル「H」に上げることにより、波形番号「0」のPDM波形補正データSQ0 を生成し、これを出力する(図11(B))。
【0070】
PDM波形補正回路70は、波形番号「1」のPDM波形データSH1 が供給された場合には、「4」及び「8」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「L」から論理レベル「H」に上げることにより、波形番号「1」のPDM波形補正データSQ1 を生成し、これを出力する(図11(C))。また波形番号「2」のPDM波形データSH2 が供給された場合には、「6」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「L」から論理レベル「H」に上げることにより、波形番号「2」のPDM波形補正データSQ2 を生成し、これを出力する(図11(D))。
【0071】
PDM波形補正回路70は、波形番号「3」のPDM波形データSH3 が供給された場合には、これを波形番号「3」のPDM波形補正データSQ3 として出力する(図11(E))。またPDM波形補正回路70は、波形番号「4」のPDM波形データSH4 が供給された場合には、「4」、「6」及び「8」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「L」から論理レベル「H」に上げることにより、波形番号「4」のPDM波形補正データSQ4 を生成し、これを出力する(図11(F))。
【0072】
PDM波形補正回路70は、波形番号「5」のPDM波形データSH5 が供給された場合には、「4」及び「8」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「L」から論理レベル「H」に上げることにより、波形番号「5」のPDM波形補正データSQ5 を生成し、これを出力する(図11(G))。また波形番号「6」のPDM波形データSH6 が供給された場合には、「6」番目のクロツクの立ち上がりタイミング直前の半クロツク分を論理レベル「L」から論理レベル「H」に上げることにより、波形番号「6」のPDM波形補正データSQ6 を生成し、これを出力する(図11(H))。さらに波形番号「7」のPDM波形データSH7 が供給された場合には、これを波形番号「7」のPDM波形補正データSQ7 として出力する(図11(I))。
【0073】
このようにPDM波形補正回路70は、供給されるクロツク補正信号S30に基づいて、PDM波形データSHのうち、クロツク信号S7の不等周期成分に対応する位相を、強制的に論理レベル「L」から論理レベル「H」に上げることにより、不等周期成分による影響を取り除いたPDM波形補正データSQを生成し、これをLPF11に出力するようになされている。LPF11は、PDM波形補正データSQから直流成分を抽出することにより制御電圧を生成し、これをVCXO12に出力する。
【0074】
図12は、PDM波形補正データSQと制御電圧の関係を示す。この場合、制御電圧は、PDM波形補正データSQの波形番号に連動して直線的に増大しており、PDM波形補正データSQの波形番号と制御電圧との間で線形性が成立していることがわかる。
【0075】
このようにしてクロツク信号S7に含まれる不等周期成分の位相を示すクロツク補正信号S30に基づいて、PDM波形データSHのうち不等周期成分の位相を補正してPDM波形補正データSQを生成すれば、PDM波形補正回路70を追加するだけで、PDM波形補正データSQとその直流成分との間に線形性を成立させることができ、かくして回路規模の増大を抑えながらVCXO12を正確に制御し得る。
【0076】
また上述の実施の形態においては、単位時間あたりのパルス密度を変化させることによつて変調処理を施した場合について述べたが、本発明はこれに限らず、単位時間内の複数のパルス列を結合し、パルス幅を変化させることによつて変調処理を施すようにしても上述の場合と同様の効果を得ることができる。
【0077】
さらに上述の実施の形態においては、本発明を、CDMA方式の携帯電話機30で用いられるPDM部32に適用した場合について述べたが、本発明はこれに限らず、要は、単位時間あたりのパルス密度を変化させることによつて変調処理を施すパルス密度変調装置であれば良く、この場合も上述の場合と同様の効果を得ることができる。
【0078】
【発明の効果】
上述のように本発明によれば、クロツク信号に含まれる不等周期成分の位相を示すクロツク補正信号に基づいて、パルス密度変調波形データを補正する波形データ補正手段を設けるようにしたことにより、当該波形データ補正手段を追加するだけで、補正されたパルス密度変調波形データとその直流成分との間に線形性を成立させることができ、かくして従来に比して一段と正確にパルス密度変調を行い得る。
【図面の簡単な説明】
【図1】本発明の一実施の形態による携帯電話機の受信系回路の構成を示すブロツク図である。
【図2】PDM部の構成を示すブロツク図である。
【図3】PDM波形補正回路の構成を示すブロツク図である。
【図4】クロツク補正信号とPDM波形補正データの関係を示すタイミングチヤートである。
【図5】PDM波形補正データと制御電圧の関係を示す図表である。
【図6】他の実施の形態によるPDM部の構成を示すブロツク図である。
【図7】クロツク補正信号とカウント波形補正データの関係を示すタイミングチヤートである。
【図8】他の実施の形態によるPDM部の構成を示すブロツク図である。
【図9】クロツク補正信号と基本波形補正データの関係を示すタイミングチヤートである。
【図10】他の実施の形態によるPDM波形補正回路の構成を示すブロツク図である。
【図11】クロツク補正信号とPDM波形補正データの関係を示すタイミングチヤートである。
【図12】PDM波形補正データと制御電圧の関係を示す図表である。
【図13】従来の携帯電話機における受信系回路の構成を示すブロツク図である。
【図14】PDM部の構成を示すブロツク図である。
【図15】基本波形合成回路の構成を示すブロツク図である。
【図16】PDM波形合成回路の構成を示すブロツク図である。
【図17】クロツク信号とカウントデータの関係を示す図表である。
【図18】クロツク信号と基本波形データの関係を示す図表である。
【図19】クロツク信号とPDM波形データの関係を示す図表である。
【図20】PDM波形データと制御電圧の関係を示す図表である。
【符号の説明】
1、30……携帯電話機、7、31……周波数誤差補正ブロツク、8……周波数誤差検出部、9、32、50、60……PDM部、10、33……分周器、11……LPF、12……VCXO、20……カウント回路、21……基本波形合成回路、22……PDM波形合成回路、40、70……PDM波形補正回路、51……カウント波形補正回路、61……基本波形補正回路。
Claims (6)
- 単位時間あたりのパルス密度を変化させることによつて変調処理を施すパルス密度変調装置において、
供給されるクロツク信号をカウントするカウント手段と、
上記カウント手段から出力されるカウントデータを合成して基本波形データを生成する第1の波形データ生成手段と、
上記第1の波形データ生成手段から出力される上記基本波形データを合成することにより、外部から供給されるデイジタルデータに応じたパルス密度変調波形データを生成する第2の波形データ生成手段と、
上記クロツク信号に含まれる不等周期成分の位相を示すクロツク補正信号を生成するクロツク補正信号生成手段と、
上記クロツク補正信号に基づいて上記パルス密度変調波形データを補正する波形データ補正手段と
を具えることを特徴とするパルス密度変調装置。 - 上記波形データ補正手段は、
上記クロツク補正信号に基づいて上記第2の波形データ生成手段から出力される上記パルス密度変調波形データを補正する
ことを特徴とする請求項1に記載のパルス密度変調装置。 - 上記波形データ補正手段は、
上記クロツク補正信号に基づいて上記カウント手段から出力される上記カウントデータを補正することによつて上記パルス密度変調波形データを補正する
ことを特徴とする請求項1に記載のパルス密度変調装置。 - 上記波形データ補正手段は、
上記クロツク補正信号に基づいて上記第1の波形データ生成手段から出力される上記基本波形データを補正することによつて上記パルス密度変調波形データを補正する
ことを特徴とする請求項1に記載のパルス密度変調装置。 - 上記波形データ補正手段は、
供給される上記クロツク補正信号に基づいて、上記パルス密度変調波形データのうち上記クロツク信号に含まれる不等周期成分に相当する位相の信号レベルを強制的に論理レベル「L」に設定することによつて、当該パルス密度変調波形データを補正する
ことを特徴とする請求項1に記載のパルス密度変調装置。 - 上記波形データ補正手段は、
供給される上記クロツク補正信号に基づいて、上記パルス密度変調波形データのうち上記クロツク信号に含まれる不等周期成分に相当する位相の信号レベルを強制的に論理レベル「H」に設定することによつて、当該パルス密度変調波形データを補正する
ことを特徴とする請求項1に記載のパルス密度変調装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06345798A JP3888565B2 (ja) | 1998-03-13 | 1998-03-13 | パルス密度変調装置 |
US09/264,244 US6317457B1 (en) | 1998-03-13 | 1999-03-08 | Pulse density modulator |
KR1019990007755A KR100613831B1 (ko) | 1998-03-13 | 1999-03-09 | 펄스밀도변조기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06345798A JP3888565B2 (ja) | 1998-03-13 | 1998-03-13 | パルス密度変調装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11261522A JPH11261522A (ja) | 1999-09-24 |
JP3888565B2 true JP3888565B2 (ja) | 2007-03-07 |
Family
ID=13229796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06345798A Expired - Fee Related JP3888565B2 (ja) | 1998-03-13 | 1998-03-13 | パルス密度変調装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6317457B1 (ja) |
JP (1) | JP3888565B2 (ja) |
KR (1) | KR100613831B1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594146B1 (ko) | 2004-02-11 | 2006-06-28 | 삼성전자주식회사 | 비동기 이동통신 시스템에서 초기 주파수 옵셋 추정 장치및 방법 |
JP4622423B2 (ja) * | 2004-09-29 | 2011-02-02 | 日本テキサス・インスツルメンツ株式会社 | パルス幅変調信号発生回路 |
JP5487721B2 (ja) * | 2009-05-20 | 2014-05-07 | トヨタ自動車株式会社 | パルス密度変復調回路及び該変復調回路を用いたインバータ制御装置 |
TWI521882B (zh) * | 2013-05-02 | 2016-02-11 | 瑞昱半導體股份有限公司 | 利用脈衝密度調變進行溝通之電子裝置、溝通方法、音訊裝置及放大裝置 |
US9871530B1 (en) * | 2016-12-11 | 2018-01-16 | John Howard La Grou | Multi-path analog-to-digital and digital-to-analog conversion of PDM signals |
CN116886081A (zh) * | 2017-03-30 | 2023-10-13 | 绍兴市上虞区幻想动力机器人科技有限公司 | 一种脉冲密度值信号转换电路 |
US10523190B2 (en) * | 2017-11-28 | 2019-12-31 | Infineon Technologies Ag | Pulse density modulation adjustment |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5056054A (en) * | 1990-05-02 | 1991-10-08 | National Semiconductor Corporation | Digital phase locked loop utilizing a multi-bit phase error input for control of a stepped clock generator |
JP2618742B2 (ja) * | 1990-07-09 | 1997-06-11 | 康人 竹内 | Fm復調器 |
US5224125A (en) * | 1991-04-05 | 1993-06-29 | National Semiconductor Corporation | Digital signed phase-to-frequency converter for very high frequency phase locked loops |
JP3256253B2 (ja) * | 1991-11-27 | 2002-02-12 | 富士電機株式会社 | パルス密度変調形d/a変換回路 |
US5337338A (en) * | 1993-02-01 | 1994-08-09 | Qualcomm Incorporated | Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order |
JP3288835B2 (ja) * | 1993-11-30 | 2002-06-04 | クラリオン株式会社 | 復調装置及びfm受信装置 |
US5995546A (en) * | 1996-04-10 | 1999-11-30 | Texas Instruments Incorporated | Digital integrator for pulse-density modulation using an adder carry or an integrator overflow |
US6014417A (en) * | 1997-06-11 | 2000-01-11 | National Semiconductor Corporation | On-chip phase step generator for a digital phase locked loop |
US6009007A (en) * | 1998-02-12 | 1999-12-28 | Industrial Technology Research Institute | Pulse-density-modulated controller with dynamic sequence |
-
1998
- 1998-03-13 JP JP06345798A patent/JP3888565B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-08 US US09/264,244 patent/US6317457B1/en not_active Expired - Fee Related
- 1999-03-09 KR KR1019990007755A patent/KR100613831B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH11261522A (ja) | 1999-09-24 |
KR100613831B1 (ko) | 2006-08-17 |
KR19990077711A (ko) | 1999-10-25 |
US6317457B1 (en) | 2001-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
US7948274B2 (en) | Frequency generation circuitry and method | |
KR100865662B1 (ko) | 노이즈 형성 디지털 주파수 합성 | |
JP2005198296A (ja) | 多段数値カウンタ発振器 | |
JP4155406B2 (ja) | デルタシグマ変調型分数分周pll周波数シンセサイザ、及び、無線通信装置 | |
JP3888565B2 (ja) | パルス密度変調装置 | |
JPH066212A (ja) | 位相比較回路およびこれを用いた位相同期発振回路 | |
JPH0683067B2 (ja) | 分周装置 | |
US8867696B2 (en) | Fractional frequency divider | |
EP2677711B1 (en) | Polar modulator | |
US5990755A (en) | Phase modulator efficiently utilizing waveform storing section | |
US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
US5686869A (en) | Pulse-width modulating device | |
TW201445891A (zh) | 數位頻率合成器及其數位頻率合成方法 | |
US11509314B2 (en) | All-digital phase-locked loop | |
US11588490B2 (en) | Digital loop filter in all-digital phase-locked loop | |
CN115801522B (zh) | 一种两路相参线性调频信号的生成方法、系统及相关设备 | |
CN114430271B (zh) | 分频器、电子装置以及分频方法 | |
US6662002B2 (en) | Frequency conversion circuit and transmitter | |
KR970009690B1 (ko) | 디지틀 4 위상 천이 변조용 위상 제어회로(digital phase mapper for quadruple phase shift keying modulator) | |
JP3696207B2 (ja) | 位相調整機能を有する復調器 | |
WO2023202776A1 (en) | Oscillator management | |
KR0142261B1 (ko) | 디지탈 정현파 발생방법 및 그 회로 | |
KR960014531B1 (ko) | 디지탈 파형 발생기에 있어서 표본화 주파수 채배회로 | |
KR20030017512A (ko) | 디지털 클럭 발생기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |