KR100613831B1 - 펄스밀도변조기 - Google Patents

펄스밀도변조기 Download PDF

Info

Publication number
KR100613831B1
KR100613831B1 KR1019990007755A KR19990007755A KR100613831B1 KR 100613831 B1 KR100613831 B1 KR 100613831B1 KR 1019990007755 A KR1019990007755 A KR 1019990007755A KR 19990007755 A KR19990007755 A KR 19990007755A KR 100613831 B1 KR100613831 B1 KR 100613831B1
Authority
KR
South Korea
Prior art keywords
data
waveform
waveform data
pdm
circuit
Prior art date
Application number
KR1019990007755A
Other languages
English (en)
Other versions
KR19990077711A (ko
Inventor
나루세데츠야
고냐사토시
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19990077711A publication Critical patent/KR19990077711A/ko
Application granted granted Critical
Publication of KR100613831B1 publication Critical patent/KR100613831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/06—Frequency or rate modulation, i.e. PFM or PRM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

펄스밀도변조기는 단위시간당 펄스밀도를 변화시킴으로써 변조처리를 실행하는데 제공된다.
상기 펄스밀도변조기는 공급된 클럭신호를 카운트하는 카운트수단과, 상기 카운트수단에서 출력된 카운트데이터를 합성하여 기본파형데이터를 발생하는 제 1파형데이터발생수단과, 상기 제 1파형데이터발생수단에서 출력된 기본파형데이터를 합성함으로서 외부에서 공급된 디지털데이터에 대응하는 펄스밀도변조파형데이터를 발생하는 제 2파형데이터발생수단과, 클럭신호에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호를 발생하는 클럭보정신호발생수단과, 상기 클럭보정신호에 의거해서 펄스밀도변조파형데이터를 보정하는 파형데이터보정수단을 포함한다. 상기 파형데이터보정수단은 상기 클럭신호에 포함된 부동주기성분의 위상을 나타내는 상기 클럭보정신호에 의거해 상기 펄스밀도변조파형데이터를 보정하는데 제공되기 때문에, 상기 보정된 펄스밀도변조파형데이터와 그 직류성분간에 단지 상기 파형데이터보정수단을 부가함으로써 선형성이 이루어질 수 있다.

Description

펄스밀도변조기{Pulsedensity modulator}
도 1은 종래 휴대전화기의 수신시스템회로의 구성을 나타내는 블록도이다.
도 2는 PDM부의 구성을 나타내는 블록도이다.
도 3은 기본파형합성회로의 구성을 나타내는 블록도이다.
도 4는 PDM파형합성회로의 구성을 나타내는 블록도이다.
도 5a ∼ 5d는 클럭신호와 카운트데이터간의 관계를 나타내는 차트이다.
도 6a ∼ 6d는 클럭신호와 기본파형데이터간의 관계를 나타내는 차트이다.
도 7a ∼ 7i는 클럭신호와 PDM파형데이터간의 관계를 나타내는 차트이다.
도 8은 PDM파형데이터와 제어전압간의 관계를 나타내는 차트이다.
도 9는 본 발명의 실시예에 따른 휴대전화기의 수신시스템회로의 구성을 나타내는 블록도이다.
도 10은 PDM부의 구성을 나타내는 블록도이다.
도 11은 PDM파형보정회로의 구성을 나타내는 블록도이다.
도 12a ∼ 12i는 클럭보정신호와 PDM파형보정데이터간의 관계를 나타내는 타임차트이다.
도 13은 PDM파형보정데이터와 제어전압간의 관계를 나타내는 차트이다.
도 14는 PDM부의 다른 실시예의 구성을 나타내는 블록도이다.
도 15a ∼ 15e는 클럭보정신호와 카운트파형보정데이터간의 관계를 나타내는 타임차트이다.
도 16은 PDM부의 다른 실시예의 구성을 나타내는 블록도이다.
도 17a ∼ 17e는 클럭보정신호와 기본파형보정데이터간의 관계를 나타내는 타임차트이다.
도 18은 PDM파형보정회로의 다른 실시예의 구성을 나타내는 블록도이다.
도 19a ∼ 19i는 클럭보정신호와 PDM파형보정데이터간의 관계를 나타내는 타임차트이다.
도 20은 PDM파형보정데이터와 제어전압간의 관계를 나타내는 차트이다.
* 도면의 주요부분에 대한 부호설명
1,30. 휴대전화기 7,31. 주파수오차보정블록
8. 주파수오차검출부 9,32,50,60. PDM부
10,33. 분주기 11. LPF
12. VCXO 20. 카운트회로
21. 기본파형합성회로 22. PDM파형합성회로
40,70.PDM파형보정회로 51. 카운트파형보정회로
61. 기본파형보정회로
본 발명은 펄스밀도변조기에 관한 것으로 특히, 휴대전화기에 사용된 펄스밀도변조(PDM)장치에 관한 것이다.
단위 시간당 펄스밀도를 변화시킴으로써 변조처리를 실행하는 PDM장치가 제안되어 왔다. 이 PDM장치는 예를 들면 코드분할다중접속(CDMA)시스템의 휴대전화기의 수신측에서 발생된 의사잡음(PN)부호의 주파수를 조정하기 위해서 설치된다. 도 1의 실시예에 따라서, 이러한 휴대전화기에 있어서 수신시스템의 회로구성을 이후에 구체적으로 설명한다.
휴대전화기(1)는 의사잡음부호로 스펙트럼확산변조되어 송신된 송신신호를 안테나(2)를 통해서 수신하고, 수신신호(S1)를 수신부(3)에 입력한다. 수신부(3)는 수신신호(S1)를 주파수변환하는 등의 소정의 신호처리를 실행하고, 그 결과로 얻어진 수신신호(S2)를 승산기(4)로 출력한다.
승산기(4)는 역확산을 실행하기 위해서 의사잡음(PN)부호발생기(5)에서 공급된 의사잡음(PN)부호(S3)와 수신신호(S2)를 승산(즉, 배타적논리연산)하고, 그 결과로 얻어진 수신신호(S4)를 복호부(6) 및 주파수오차보정블록(7)으로 출력한다. 복호부(6)는 수신신호(S4)에 대해서 복호화처리를 실행함으로서 베이스대역신호(S5)를 발생하고 베이스대역신호(S5)를 이후의 회로(도시 생략)로 출력한다.
주파수오차보정블록(7)은 수신신호(S4)를 주파수오차보정부(8)에 입력하도록 설계된다. 주파수오차검출부(8)는 PN부호(S3)가 승산된 수신신호(S4)에 의거해 수신신호(S2)와 PN부호(S3)간의 주파수오차를 검출하고, 그 결과의 주파수오차를 주파수오차데이터(SE)로서 상기 기술한 PDM장치에 대응하는 PDM부(9)로 출력한다. PDM부(9)는 PDM파형데이터(SH)를 발생하기 위해서 분주기(10)에서 공급된 클럭신호(S7)에 의거해서 주파수오차데이터(SE)를 펄스밀도변조하고 그 PDM파형데이터(SH)를 저역통과필터(LPF)(11)로 출력한다.
LPH(11)는 PDM파형데이터(SH)에서 직류성분을 추출함으로서 제어전압(S9)을 발생하고 그 제어전압(S9)을 전압제어수정발생기(VCXO)(12)로 출력한다. VCXO(12)는 공급된 제어전압(S9)에 따라서 송신주파수를 변화시키는 동안 송신신호(S10)를 발생하고, 송신신호(S10)를 분주기(10)로 출력한다. 분주기(10)는 송신신호(S10)의 주파수를 소정의 분주수에 대응해서 분주함으로서 클럭신호(S7)를 발생하고, 클럭신호(S7)를 PN부호발생기(5) 및 PDM부(9)로 출력한다. PN부호발생기(5)는 분주기(10)에서 공급된 클럭신호(S7)에 의거해 PN부호(S3)를 발생하고 그 PN부호(S3)를 승산기(4)로 출력한다.
주파수오차보정블록(7)은 PN부호(S3)가 승산된 수신신호(S4)에 의거해서 클럭신호(S7)를 발생하고, 클럭신호(S7)를 PN부호발생기(5)에 공급한다. 그것에 의해 PN부호발생기(5)에서 발생된 PN부호(S3)의 주파수는 수신신호(S2)에 포함된 송신측의 PN부호의 주파수와 일치하도록 제어된다.
도 2에 나타낸 것처럼, PDM부(9)는 카운트회로(20)와 기본파형합성회로(21) 및 PDM파형합성회로(22)로 이루어진다. PDM부(9)는 분주기(10)(도 1)에서 공급된 클럭신호(S7)를 카운트회로(20)에 입력하도록 설계된다. 카운트회로(20)는 "n"비트의 2진카운트회로로 이루어지고, 클럭신호(S7)를 카운트함으로서 "n"비트의 카운트데이터(SA)를 발생하고 그 카운트데이터(SA)를 기본파형합성회로(21)로 출력한다. 이 경우에, 카운트데이터(SA)를 형성하는 각 비트의 주기는 클럭신호(S7)의 주기의 배수로 이루어진다.
도 3에 나타낸 것처럼, 기본파형합성회로(21)는 공급된 "n"비트의 카운트데이터(SA)중에서 최하위비트(LSB)데이터(SA0)를 기본파형데이터의 최상위비트(MSB)데이터(SBn-1)로서 그자체로 PDM파형합성회로(22)에 출력하는 동시에 비트데이터(SA0)를 인버터(A0)에 입력한다. 더욱이, 기본파형합성회로(21)는 카운트데이터(SA)의 최하위비트보다 1비트 높은 열의 비트데이터(SA1)를 AND회로(B1) 및 인버터(A1)에 입력한다. 동일한 방법으로, 기본파형합성회로(21)는 카운트데이터(SA)의 비트를 대응하는 AND회로(B)와 인버터(A)에 입력하도록 설계된다. 이와 관련하여, 기본파형합성회로(21)는 카운트데이터(SA)의 최상위비트데이터(SAn-1)를 AND회로(Bn-1)에 입력한다.
인버터(A0)는 비트데이터(SA0)의 극성을 반전하고 그 결과로 얻어진 인버터 출력데이터(SC0)를 AND회로(B1) 및 AND회로(C1)로 출력한다. 더욱이, 인버터(A1)는 비트데이터(SA1)의 극성을 반전하고 그 결과로 얻어진 인버터 출력데이터(SC1)를 AND회로(C1)로 출력한다. 동일한 방법으로, 이후의 인버터(A)는 비트데이터(SA)의 극성을 반전하고 그 결과로 얻어진 인버터 출력데이터(SC)를 AND회로(C)로 출력 한다.
AND회로(C1)는 최하위비트의 카운트데이터(SA0)의 극성을 반전함으로써 얻어진 인버터출력데이터(SC0)와 최하위비트보다 1비트 높은 열의 비트데이터(SA1)의 극성을 반전함으로써 얻어진 인버터출력데이터(SC1)와의 논리합(AND)을 취하고, 그 결과로 얻어진 AND출력데이터(SD1)를 AND회로(B2) 및 AND회로(C2)(도시 생략)에 출력한다. 이와같은 방법으로, 이후의 AND회로(C)는 그것보다 1비트 낮은 열의 AND회로(C)에서 출력된 AND출력데이터(SD)와 인버터(A)에서 출력된 인버터출력데이터(SC)와의 논리합을 취하고, 그 결과로 얻어진 AND출력데이터(SD)를 AND회로(B) 및 그것보다 1비트 높은 열의 AND회로(C)로 출력한다. 이와 관련하여 AND회로(Cn-2)는 AND회로(Cn-3)에서 출력된 AND출력데이터(SDn-3)와 인버터(An-2)에서 출력된 인버터출력데이터(SCn-2)의 논리합을 취하고, 그 결과로 얻어진 AND출력데이터(SDn-2)를 AND회로(Bn-1)로 출력한다.
AND회로(B1)는 인버터출력데이터(SC0)와 비트데이터(SA1)와의 논리합을 취하고, 그 연산결과를 기본파형데이터의 최상위비트보다 1비트 낮은 열의 비트데이터(SBn-2)로서 PDM파형합성회로(22)로 출력한다. 더욱이, AND회로(B2)는 AND출력데이터(SD1)와 카운트데이터(SA2)와의 논리합을 취하고, 그 연산결과를 최상위비트보다 낮은 2비트열의 비트데이터(SBn-3)로서 PDM파형합성회로(22)에 출력 한다. 이와같은 방법으로, AND회로(B)는 AND출력데이터(SD)와 카운트데이터(SA)와의 논리합을 취하고, 그 연산결과를 소망하는 열의 기본파형데이터(SB)로서 PDM파형합성회로(22)에 출력한다.
도 4에 나타낸 것 처럼, PDM파형합성회로(22)는 기본파형데이터(SB)의 최하위비트데이터(SB0)를 AND회로(D0)에 출력하고, 최하위비트보다 1비트 낮은 열의 비트데이터(SB1)를 AND회로(D1)에 입력한다. 이와같은 방법으로, PDM파형합성회로(22)는 기본파형데이터(SB)의 비트를 대응하는 AND회로(D)에 입력한다.
주파수오차검출부(8)에서 PDM파형합성회로(22)에 주파수오차데이터(SE)를 공급한다. PDM파형합성회로(22)는 주파수오차데이터(SE)의 최하위비트데이터(SE0)를 AND회로(D0)에 입력하고, 최하위비트보다 1비트 높은 열의 비트데이터(SE1)를 AND회로(D1)에 입력한다. 이와같은 방법으로, 이후의 PDM파형합성회로(22)는 주파수오차데이터(SE)를 대응하는 AND회로(D)에 입력한다.
AND회로(D0)는 기본파형데이터(SB)의 최하위비트데이터(SB0)와 주파수오차데이터(SE)의 비트데이터(SE0)와의 논리합을 취하고, AND출력데이터(SF0)를 OR회로(E0)에 출력한다. 반면에, AND회로(D1)는 최하위비트보다 1비트 높은 열의 비트데이터(SB1)와 비트데이터(SE1)와의 논리합으로 취하고, 그 결과로 얻어진 AND 출력데이터(SF1)를 OR회로(E0)에 출력한다. 이와같은 방법으로, 이후의 AND회로(D)는 기본파형데이터(SB)의 소망하는 열의 비트데이터와 주파수오차데이터(SE)의 비트데이터와의 논리합을 취하고, 그 결과로 얻어진 AND출력데이터를 대응하는 OR회로(E)에 출력한다.
OR회로(E0)는 최하위비트의 논리합에서 구한 AND출력데이터(SF0)와 최하위비트보다 1비트 높은 열의 논리합에서 구한 AND출력데이터(SF1)와의 논리곱을 취하고, 그 결과로 얻어진 OR출력데이터(SG0)를 OR회로(E1)에 출력한다. OR회로(E1)는 OR출력데이터(SG0)와 AND회로(D2)(도시 생략)에서 출력된 AND출력데이터(SF1)와의 논리곱을 취하고, 그 결과로 얻어진 OR출력데이터(SG1)를 OR회로(E2)(도시 생략)에 출력한다. 동일한 방법으로, OR회로(E)는 1비트 낮은 열의 OR회로(E)에서 출력된 OR출력데이터(SG)와 AND출력데이터(SE)와의 논리곱을 취하고, 그 결과로 얻어진 OR출력데이터(SG)를 1비트 높은 열의 OR회로(E)에 출력한다. 이와같은 방법으로, PDM파형합성회로(22)는 기본파형데이터(SB)와 주파수오차데이터(SE)의 논리합을 취하고, 그 결과로 얻어진 AND출력데이터(SF)의 논리곱을 구함으로서 PDM파형데이터(SH)를 발생하고, PDM파형데이터(SH)를 LPF(11)(도 1)에 출력한다.
휴대전화기(1)에 있어서는, VCXO(12)에서 발생된 송신신호(S10)의 주파수는 소정의 분주수에 따라서 분주됨으로서, PDM부(9)와 같은 디지털처리시스템회로를 제어하기 위해 클럭신호(S7)가 발생된다. 더욱이, 송신신호(S10)의 주파수가 다 른 분주수에 따라서 분주됨으로서 수신부(3)와 같은 아날로그처리시스템회로를 제어하기 위해 클럭신호가 발생된다. 따라서, VCXO(12)에서 발생된 송신신호(S10)의 주파수는 디지털처리시스템에서 사용된 클럭신호(S7)의 주파수와 아날로그처리시스템회로에 사용된 클럭신호의 주파수와의 최소공배수가 되도록 선택되는 것이 바람직하다.
그러나, 디지털처리시스템회로에서 사용된 클럭신호(S7)의 주파수와 아날로그처리시스템에서 사용된 클럭신호의 주파수와의 최소공배수의 주파수를 가지는 송신신호를 형성하도록 하면, 매우 높은 주파수를 가지는 송신신호를 발생할 필요가 있다. 실제로는 이러한 송신신호를 발생하기가 어렵다. 따라서, VCXO(12)는 예를 들면 아날로그처리시스템회로에 사용된 클럭신호의 주파수를 소정 배수한 고주파수를 가지는 송신신호(S10)를 발생하도록 고안된다. 따라서, 송신신호(S10)의 주파수는 디지털처리시스템회로에서 사용된 클럭신호의 주파수의 배수가 아닐 수 있다. 따라서, 분주기(10)는 송신신호(S10)의 주파수를 전체 동일한 주기로 분주(이후에 동일한 분주로 칭함)하지 않기 때문에, 분주기(10)는 다른 클럭과는 주기가 다른 클럭(이후에 부동주기성분으로 칭함)을 포함하는 클럭신호(S7)를 발생할 수 있다.
따라서, 도 5 ∼ 도 8을 참조해서 부동주기성분을 포함하는 클럭신호(S7)가 PDM부(9)에 포함되는 경우에 대해서 설명한다. 예를 들면, 도 5a에 나타낸 것처럼 "3"비트의 카운트회로(20)에 입력된 클럭신호(S7)가 그 "1"주기의 "4"번째, "6"번째, "8"번째 클럭의 상승타이밍 앞에서 느슨해진다.
카운트회로(20)는 클럭의 상승타이밍에 동기하는 클럭을 합계(count up)함으로서 "3"비트의 카운트데이터를 발생하고, 카운트데이터(SA)를 기본파형합성회로(21)에 출력한다. 이 때에, 카운트회로(20)는 클럭신호를 합계함으로서 클럭신호(S7)의 주파수를 "1/2" 분주한 최하위비트데이터(SA0)를 발생한다(도 5b). 더욱이, 카운트회로(20)는 클럭신호(S7)의 주파수를 "1/4" 분주한 최하위비트보다 높은 1비트열의 비트데이터(SA1)를 발생한다.(도 5C) 더욱이, 카운트회로(20)는 클럭신호의 주파수를 "1/8" 분주한 최상위비트의 비트데이터(SA2)를 발생한다(도 5d).
이어서, 도 6a ∼ 도 6d를 참조해서 기본파형합성회로(21)에서 출력된 기본파형데이터(SB0 ∼ SB2)를 설명한다. 우선, 도 6a는 카운트회로(20)에 입력된 클럭신호(S7)를 나타낸다. 기본파형합성회로(21)는 카운트데이터(SA)의 비트데이터(SA2)가 논리레벨 "H"이고 비트데이터(SA0 및 SA1)가 논리레벨 "L"을 나타내는 위상에서 논리레벨 "H"를 나타내는 최하위비트데이터(SB0)를 나타낸다. 그리고, 기본파형합성회로(21)는 비트데이터(SB0)를 PDM파형데이터합성회로(22)에 출력한다(도 6b).
더욱이, 기본파형합성회로(21)는 비트데이터(SA1)가 논리레벨 "H"를 나타내고 비트데이터(SA0)가 논리레벨 "L"을 나타내는 위상에서 논리레벨 "H"를 나타내는 최하위비트 이상의 1비트열의 비트데이터(SB1)를 발생한다. 그리고, 기본파형합성회로(21)는 비트데이터(SB1)를 PDM파형합성회로(22)에 출력한다(도 6c). 더욱이 기본파형합성회로(21)는 카운트데이터(SA0)를 최상위비트의 기본파형데이터(SB2)로서 그 자체로 PDM파형합성회로(22)에 직접 출력한다(도 6d).
이와같은 방법으로 발생된 기본파형데이터(SB)에 있어서 논리레벨 "H"와 논리레벨 "L" 의 시간비는 기본파형데이터(SB)의 최하위비트데이터(SB0)의 경우에 "3/19"이다. 최하위비트 이상의 1비트열의 비트데이터(SB1)의 경우에, 시간비는 "6/19"이다. 최상위비트의 비트데이터(SB2)의 경우에, 시간비는 "8/19" 이다. 비트데이터(SB0 ∼ SB2)의 위상이 논리레벨 "H"에서 서로 중첩되지 않도록 한다.
다음으로, 도 7a ∼ 7i를 참조해서 PDM파형합성회로(22)에서 출력된 PDM파형데이터(SH)를 설명한다. 우선, 도 7a는 카운트회로(20)에 입력된 클럭신호(S7)를 나타낸다. PDM파형합성회로(22)는 주파수오차검출부(8)에서 공급된 주파수 오차데이터(SE)의 논리합을 취하고, 이후에 논리곱을 취하여 PDM파형데이터(SH)를 발생하고 PDM파형데이터를 LPF(11)(도 1)에 출력한다.
주파수오차데이터(SE)가 "000"인 경우에는, PDM파형합성회로(22)는 논리레벨 "0"을 파형번호 "0"의 PDM파형데이터(SH0)로서 출력한다. 더욱이, 주파수오차데이터(SE)가 "001"인 경우에는, PDM파형합성회로(22)는 최하위비트데이터(SB0)를 파 형번호 "1"의 PDM파형데이터(SH1)로서 LPF(11)(도 1)에 출력한다(도 7c). 더욱이, 주파수오차데이터(SE)가 "010"인 경우에는, PDM파형합성회로(22)는 최하위비트이상의 1비트열의 기본파형합성데이터(SB1)를 파형번호 "2"의 PDM파형데이터(SH2)로서 출력한다(도 7d).
이어서, 주파수오차데이터(SE)가 "011" 인 경우에는, PDM파형합성회로(22)는 기본파형데이터의 최하위비트데이터(SB0)와 최하위비트 이상의 1비트열의 비트데이터(SB1)를 합성하고 그 결과로 얻어진 데이터를 파형번호 "3"의 PDM파형데이터(SH3)로서 출력한다(도 7e). 더욱이, 주파수오차데이터(SE)가 "100"인 경우에 PDM파형합성회로(22)는 최상위비트데이터(SB2)를 파형번호 "4"의 PDM 파형데이터로서 출력한다(도 7f). 더욱이, 주파수오차데이터(SE)가 "101" 인 경우에, PDM파형합성회로(22)는 최하위비트데이터(SB0)와 최상위비트데이터(SB2)를 합성하고 그 결과로 얻어진 데이터를 파형번호 "5"의 PDM파형데이터(SH5)로서 출력한다(도 7g).
동일하게, 주파수오차데이터(SE)가 "110"인 경우에, PDM파형합성회로(22)는 최하위비트 이상의 1비트열의 비트데이터(SB1)와 최상위비트데이터(SB2)를 합성하고 그 결과로 얻어진 데이터를 파형번호 "6"의 PDM파형데이터(SH6)로서 출력한다(도 7h). 더욱이, 주파수오차데이터(SE)가 "111"인 경우에 PDM파형합성회로(22)는 기본파형합성데이터(SB)의 비트데이터(SB0), 비트데이터(SB1) 및 비트데이터(SB2)를 전부 합성하고 그 결과로 얻어진 데이터를 파형번호 "7"의 PDM파형데이터(SH7)로서 출력한다(도 7i).
LPF(11)는 PDM부(9)에서 발생된 PDM파형데이터(SH)에서 직류성분을 추출하고, 그것에 의해 PDM파형데이터(SH)에 대응하는 소망하는 전압레벨의 제어전압(S9)를 발생여 그 제어전압을 VCXO(12)에 출력한다.
이제는, PDM파형데이터(SH)와 제어전압(S9)과의 관계를 도 8을 참조해서 설명한다.
제어전압(S9)은 파형번호 "0" ∼ "3"의 PDM파형데이터(SH0 ∼ SH3)의 범위내에서 직선적으로 증가한다. 파형번호 "4"의 PDM파형데이터(SH4)의 시간에서, 제어전압(S9)은 일시적으로 감소한다. 그 후에, 제어전압(S9)은 파형번호 "4" ∼ "7"의 PDM파형데이터(SH4 ∼ SH7)의 범위 내에서 다시 직선적으로 증가한다. 즉, 제어전압(S9)은 주파수오차데이터(SE)가 "000"에서 시작하여 "011"으로 인크리먼트(increment)될 때 까지는 직선적으로 증가한다. 그러나, 주파수오차데이터(SE)가 "100"에 인크리먼트 처리하면, 제어전압(S9)은 일시적으로 감소한다. 제어전압(S9)은 주파수오차데이터(SE)가 "100"에서 "111"까지 인크리먼트 처리되는 때까지 재차 증가한다.
상기 기술한 것처럼, 부동주기성분을 포함하는 클럭신호(S7)가 PDM부(9)에 공급되면, PDM파형데이터(SH)의 파형번호와 제어전압(S9)간의 선형성이 이루어지지 않기 때문에 VCXO(12)가 정확하게 제어되지 않을 수 있는 문제가 있다.
상기를 고려하여, 본 발명의 목적은 종래의 장치보다 정확하게 펄스밀도변조를 수행할 수 있는 펄스밀도변조기를 제공하는 것이다.
본 발명의 상기 목적과 다른 목적은 단위 시간당 펄스밀도를 변화시킴으로써 변조처리를 수행하기 위한 펄스밀도변조기의 설치에 의해 이루어질 수 있다. 펄스밀도변조기는 공급된 클럭신호를 카운트하는 카운트수단과, 카운트수단에서 출력된 카운트데이터를 합성하여 기본파형데이터를 발생하는 제 1파형데이터발생수단과, 제 1파형데이터발생수단에서 출력된 기본파형데이터를 합성함으로서 외부에서 공급된 디지털데이터에 대응하는 펄스밀도변조파형데이터를 발생하는 제 2파형데이터발생수단과, 클럭신호에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호를 발생하는 클럭보정신호발생수단과, 클럭보정신호에 의거해서 펄스밀도변조파형데이터을 보정하는 파형데이터보정수단을 포함한다.
파형데이터보정수단은 클럭신호에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호에 의거해서 펄스밀도변조파형데이터를 보정하는데 제공되기 때문에, 파형데이터보정수단를 부가하는 것만으로 그 보정된 펄스밀도변조파형데이터와 그 직류성분간의 선형성이 이루어질 수 있다.
본 발명의 본질, 원리 및 유용성은 동일한 부분이 동일한 도면부호 또는 문자로 나타낸 첨부된 도면과 관련하여 설명된 다음의 상세한 기술에서 좀 더 명백해 질 것이다.
본 발명의 적의의 실시예를 첨부된 도면을 참조하여 기술한다.
도 1의 부분에 대응하는 도 9에서 도 1의 부분과 동일한 도면부호로 나타내고, 도면부호(30)는 주파수오차보정블록(31)의 구성을 제외하고 종래의 휴대전화기(1)와 동일한 방법으로 구성된 일반적인 휴대전화기를 나타낸다. 휴대전화기(30)는 PN부호로 스펙트럼확산 및 변조처리되어 송신되는 신호를 안테나(2)를 통해서 수신하고, 수신신호(S1)를 수신부(3)에 입력한다. 수신부(3)는 수신신호(S1)를 주파수 변환하는 등의 소정의 신호처리를 실행하고, 결과로서 얻어진 수신신호(S2)를 승산기에 출력한다.
승산기(4)는 역확산을 실행하기 위해서 PN부호발생기(5)에서 공급된 PN부호(S3)와 수신신호(S3)를 승산하고, 그 결과로 얻어진 수신신호(S4)를 복호화부(6) 및 주파수오차보정블록(31)에 출력한다. 복호화부(6)는 수신신호(S4)에 대해서 복호화처리를 실행함으로서 베이스대역신호(S5)를 발생하고 그 베이스대역신호(S5)를 다음의 회로(도시 생략)에 출력한다.
주파수오차보정블록(31)은 수신신호(S4)를 주파수오차검출부(8)에 입력하도록 설계된다. 주파수오차검출부(8)는 PN부호(S3)가 승산된 수신신호(S4)에서 수신신호(S2)와 PN부호(S3)간의 주파수오차를 검출하고, 그 주파수오차를 주파수오차데이터(SE)로서 PDM부(32)에 출력한다. PDM부(32)는 분주기(33)에서 공급된 클럭신호(S7)에 의거해 주파수오차데이터(SE)를 펄스밀도변조처리함으로서 PDM파형데이터를 발생한다. 더욱이, PDM부(32)는 분주기에서 공급된 클럭보정신호(S30)에 의거해 발생된 PDM파형데이터를 보정하고 그 결과로 얻어진 PDM파형보정데이터(SK) 를 LPF(11)에 출력한다.
LPF(11)는 PDM파형보정데이터(SK)에서 직류성분을 추출함으로서 제어전압을 발생하고 그 제어전압(S9)를 VCXO(12)에 출력한다. VCXO(12)는 공급된 제어전압(S9)에 대응하는 송신주파수를 변화시키는 동시에 송신신호(S10)를 발생하고, 그 송신신호(S10)를 분주기(33)에 출력한다. 분주기(33)는 소정의 분주수에 대응해서 송신신호(S10)를 분주함으로서 클럭신호(S7)를 발생하고, 클럭신호(S7)를 PN부호발생기(5) 및 PDM부(32)에 출력한다. 더욱이, 분주기(33)는 발생된 클럭신호(S7)에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호(S30)를 발생하고, 그 클럭보정신호(S30)를 PDM부(32)에 출력한다. PN부호발생기(5)는 분주기(33)에서 공급된 클럭신호(S7)에 의거해서 PN부호(S3)를 발생하고 그 PN부호(S3)를 승산기(4)에 출력한다.
이와같은 방법으로, 주파수오차보정블록(31)은 PN부호(S3)가 승산된 수신신호(S4)에 의거해서 클럭신호(S7)를 발생하고, 그 클럭신호(S7)를 PN부호발생기(5)에 공급한다. 그것에 의해, PN부호발생기(5)에 의해 발생된 PN부호(S3)의 주파수는 수신신호(S2)에 포함된 송신측의 PN부호의 주파수와 일치하도록 제어된다.
도 10에 있어서, 도 2에 대응하는 부분은 도 2의 부분과 동일한 도면부호로 나타내고, PDM부(32)는 카운트회로(20), 기본파형합성회로(21) PDM파형합성회로(22) 및 PDM파형보정회로(40)를 포함한다. 클럭신호(S7)는 분주기(33)(도 9)에서 카운트회로(20)에 공급된다. 카운트회로(20)는 "n"비트의 2진회로로 구성되고 클럭신호(S7)를 카운트함으로서 "n"비트의 카운트데이터(SA)를 발생하고 그 카운트데이터(SA)를 기본파형합성회로(21)에 출력한다.
기본파형합성회로(21)는 소망하는 비트의 카운트데이터(SA)가 논리레벨 "H"가 되고 소망하는 비트보다 하위비트의 모든 비트데이터(SA)가 논리레벨 "L"인 타이밍을 가지는 데이터를 논리레벨 "H"로서 발생한다. 기본파형합성회로(21)는 데이터의 상위비트와 하위비트를 순차적으로 교환함으로서 기본파형데이터(SB)를 발생하고 그 기본파형데이터(SB)를 PDM파형합성회로(22)에 출력한다. PDM파형합성회로(22)는 주파수오차검출부(8)(도 9)에서 공급된 주파수오차데이터(SE)와 기본파형데이터(SB)와의 논리합을 취하고, 이후에 이들의 논리곱을 취함으로서 PDM파형데이터(SH)를 발생하고 그 PDM파형데이터(SH)를 PDM파형보정회로(40)에 출력한다.
PDM부(32)는 분주기(33)(도 9)에서 공급된 클럭보정신호(S30)를 PDM파형보정회로(40)에 입력하도록 설계된다. 도 11에 나타낸 것 처럼, PDM파형보정회로(40)는 인버터(41)와 AND회로(42)로 구성되고, 그 클럭보정신호(S30)를 그 인버터(41)에 입력하고 그 PDM파형데이터(SH)는 AND회로(42)에 입력한다. 인버터(41)는 클럭보정신호(S30)의 극성을 반전하고 그 결과로 얻어진 인버터출력데이터(S40)를 AND회로(42)에 출력한다. AND회로(42)는 인버터출력데이터(S40)와 PDM파형데이터(SH)와의 논리합을 취하고, 그 결과로 얻어진 PDM파형보정데이터(SK)를 LPF(11)(도 9)에 출력한다.
여기서, 부동주기성분을 포함하는 클럭신호(S7)가 PDM부(32)에 입력된 경우를 설명한다. 예를 들면, "3"비트의 카운트회로(20)에 입력된 클럭신호가 그 "1" 주기의 "4"번째, "6"번째, "8"번째 클럭의 상승 타이밍 앞에서 느슨해지는 것 으로 가정한다(도 5a).
카운트회로(20)는 클럭의 상승 타이밍과 동기해서 클럭을 합계함으로서 "3"비트의 카운트데이터(SA0 ∼ SA2)를 발생하고, 그 카운트데이터(SA0 ∼ SA2)를 기본파형합성회로(21)로 출력한다(도 5b ∼ 5d). 기본파형합성회로(21)는 카운트비트데이터(SA0 ∼ SA2)에 대해서 상기 기술한 소정의 데이터 처리를 실행하고 그 결과로 얻어진 기본파형데이터(SB0 ∼ SB2)를 PDM파형합성회로(22)에 출력한다(도 6b ∼ 6d). PDM파형합성회로(22)는 공급된 주파수오차데이터(SE)에 대응해서 기본파형데이터(SB0 ∼ SB2)를 합성하고 그 결과로 얻어진 PDM파형데이터(SH)를 PDM파형보정회로(40)에 출력한다(도 7b ∼ 7i).
분주기(33)(도 9)는 클럭신호(S7)뿐만 아니라 클럭신호(S7)에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호(S30)를 발생하고 그 클럭보정신호(S30)를 PDM파형보정회로(40)에 공급한다. 예를 들면, 도 12a에 나타낸 것 처럼 "4"번째, "6"번째, "8"번째 클럭의 상승 타이밍 앞에서 느슨해지는 클럭신호(S7)가 발생되는 경우에, 분주기(33)는 그 상승 타이밍 직전의 반 클럭이 논리레벨 "H"인 클럭보정신호(S30)를 발생한다.
파형번호 "0"의 PDM파형데이터(SH0)가 PDM파형보정회로(40)에 공급되는 경우에, PDM파형보정회로(40)는 논리레벨 "0"으로 파형번호 "0"의 PDM파형보정데이터(Sk0)를 발생하고 그 PDM파형보정데이터(Sk0)를 LPF(11)(도 9)에 출력한다(도 12b 참조). 더욱이, 파형번호 "1"의 PDM파형데이터(SH1)가 PDM파형보정회로(40)에 공급되는 경우에, PDM파형보정회로(40)는 PDM파형데이터(SH1)의 "6"번째 클럭의 상승 타이밍 직전의 반 클럭을 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨리고, 그것에 의해 파형번호 "1"의 PDM파형보정데이터(SK1)를 발생하여 출력한다(도 12c 참조).
PDM파형보정회로(40)에 파형번호 "2"의 PDM파형데이터(SH2)가 공급되는 경우에는, PDM파형보정회로(40)는 PDM파형데이터(SH2)의 "4"번째, "8"번째 클럭의 상승 타이밍 직전의 반 클럭을 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨림으로서 파형번호 "2"의 PDM파형보정데이터(SK2)를 발생하여 출력한다(도 12d 참조). 더욱이, 파형번호 "3"의 PDM파형데이터(SH3)가 PDM파형보정회로(40)에 공급되는 경우에, PDM파형보정회로(40)는 PDM파형데이터(SH3)의 "4"번째, "6"번째 및 "8"번째 클럭의 상승 타이밍직전의 반 클럭을 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨림으로서 파형번호 "3"의 PDM파형보정데이터(SK3)를 발생하여 출력한다(도 12e 참조).
PDM파형보정회로(40)에 파형번호 "4"의 PDM파형데이터(SH4)가 공급되는 경우에, PDM파형보정회로(40)는 PDM파형데이터(SH4)를 파형번호 "4"의 PDM파형보정데이터(SK4)로서 출력한다(도 12f). 더욱이, 파형번호 "5"의 PDM파형데이터(SH5)가 PDM파형보정회로(40)에 공급되는 경우에 PDM파형보정회로(40)는 PDM파형데이터(SH5) 의 "6"번째 클럭의 상승 타이밍 직전의 반 클럭을 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨림으로서 파형번호 "5"의 PDM파형보정데이터(SK5)를 발생하여 출력한다(도 12g 참조).
이어서, 파형번호 "6"의 PDM파형데이터(SH6)가 PDM파형보정회로(40)에 공급되는 경우에, PDM파형보정회로(40)는 PDM파형데이터(SH6)의 "4"번째, "8"번째 클럭의 상승 타이밍 직전의 반 클럭을 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨림으로서 파형번호 "6"의 PDM파형보정데이터(Sk6)를 발생하여 출력한다(도 12h). 더욱이, 파형번호 "7"이 PDM파형보정회로(40)에 공급되는 경우에, PDM파형보정회로(40)는 PDM파형데이터(SH7)중 "4"번째, "6"번째 및 "8"번째 클럭의 상승 타이밍 직전의 반 클럭을 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨림으로서 파형번호 "7"의 PDM파형보정데이터(Sk7)를 발생하여 출력한다(도 12i).
상기 기술한 것 처럼, PDM파형보정회로(40)는 공급된 클럭보정신호(S30)에 의거해서 PDM파형데이터(SH)중 클럭신호(S7)의 부동주기성분에 대응하는 위상에 대해서 강제적으로 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨림으로서 부동주기성분에 의해 영향이 제거된 PDM파형보정데이터(SK)를 발생하여 LPF(11)에 출력한다. LPF(11)는 PDM부(32)에 의해 발생된 PDM파형보정데이터(SK)에서 직류성분을 추출함으로서 PDM파형보정데이터(SK)에 대응하는 소망하는 전압레벨로 제어전압(S9)를 발생하고 그 제어전압(S9)를 VCXO(12)에 출력한다.
도 13은 PDM파형보정데이터(SK)와 제어전압(S9)간의 관계를 나타낸다. 이 경우에, 제어전압(S9)이 PDM파형보정데이터(SK)의 파형번호에 따라서 직선적으로 증가하기 때문에, PDM파형보정데이터(SK)의 파형번호와 제어전압(S9)간에 선형성이 이루어 진다. 따라서, LPF(11)에서 출력된 제어전압(S9)은 주파수오차검출부(8)에서 공급된 주차수오차데이터(SE)가 인크리먼트 처리되는 것에 따라서 직선적으로 증가한다.
상기 기술한 구성에 따라서, 분주기(33)는 VCXO(12)에서 공급된 송신신호(S10)에 의거해서 클럭신호(S7)를 발생하고 그 클럭신호(S7)를 PDM부(32)의 카운트회로(20)에 출력한다. 더욱이, 분주기(33)는 클럭신호(S7)에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호(S30)를 발생하고 그 클럭신호(S30)를 PDM부(32)의 PDM파형보정회로(40)에 출력한다.
카운트회로(20)는 클럭신호(S7)를 카운트함으로서 "n" 비트의 카운트데이터(SA0 ∼ SAn-1)를 발생하고 그 카운트데이터를 기본파형합성회로(21)에 출력한다. 기본파형합성회로(21)는 "n"비트의 카운트데이터(SA0 ∼ SAn-1)를 합성함으로서 "n"개의 기본파형데이터(SB0 ∼ SBn-1)를 발생하고 그 기본파형데이터를 PDM파형합성회로(22)에 출력한다. PDM파형합성회로(22)는 주파수오차검출부(8)에서 공급된 주파수오차데이터(SE)에 의거해서 "n"개의 기본파형데이터(SB0 ∼ SBn-1)를 합성함으로서 PDM파형데이터(SH)를 발생하고 그 PDM파형데이터(SH)를 PDM파형보정회로(40)에 출력한다.
PDM파형보정회로(40) 공급된 클럭보정신호(30)에 의거해서 PDM파형데이터(SH)중 클럭신호(S7)의 부동주기성분에 대응하는 위상의 신호레벨을 강제적으로 논리레벨 "L"로 설정함으로서 PDM파형보정데이터(SK)를 발생하고 그 PDM파형보정데이터(SK)를 LPF(11)에 출력한다. LPF(11)는 PDM파형보정데이터(SK)에서 직류성분을 추출함으로서 그 제어전압(S9)를 발생하고 그 제어전압(S9)를 VCXO(12)에 출력한다.
상기 기술한 것 처럼, PDM파형합성회로(22)의 후단에 PDM파형보정회로(40)가 설치되는 것만 으로 PDM파형보정데이터(SK)와 PDM파형보정데이터(SK)의 직류성분으로서 제어전압(S9)간의 선형성이 이루어질 수 있기 때문에, 회로규모 또는 소비전력이 커지는 것이 방지되면서 VCXO(12)는 정확하게 제어된다.
상기 기술한 구성에 따라서, PDM파형데이터(SH)의 부동주기성분의 위상이 클럭신호(S7)에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호(S30)에 의거해서 보정됨으로서 PDM파형보정데이터를 발생하고, 따라서 PDM파형보정회로(40)를 부가적으로 설치하는 것만 으로 PDM파형보정데이터와 그 직류성분간의 선형성이 이루어질 수 있다. 따라서, 회로규모가 커지는 것을 방지하면서 VCXO(12)는 정확하게 제어될 수 있다.
상기 기술한 실시예에 있어서, PDM파형합성회로(22)의 후단에 설치된 PDM파형보정회로(40)가 설치되고 PDM파형데이터(SH)가 PDM파형보정회로(40)에 의해 제어되는 경우를 설명하였다. 그러나, 본 발명은 여기에 한정되지 않는다. 도 10에 대응하는 부분에 동일한 도면부호로 도 14에 나타낸 것 처럼, 카운트회로(20) 의 후단에 카운트파형보정회로(51)가 설치되고 카운트데이터(SA)가 카운트파형보정회로(51)에 의해 보정되고, 상기 기술한 동일한 효과가 얻어질 수 있다.
이 경우에, 카운트회로(20)는 카운트데이터(SA)를 카운트파형보정회로(51)에 출력한다. 이와 관련하여, 분주기(33)(도 9)에서 카운트파형보정회로(51)에 클럭보정신호(S30)가 공급된다. 카운트파형보정회로(51)는 클럭보정신호(S30)의 극성 반전함으로써 얻은 데이터와 카운트데이터(SA)와의 논리합을 취함으로서 카운트데이터(SA)중 클럭신호(S7)의 부동주기성분에 대응하는 위상의 신호레벨을 보정하고 그 결과로 얻어진 카운트파형보정데이터(SL)를 기본파형합성회로(21)에 출력한다.
기본파형합성회로(21)는 카운트파형보정데이터(SL)를 합성함으로서 기본파형보정데이터(SM)를 발생하고 그 기본파형보정데이터(SM)를 PDM파형합성회로(22)에 출력한다. PDM파형합성회로(22)는 주파수오차검출부(8)(도 9 참조)에서 검출된 주파수오차데이터(SE)에 의거해서 기본파형보정데이터(SM)를 합성함으로서 PDM파형보정데이터(SK)를 발생하고 그 PDM파형보정데이터(SK)를 LPF(11)(도 9 참조)로 출력한다.
여기서, 도 15a ∼ 15e를 참조하여 카운트회로(20)가 "3"비트의 2진카운트회로이고 부동주기성분을 포함하는 클럭신호(S7)가 카운트회로(20)에 입력되는 경우를 설명한다. 도 15a는 카운트회로(20)에 입력된 클럭신호(S7)를 나타낸다. 도 15b는 카운트파형보정회로(51)에 공급된 클럭보정신호(S30)를 나타낸다.
카운트회로(20)는 클럭신호(S7)를 카운트함으로서 카운트데이터(SA0 ∼ SA2) 를 발생하고 그 카운트데이터를 카운트파형보정회로(51)에 출력한다.(도 5b ∼ 5d 참조) 카운트파형보정회로(51)는 클럭보정신호(S30)의 극성을 반전함으로서 얻어진 데이터와 카운트데이터(SA0 ∼ SA2)와의 논리합을 취함으로서 카운트파형보정데이터(SL0 ∼ SL2)를 발생하고 그 카운트파형보정데이터를 기본파형합성회로(21)에 출력한다.(도 15c ∼ 15e 참조) 이와같은 방법으로, 카운트파형보정회로(51)는 카운트데이터(SA0 ∼ SA2)중 클럭신호(S7)의 부동주기성분에 대응하는 위상의 신호레벨을 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨림으로서 카운트데이터(SA0 ∼ SA2)를 보정한다.
상기 기술한 것 처럼, PDM부(50)는 카운트파형보정회로(51)에 의해 카운트데이터(SA)를 보정하여 그 보정된 PDM파형보정데이터(SK)를 발생하도록 설계된다. 따라서, 카운트파형보정회로(51)가 부가적으로 설치되는 것만으로, PDM파형보정데이터와 그 직류성분간에 선형성이 이루어질 수 있다. 따라서, 회로의 규모가 증가하는 것을 방지할 수 있고 VCXO(12)가 정확하게 제어될 수 있다.
상기 기술한 실시예에 있어서, PDM파형합성회로(22)의 후단에 PDM파형보정회로(40)가 설치되고 그 PDM파형데이터(SH)가 PDM파형보정회로(40)에 의해 보정되는 경우를 설명하였다. 그러나 본 발명은 여기에 한정되지 않는다. 도 10에 대응하는 부분에 동일한 동일한 도면부호를 부가한 도 16에 나타낸 것 처럼, 기본파형보정회로(61)가 기본파형합성회로(21)의 후단에 설치되고 기본파형데이터(SB)가 기본파형보정회로(61)에 의해 보정되는 경우에, 상기 기술한 경우와 동일한 효과를 얻을 수 있다.
이 경우에, 기본파형합성회로(21)는 기본파형데이터(SB)를 기본파형보정회로(61)에 출력한다. 이와 관련하여, 클럭보정신호(S30)가 분주기(33)(도 9)에서 기본파형합성회로(61)에 공급된다. 기본파형보정회로(61)는 클럭보정신호(S30)의 극성을 반전함으로서 얻은 데이터와 기본파형데이터(SB)와의 논리합을 취함으로서 기본파형데이터(SB)중 클럭신호(S7)의 부동주기성분에 대응하는 위상의 신호레벨을 보정하고, 그 결과로 얻어진 기본파형보정데이터(SM)를 PDM파형합성회로(22)에 출력한다. PDM파형합성회로(22)는 주파수오차검출부(8)(도 9)에서 공급된 주파수오차데이터(SE)를 합성함으로서, PDM파형보정데이터(SK)를 발생하고 그 PDM파형보정데이터를 LPF(11)(도 9)에 출력한다.
여기서, 도 17a ∼ 17e를 참조해서 카운트회로(20)가 "3"비트의 2진카운트회로이고 카운트회로(20)에 부동주기성분를 포함하는 클럭신호(S7)가 입력되는 경우를 설명한다. 도 17a는 클럭신호(S7)가 카운트회로(20)에 입력되는 것을 나타낸다. 도 17b는 클럭보정신호(S30)가 기본파형보정회로(61)에 공급되는 것을 나타낸다.
기본파형합성회로(21)는 카운트데이터(SA0 ∼ SA2)를 합성함으로서 기본파형데이터(SB0 ∼ SB2)를 발생하고 기본파형데이터를 기본파형보정회로(61)에 출력한다.(도 6b ∼ 도6d 참조) 기본파형보정회로(61)는 클럭보정신호(S30)의 극성을 반전함으로써 얻어진 데이터와 기본파형데이터(SB0 ∼ SB2)와의 논리합을 취함으로 서 기본파형보정데이터(SM0 ∼ SM2)를 발생하고, 기본파형보정데이터를 PDM파형합성회로(22)로 출력한다.(도 17c ∼ 도17e) 상기 기술한 것처럼, 기본파형보정회로(61)는 기본파형데이터(SB0 ∼ SB2)중 클럭신호(S7)의 부동주기성분에 대응하는 위상의 신호레벨을 논리레벨 "H"에서 논리레벨 "L"로 떨어뜨림으로서 기본파형보정회로(61)는 기본파형데이터(SB ∼ SB2)를 보정한다.
상기 기술한 것처럼, PDM부(60)는 기본파형보정회로(61)로 기본파형데이터를 보정하여 그 보정된 PDM파형보정데이터(SK)를 발생하도록 고안된다. 따라서, 기본파형보정회로(61)만을 부가하여, PDM파형보정데이터(SK)와 그 직류성분간에 선형성이 이루어질 수 있다. 따라서, 회로의 규모가 커지는 것을 방지하면서, VCXO(12)가 정확하게 제어될 수 있다.
더욱이, 상기 기술한 실시예에 있어서는 PDM파형보정회로(40)가 인버터(41)와 AND회로(42)를 포함하는 경우를 설명하였다. 그러나, 본 발명은 여기에 한정되지 않고, PDM파형보정회로(70)가 OR회로(71)로 형성되는 경우에 상기 실시예와 동일한 효과를 얻을 수 있다. 이 경우에, OR회로(71)는 PDM파형회로(22)에서 출력된 PDM파형데이터(SH)와 분주기(33)(도 9)에서 공급된 클럭보정신호(S30)와의 논리곱을 취하고 그 결과로 얻어진 PDM파형보정데이터(SQ)를 LPF(11)에 출력한다.(도 9)
여기서, 도 19a ∼ 도 19i를 참조해서 카운트회로(20)가 "3"비트의 2진카운트회로이고 부동주기성분를 포함하는 클럭신호(S7)가 카운트회로(20)에 입력되는 경우에 있어서 PDM파형보정데이터(SQ)를 설명한다. 도 19a는 클럭보정신호(S30)를 나타낸다. 파형번호 "0"의 PDM파형데이터(SH0)가 PDM파형보정회로(70)에 공급되는 경우에는, PDM파형보정회로(70)는 "4"번째, "6"번째 및 "8"번째 클럭의 상승 타이밍 직전의 반클럭을 논리레벨 "L" 에서 논리레벨 "H"로 올림으로서 파형번호 "0"의 PDM파형보정데이터(SQ0)를 발생하여 출력한다(도 19b).
파형번호 "1"의 PDM파형데이터(SH1)가 PDM파형보정회로(70)에 공급되는 경우에는, PDM파형보정회로(70)는 "4"번째 및 "8"번째 클럭의 상승 타이밍 직전의 반클럭을 논리레벨 "L" 에서 논리레벨 "H"로 올림으로서 파형번호 "1"의 PDM파형보정데이터(SQ1)를 발생하여 출력한다(도 19c). 더욱이, 파형번호 "2"의 PDM파형데이터(SH2)가 PDM파형보정회로(70)에 공급되는 경우에는, PDM파형보정회로(70)는 "6"번째 클럭의 상승 타이밍 직전의 반클럭을 논리레벨 "L" 에서 논리레벨 "H"로 올림으로서 파형번호 "2"의 PDM파형보정데이터(SQ2)를 발생하여 출력한다(도 19d).
파형번호 "3"의 PDM파형데이터(SH3)가 PDM파형보정회로(70)에 공급되는 경우에는, PDM파형보정회로(70)는 파형번호 "3"의 PDM파형보정데이터(SQ3)로서 PDM파형데이터(SH3)를 출력한다(도 19e). 더욱이, 파형번호 "4"의 PDM파형데이터(SH4)가 PDM파형보정회로(70)에 공급되는 경우에는, PDM파형보정회로(70)는 "4"번째, "6"번째 및 "8"번째 클럭의 상승 타이밍 직전의 반클럭을 논리레벨 "L" 에서 논리 레벨 "H"로 올림으로서 파형번호 "4"의 PDM파형보정데이터(SQ4)를 발생하여 출력한다(도 19f).
파형번호 "5"의 PDM파형데이터(SH5)가 PDM파형보정회로(70)에 공급되는 경우에는, PDM파형보정회로(70)는 "4"번째 및 "8"번째 클럭의 상승 타이밍 직전의 반클럭을 논리레벨 "L" 에서 논리레벨 "H"로 올림으로서 파형번호 "5"의 PDM파형보정데이터(SQ5)를 발생하여 출력한다(도 19g). 더욱이, 파형번호 "6"의 PDM파형데이터(SH6)가 PDM파형보정회로(70)에 공급되는 경우에는, PDM파형보정회로(70)는 "6"번째 클럭의 상승 타이밍 직전의 반클럭을 논리레벨 "L" 에서 논리레벨 "H"로 올림으로서 파형번호 "6"의 PDM파형보정데이터(SQ6)를 발생하여 출력한다(도 19h). 더욱이, 파형번호 "7"의 PDM파형데이터(SH7)가 PDM파형보정회로(70)에 공급되는 경우에는, PDM파형보정회로(70)는 파형번호 "7"의 PDM파형보정데이터(SQ7)로서 PDM파형데이터(SH7)를 출력한다(도 19i).
상기 기술한 것 처럼, PDM파형보정회로(70)는 PDM파형데이터(SH)중 클럭신호(S7)의 부동주기성분에 대응하는 위상을 공급된 클럭보정신호(S30)에 의거해서 강제적으로 논리레벨 "L"에서 논리레벨 "H"로 올림으로서 PDM파형보정회로(70)는 부동주기성분에 의한 영향이 제거되는 PDM파형보정데이터(SQ)를 발생하고 그 데이터(SQ)를 LPF(11)에 출력한다. LPF(11)는 PDM파형보정데이터(SQ)에서 직류성분을 추출하고 그 제어전압을 VCXO(12)에 출 력한다.
도 20은 DPM파형보정데이터(SQ)와 제어전압간의 관계를 나타낸다. 이 경우에, 제어전압은 PDM파형보정데이터(SQ)의 파형번호에 연결해서 직선적으로 증가한다. 따라서, PDM파형보정데이터(SQ)의 파형번호와 제어전압간에 선형성이 이루어지는 것을 알 수 있다.
이와같은 방법으로, PDM파형보정데이터(SQ)가 클럭신호(S7)에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호(S30)에 의거해서 PDM파형데이터(SH)의 부동주기성분의 위상을 보정함으로서 발생되면, PDM파형보정회로(70)를 부가적으로 설치하는 것만으로 PDM파형보정데이터(SQ)와 그 직류성분간의 선형성이 이루어질 수 있다. 따라서, 회로규모가 커지는 것을 방지하면서 VCXO(12)는 정확하게 제어될 수 있다.
상기 기술한 실시예에 있어서는, 복조처리를 실시하기 위해 단위시간당 펄스밀도가 변화되는 경우를 기술하였다. 그러나 본 발명은 여기에 한정되지 않고, 단위시간내에 복수의 펄스열이 연결되고 펄스폭이 변화됨으로서 복조처리가 변화되는 경우에, 상기의 경우와 동일한 효과를 얻을 수 있다.
더욱이, 상기 기술한 실시예에 있어서 본 발명이 CDMA시스템의 휴대전화기(30)에서 사용된 PDM부(32)에 적용되는 경우를 기술하였다. 그러나 본 발명은 여기에 한정되지 않고, 간략하게 단위시간당 펄스밀도를 변화시켜 변조처리를 실행하는 펄스밀도변조기에 적용될 수 있다. 이 경우에도, 상기 기술된 경우와 동일한 효과를 얻을 수 있다.
상기 기술한 본 발명에 따라서, 클럭신호에 포함된 부동주기성분의 위상을 나타내는 클럭보정신호에 의거해서 펄스밀도변조파형데이터를 보정하는 파형데이터보정수단이 설치되고 그것에 의해 보정된 펄스밀도변조파형데이터와 그 직류성분간에 파형보정수단만을 부가적으로 설치함으로서 선형성이 이루어질 수 있다. 따라서, 종래의 펄스밀도변조기보다 펄스밀도변조가 정확하게 실행될 수 있다.
본 발명의 적의의 실시예와 관련하여 기술하였지만, 다양한 변환 및 변경을 목적으로 하는 이 기술에 숙련된 자들에게는 분명해질 것이고, 따라서 이러한 모든 변환 및 변경은 본 발명의 진의와 범위내에서 첨부된 청구항에 포함한다.

Claims (6)

  1. 클럭신호를 카운트하여 카운트데이터를 발생하는 카운트회로와, 상기 카운트회로로부터 공급된 상기 카운트데이터에 논리연산을 취하여 기본파형 데이터를 출력하는 기본파형 합성회로와, 상기 기본파형 데이터와 외부에서 공급된 데이터에 논리연산을 취하여 PDM 파형데이터를 출력하는 PDM 파형합성회로를 포함하여 구성되고, 단위시간당 펄스밀도를 변화시킴으로써 변조처리를 실행하는 펄스밀도변조기에 있어서,
    공급된 클럭신호를 카운트하는 카운트수단과,
    펄스신호의 변화를 가지는 기본파형 데이터를 발생시키기 위해 상기 카운트수단에서 출력된 카운트데이터의 상위비트와 하위비트를 순차적으로 교환하여 기본파형 데이터를 발생하는 제 1 파형 데이터 발생수단과,
    외부에서 공급된 디지털데이터에 따라 펄스밀도 변조된 파형 데이터를 발생시키기 위해 상기 제 1 파형 데이터 발생수단으로부터 출력된 상기 기본파형 데이터와 상기 외부에서 공급된 디지털데이터의 논리합을 취한 뒤 이들의 논리곱을 취하여 합성하는 제 2 파형 데이터 발생수단과,
    상기 공급된 클럭신호의 부동 주기(unequal cycle)를 야기하는 클럭신호의 위상변이된(phase-shifted) 부분에 해당하는 펄스 기간(pulse duration)을 가지는 클럭 보정신호를 발생하는 클럭 보정신호 발생수단과,
    상기 클럭 보정신호에 근거하여 상기 펄스밀도 변조된 파형 데이터의 펄스 기간을 보정하는 파형 데이터 보정수단을 포함하여 구성된 것을 특징으로 하는 펄스밀도변조기.
  2. 제 1항에 있어서,
    상기 파형 데이터 보정수단은 상기 클럭 보정신호에 근거하여 상기 제 2 파형 데이터 발생수단으로부터 출력된 상기 펄스밀도 변조된 파형 데이터를 보정하도록 구성된 것을 특징으로 하는 펄스밀도변조기
  3. 제 1항에 있어서,
    상기 파형 데이터 보정수단은 상기 펄스밀도 변조된 파형 데이터를 보정하기 위해 상기 클럭 보정신호에 근거하여 상기 카운트수단으로부터 출력된 상기 카운트데이터를 보정하도록 구성된 것을 특징으로 하는 펄스밀도변조기.
  4. 제 1항에 있어서,
    상기 파형 데이터 보정수단은 상기 펄스밀도 변조된 파형 데이터를 보정하기 위해 상기 클럭 보정신호에 근거하여 상기 제 1 파형 데이터 발생수단으로부터 출력된 상기 기본파형 데이터를 보정하도록 구성된 것을 특징으로 하는 펄스밀도변조기.
  5. 제 1항에 있어서,
    상기 파형 데이터 보정수단은 상기 펄스밀도 변조된 파형 데이터를 보정하기 위해 상기 공급된 클럭 보정신호에 근거하여 상기 펄스밀도 변조된 파형 데이터의 상기 공급된 클럭 신호에 포함된 부동 주기 성분(unequal cycle component)에 해당하는 위상의 신호레벨을 논리레벨 " L "로 설정하도록 구성된 것을 특징으로 하는 펄스밀도변조기.
  6. 제 1항에 있어서,
    상기 파형 데이터 보정수단은 상기 펄스밀도 변조된 파형 데이터를 보정하기 위해 상기 공급된 클럭 보정신호에 근거하여 상기 펄스밀도 변조된 파형 데이터의 상기 공급된 클럭 신호에 포함된 부동 주기 성분(unequal cycle component)에 해당하는 위상의 신호레벨을 논리레벨 " H "로 설정하도록 구성된 것을 특징으로 하는 펄스밀도변조기.
KR1019990007755A 1998-03-13 1999-03-09 펄스밀도변조기 KR100613831B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-063457 1998-03-13
JP06345798A JP3888565B2 (ja) 1998-03-13 1998-03-13 パルス密度変調装置

Publications (2)

Publication Number Publication Date
KR19990077711A KR19990077711A (ko) 1999-10-25
KR100613831B1 true KR100613831B1 (ko) 2006-08-17

Family

ID=13229796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007755A KR100613831B1 (ko) 1998-03-13 1999-03-09 펄스밀도변조기

Country Status (3)

Country Link
US (1) US6317457B1 (ko)
JP (1) JP3888565B2 (ko)
KR (1) KR100613831B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100594146B1 (ko) 2004-02-11 2006-06-28 삼성전자주식회사 비동기 이동통신 시스템에서 초기 주파수 옵셋 추정 장치및 방법
JP4622423B2 (ja) * 2004-09-29 2011-02-02 日本テキサス・インスツルメンツ株式会社 パルス幅変調信号発生回路
JP5487721B2 (ja) * 2009-05-20 2014-05-07 トヨタ自動車株式会社 パルス密度変復調回路及び該変復調回路を用いたインバータ制御装置
TWI521882B (zh) * 2013-05-02 2016-02-11 瑞昱半導體股份有限公司 利用脈衝密度調變進行溝通之電子裝置、溝通方法、音訊裝置及放大裝置
US9871530B1 (en) * 2016-12-11 2018-01-16 John Howard La Grou Multi-path analog-to-digital and digital-to-analog conversion of PDM signals
CN116886085A (zh) * 2017-03-30 2023-10-13 绍兴市上虞区幻想动力机器人科技有限公司 一种脉冲密度调制方法
US10523190B2 (en) * 2017-11-28 2019-12-31 Infineon Technologies Ag Pulse density modulation adjustment

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152966A (ja) * 1991-11-27 1993-06-18 Fuji Electric Co Ltd パルス密度変調形ｄ／ａ変換回路
JPH06120816A (ja) * 1990-05-02 1994-04-28 Natl Semiconductor Corp <Ns> マルチビット位相エラー入力を階段状クロック発生器用の前進／遅滞制御へ変換させるｐｄｍアキュムレータ二次ループフィルタ
US5337338A (en) * 1993-02-01 1994-08-09 Qualcomm Incorporated Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order
JPH07154281A (ja) * 1993-11-30 1995-06-16 Clarion Co Ltd Ｆｍ受信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2618742B2 (ja) * 1990-07-09 1997-06-11 康人 竹内 Ｆｍ復調器
US5224125A (en) * 1991-04-05 1993-06-29 National Semiconductor Corporation Digital signed phase-to-frequency converter for very high frequency phase locked loops
US5995546A (en) * 1996-04-10 1999-11-30 Texas Instruments Incorporated Digital integrator for pulse-density modulation using an adder carry or an integrator overflow
US6014417A (en) * 1997-06-11 2000-01-11 National Semiconductor Corporation On-chip phase step generator for a digital phase locked loop
US6009007A (en) * 1998-02-12 1999-12-28 Industrial Technology Research Institute Pulse-density-modulated controller with dynamic sequence

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120816A (ja) * 1990-05-02 1994-04-28 Natl Semiconductor Corp <Ns> マルチビット位相エラー入力を階段状クロック発生器用の前進／遅滞制御へ変換させるｐｄｍアキュムレータ二次ループフィルタ
JPH05152966A (ja) * 1991-11-27 1993-06-18 Fuji Electric Co Ltd パルス密度変調形ｄ／ａ変換回路
US5337338A (en) * 1993-02-01 1994-08-09 Qualcomm Incorporated Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order
JPH07154281A (ja) * 1993-11-30 1995-06-16 Clarion Co Ltd Ｆｍ受信装置

Also Published As

Publication number Publication date
JPH11261522A (ja) 1999-09-24
KR19990077711A (ko) 1999-10-25
US6317457B1 (en) 2001-11-13
JP3888565B2 (ja) 2007-03-07

Similar Documents

Publication Publication Date Title
US9735787B2 (en) Frequency synthesizer with dynamic phase and pulse-width control
US7948274B2 (en) Frequency generation circuitry and method
KR100613831B1 (ko) 펄스밀도변조기
CN118038799A (zh) 信号产生装置、驱动芯片、显示系统及驱动方法
US5455847A (en) Clock recovery phase detector
CN101432963A (zh) 相位调制器
US5329260A (en) Numerically-controlled modulated oscillator and modulation method
EP0500025A2 (en) Automatic frequency control method and device for use in receiver
US5990755A (en) Phase modulator efficiently utilizing waveform storing section
US5686869A (en) Pulse-width modulating device
KR100212152B1 (ko) 공중파 방송의 데이터 검출회로
CN115801522B (zh) 一种两路相参线性调频信号的生成方法、系统及相关设备
JP4339215B2 (ja) コードｎｃｏおよびｇｐｓ受信機
US11604285B2 (en) Method and apparatus for receiving chip-by-chip multiplexed CSK signals
CN117318841A (zh) 一种信号发射方法及装置
KR970009690B1 (ko) 디지틀 4 위상 천이 변조용 위상 제어회로(digital phase mapper for quadruple phase shift keying modulator)
US11509314B2 (en) All-digital phase-locked loop
JPS609237A (ja) スペクトラム拡散信号受信機
US11588490B2 (en) Digital loop filter in all-digital phase-locked loop
JP4655429B2 (ja) 送信装置およびその方法、受信装置およびその方法、ならびに通信システムおよびその方法
US6662002B2 (en) Frequency conversion circuit and transmitter
US20240230759A9 (en) Determination device, test system, and generation device
US20240133953A1 (en) Determination device, test system, and generation device
KR960014531B1 (ko) 디지탈 파형 발생기에 있어서 표본화 주파수 채배회로
JP2006086818A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110803

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee