JPS6367267B2 - - Google Patents
Info
- Publication number
- JPS6367267B2 JPS6367267B2 JP9403181A JP9403181A JPS6367267B2 JP S6367267 B2 JPS6367267 B2 JP S6367267B2 JP 9403181 A JP9403181 A JP 9403181A JP 9403181 A JP9403181 A JP 9403181A JP S6367267 B2 JPS6367267 B2 JP S6367267B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- muting
- flip
- gate
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明はPCM録音再生機器に係り、パルスコ
ード変調されたデータの極性ビツトの変化点をミ
ユーテイングのトリガとして用いるPCM録音再
生機器のミユーテイング方式に関する。
ード変調されたデータの極性ビツトの変化点をミ
ユーテイングのトリガとして用いるPCM録音再
生機器のミユーテイング方式に関する。
従来、PCM録音再生機におけるミユーテイン
グ方式は、第１図に示す様に構成が複雑であり、
そのために本発明による方式に比較して高価にな
る欠点がある。
グ方式は、第１図に示す様に構成が複雑であり、
そのために本発明による方式に比較して高価にな
る欠点がある。
即ち、PCM信号処理回路１０から出力された
PCMデータ信号は絶対値変換回路１１及びラツ
チ回路１２の入力として印加される。PCM信号
処理回路１０からのデータ信号はＬ／R2チヤン
ネルの複数ビツトのデータであり、それらは並列
に１クロツク単位で交互に送り出される。絶対値
変換回路１１により、絶対値に変換されたデータ
は、デイジタル比較器１６において固定のレベル
データ発生器１７が発生する固定レベルと比較さ
れ、固定レベルより低い場合にのみハイレベルの
検出パルスを発生する様に構成されている。固定
レベルと比較を行うに際し、この様にデータを一
担、絶対値に変換するのは、PCM信号処理回路
１０からのデータ信号が、データビツトに加えて
極性ビツトを含んでいるためである。また、
PCM信号処理回路１０はＬ／Ｒ切り換えパルス
を、ANDゲート１３の一端、及び反転ゲート１
４を介してANDゲート１５の一端に供給する。
Ｌ／Ｒ切り換えパルスは、並列データに対する
Ｌ／Ｒの判別のための信号である。このＬ／Ｒ切
り換えパルスがハイレベルのときＬチヤンネルの
信号であり、Ｌ／Ｒ切り換えパルスがロウ・レベ
ルのときＲチヤンネルの信号であることを示して
いる。さらに、PCM信号処理回路は、前記ラツ
チ回路１２にラツチパルスを供給している。
PCMデータ信号は絶対値変換回路１１及びラツ
チ回路１２の入力として印加される。PCM信号
処理回路１０からのデータ信号はＬ／R2チヤン
ネルの複数ビツトのデータであり、それらは並列
に１クロツク単位で交互に送り出される。絶対値
変換回路１１により、絶対値に変換されたデータ
は、デイジタル比較器１６において固定のレベル
データ発生器１７が発生する固定レベルと比較さ
れ、固定レベルより低い場合にのみハイレベルの
検出パルスを発生する様に構成されている。固定
レベルと比較を行うに際し、この様にデータを一
担、絶対値に変換するのは、PCM信号処理回路
１０からのデータ信号が、データビツトに加えて
極性ビツトを含んでいるためである。また、
PCM信号処理回路１０はＬ／Ｒ切り換えパルス
を、ANDゲート１３の一端、及び反転ゲート１
４を介してANDゲート１５の一端に供給する。
Ｌ／Ｒ切り換えパルスは、並列データに対する
Ｌ／Ｒの判別のための信号である。このＬ／Ｒ切
り換えパルスがハイレベルのときＬチヤンネルの
信号であり、Ｌ／Ｒ切り換えパルスがロウ・レベ
ルのときＲチヤンネルの信号であることを示して
いる。さらに、PCM信号処理回路は、前記ラツ
チ回路１２にラツチパルスを供給している。
今、スイツチ１８をオン状態にすると、ミユー
テイングの命令がＬチヤンネルミユーテイングフ
リツプフロツプ１９と、Ｒチヤンネルミユーテイ
ングフリツプフロツプ１１０の各々のデータ入力
端子にハイ・レベル信号として印加される。ミユ
ーテイングは強制的にデータ信号を全てゼロにし
てしまうのが一般的に行われている方法であり、
データ信号のアナログ状態での振幅が小さい点
で、ミユーテイングのトリガをかけることにより
データ信号とゼロレベルとのレベル差を最小限に
押え、ミユーテイング実行時の過渡応答による異
状音を少なくしている。つまり、データ信号をレ
ベルデータ発生器１７が発生する固定レベルと比
較し、アナログ状態で小さい振幅であるこの固定
のレベルデータより低いデータ信号のときのみミ
ユーテイングが働く様になつている。
テイングの命令がＬチヤンネルミユーテイングフ
リツプフロツプ１９と、Ｒチヤンネルミユーテイ
ングフリツプフロツプ１１０の各々のデータ入力
端子にハイ・レベル信号として印加される。ミユ
ーテイングは強制的にデータ信号を全てゼロにし
てしまうのが一般的に行われている方法であり、
データ信号のアナログ状態での振幅が小さい点
で、ミユーテイングのトリガをかけることにより
データ信号とゼロレベルとのレベル差を最小限に
押え、ミユーテイング実行時の過渡応答による異
状音を少なくしている。つまり、データ信号をレ
ベルデータ発生器１７が発生する固定レベルと比
較し、アナログ状態で小さい振幅であるこの固定
のレベルデータより低いデータ信号のときのみミ
ユーテイングが働く様になつている。
即ち、デイジタル比較器１６からの検出パルス
はレベルデータ発生器１７の出力データよりも絶
対値変換回路１１の出力が低い場合に出力され、
抵抗１１１，１１３とコンデンサ１１２，１１４
による遅延回路を介してANDゲート１３，１５
の他端に印加される。Ｌチヤンネルフリツプフロ
ツプ１９のクロツク入力端子には、Ｌ／Ｒ切り換
えパルスがハイレベルのとき、Ｒチヤンネルフリ
ツプフロツプ１１０のクロツク入力端子には、
Ｌ／Ｒ切り換えパルスがロウ・レベルのときに遅
延回路で遅れたデイジタル比較器１６の検出パル
スが加えられ、その立ち上がりでフリツプフロツ
プ１９，１１０はセツトされる。セツトされたフ
リツプフロツプ１９，１１０のＱ出力はNORゲ
ート１１５の各々に印加されその出力はラツチ回
路１２のクリアパルスとして、ラツチ出力を全て
ゼロにクリアしてミユーテイングが実際に働くこ
とになる。しかしながら、この方式では絶対値変
換回路１１、デイジタル比較器１６、レベルデー
タ発生器１７等を必要とし構成が複雑になる上、
データ情報のビツト数が増えた場合さらに複雑に
なつてしまい、高価なものになる欠点がある。
はレベルデータ発生器１７の出力データよりも絶
対値変換回路１１の出力が低い場合に出力され、
抵抗１１１，１１３とコンデンサ１１２，１１４
による遅延回路を介してANDゲート１３，１５
の他端に印加される。Ｌチヤンネルフリツプフロ
ツプ１９のクロツク入力端子には、Ｌ／Ｒ切り換
えパルスがハイレベルのとき、Ｒチヤンネルフリ
ツプフロツプ１１０のクロツク入力端子には、
Ｌ／Ｒ切り換えパルスがロウ・レベルのときに遅
延回路で遅れたデイジタル比較器１６の検出パル
スが加えられ、その立ち上がりでフリツプフロツ
プ１９，１１０はセツトされる。セツトされたフ
リツプフロツプ１９，１１０のＱ出力はNORゲ
ート１１５の各々に印加されその出力はラツチ回
路１２のクリアパルスとして、ラツチ出力を全て
ゼロにクリアしてミユーテイングが実際に働くこ
とになる。しかしながら、この方式では絶対値変
換回路１１、デイジタル比較器１６、レベルデー
タ発生器１７等を必要とし構成が複雑になる上、
データ情報のビツト数が増えた場合さらに複雑に
なつてしまい、高価なものになる欠点がある。
本発明はこの様な点に対処してなされたもので
極性ビツトの変化点をミユーテイングのトリガと
して使用することにより、複雑な構成は必要とせ
ず、またデータ情報のビツト数が増加しても、そ
れに伴う周辺回路の複雑化も、回路規模の増大も
全く起こらず、安価に構成できる利点を持つ
PCM録音再生機器のミユーテイング方式を提供
することを目的とする。
極性ビツトの変化点をミユーテイングのトリガと
して使用することにより、複雑な構成は必要とせ
ず、またデータ情報のビツト数が増加しても、そ
れに伴う周辺回路の複雑化も、回路規模の増大も
全く起こらず、安価に構成できる利点を持つ
PCM録音再生機器のミユーテイング方式を提供
することを目的とする。
以下、図面を参照しながら本発明のミユーテイ
ング方式を詳細に説明する。
ング方式を詳細に説明する。
第２図は、本発明の一実施例を示す構成図であ
る。PCM信号処理回路２０は、ラツチ回路２１
に向け、PCMデータ信号およびラツチパルスを
供給する。PCMデータ信号の内の最上位ビツト、
即ち極性ビツトのデータだけは、EX−ORゲー
ト２５の一端に直接に供給されると共に、遅延用
フリツプフロツプ２２により１クロツク分遅延さ
れた極性ビツトのデータはさらに第２の遅延用フ
リツプフロツプ２３に供給され、その出力は、
EX−ORゲート２５の他幼に供給される。この
ようにして、EX−ORゲート２５では、２クロ
ツク分の遅れを有する極性ビツトのデータともと
の極性ビツトデータ間とで排他的論理和がとられ
る。EX−ORゲート２５の出力パルスは、AND
ゲート２６、および２７に供給される。ANDゲ
ート２６には、EX−ORゲート２５の出力パル
スの他にPCM信号処理回路２０が供給するＬ／
Ｒ切り換えパルスが供給されている。また、
ANDゲート２７には、反転ゲート２８を介して
極性が反転されたＬ／Ｒ切り換えパルスが供給さ
れている。各々のANDゲート２６，２７の出力
はＬ、Ｒチヤンネル・ミユーテイング・フリツプ
フロツプ２９，２１０のクロツク入力信号とし供
給され、両フリツプフロツプ２９，２１０の出力
はNORゲート２１１を介してラツチ回路２１の
クリア信号として働く。ミユーテイングの命令
は、スイツチ２１２により両フリツプフロツプ２
９，２１０のデータ入力端をハイレベルにするこ
とで与えられる。
る。PCM信号処理回路２０は、ラツチ回路２１
に向け、PCMデータ信号およびラツチパルスを
供給する。PCMデータ信号の内の最上位ビツト、
即ち極性ビツトのデータだけは、EX−ORゲー
ト２５の一端に直接に供給されると共に、遅延用
フリツプフロツプ２２により１クロツク分遅延さ
れた極性ビツトのデータはさらに第２の遅延用フ
リツプフロツプ２３に供給され、その出力は、
EX−ORゲート２５の他幼に供給される。この
ようにして、EX−ORゲート２５では、２クロ
ツク分の遅れを有する極性ビツトのデータともと
の極性ビツトデータ間とで排他的論理和がとられ
る。EX−ORゲート２５の出力パルスは、AND
ゲート２６、および２７に供給される。ANDゲ
ート２６には、EX−ORゲート２５の出力パル
スの他にPCM信号処理回路２０が供給するＬ／
Ｒ切り換えパルスが供給されている。また、
ANDゲート２７には、反転ゲート２８を介して
極性が反転されたＬ／Ｒ切り換えパルスが供給さ
れている。各々のANDゲート２６，２７の出力
はＬ、Ｒチヤンネル・ミユーテイング・フリツプ
フロツプ２９，２１０のクロツク入力信号とし供
給され、両フリツプフロツプ２９，２１０の出力
はNORゲート２１１を介してラツチ回路２１の
クリア信号として働く。ミユーテイングの命令
は、スイツチ２１２により両フリツプフロツプ２
９，２１０のデータ入力端をハイレベルにするこ
とで与えられる。
第３図はミユーテイング動作を説明するための
波形図である。PCMデータ信号の極性ビツトデ
ータ３ｃを、遅延用フリツプフロツプ２２のデー
タ入力に入力して得られる１段目遅延出力３ｄ
と、２段目遅延出力３ｅとではクロツク信号３ａ
の１クロツク分の遅れを持つため、遅延用フリツ
プフロツプ２２，２３を通す前の極性ビツトデー
タ３ｃと比べると２段目遅延出力３ｅは極性ビツ
トデータ３ｃより２クロツク分の遅れを持つこと
になる。つまり、その時点での極性ビツトデータ
と時間的にひとつの前の極性ビツトデータが同時
に得られることになり、極性ビツトに変化があつ
た場合、両極性ビツトの排他的論理和出力３ｆ
は、ハイレベルになる。そのとき、Ｌ／Ｒ切り換
えパルス３ｂがハイレベルであれば、Ｌチヤンネ
ルミユーテイング・フリツプフロツプ２９がセツ
トされ、フリツプフロツプ出力３ｇがハイレベル
になり、NORゲート２１１の出力３ｈはロウレ
ベルとなるためラツチ回路２１をクリアすること
になる。Ｒチヤンネルの場合にも同様の動作が行
われる。ミユーテイングの解除はスイツチ２１２
をオフ状態にすることにより、フリツプフロツプ
２９，２１０のデータ入力にゼロレベルを加え、
ミユーテイングオンの動作と同様に極性ビツトが
変化した時点でミユーテイングオフになる。
波形図である。PCMデータ信号の極性ビツトデ
ータ３ｃを、遅延用フリツプフロツプ２２のデー
タ入力に入力して得られる１段目遅延出力３ｄ
と、２段目遅延出力３ｅとではクロツク信号３ａ
の１クロツク分の遅れを持つため、遅延用フリツ
プフロツプ２２，２３を通す前の極性ビツトデー
タ３ｃと比べると２段目遅延出力３ｅは極性ビツ
トデータ３ｃより２クロツク分の遅れを持つこと
になる。つまり、その時点での極性ビツトデータ
と時間的にひとつの前の極性ビツトデータが同時
に得られることになり、極性ビツトに変化があつ
た場合、両極性ビツトの排他的論理和出力３ｆ
は、ハイレベルになる。そのとき、Ｌ／Ｒ切り換
えパルス３ｂがハイレベルであれば、Ｌチヤンネ
ルミユーテイング・フリツプフロツプ２９がセツ
トされ、フリツプフロツプ出力３ｇがハイレベル
になり、NORゲート２１１の出力３ｈはロウレ
ベルとなるためラツチ回路２１をクリアすること
になる。Ｒチヤンネルの場合にも同様の動作が行
われる。ミユーテイングの解除はスイツチ２１２
をオフ状態にすることにより、フリツプフロツプ
２９，２１０のデータ入力にゼロレベルを加え、
ミユーテイングオンの動作と同様に極性ビツトが
変化した時点でミユーテイングオフになる。
以上、本発明によると構成が簡単でデータ情報
のビツト数が増加してもそれに伴う周辺回路の複
雑化も回路規模の増大も全く起こらず、安価にミ
ユーテイング回路が構成できる。
のビツト数が増加してもそれに伴う周辺回路の複
雑化も回路規模の増大も全く起こらず、安価にミ
ユーテイング回路が構成できる。
第１図は従来のミユーテイング方式を説明する
ための図、第２図は、本発明のミユーテイング方
式一実施例を説明する構成図、第３図は、本発明
のミユーテイング動作を説明するための波形図を
示す。 １０……PCM信号処理回路、１１……絶対値
変換回路、１２……ラツチ回路、１６……デイジ
タル比較器、１７……レベルデータ発生器、１１
５……NORゲート、２５……EX−ORゲート。
ための図、第２図は、本発明のミユーテイング方
式一実施例を説明する構成図、第３図は、本発明
のミユーテイング動作を説明するための波形図を
示す。 １０……PCM信号処理回路、１１……絶対値
変換回路、１２……ラツチ回路、１６……デイジ
タル比較器、１７……レベルデータ発生器、１１
５……NORゲート、２５……EX−ORゲート。
Claims (1)
- １ パルスコード変調されたデータ中の極性ビツ
トを検出し、前記極性ビツトの極性反転時をミユ
ーテイングのトリガー時点としミユーテイングを
行うことを特徴とするPCM録音再生機器のミユ
ーテイング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9403181A JPS57210412A (en) | 1981-06-19 | 1981-06-19 | Muting system of pcm recording and reproducing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9403181A JPS57210412A (en) | 1981-06-19 | 1981-06-19 | Muting system of pcm recording and reproducing apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57210412A JPS57210412A (en) | 1982-12-24 |
| JPS6367267B2 true JPS6367267B2 (ja) | 1988-12-23 |
Family
ID=14099186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9403181A Granted JPS57210412A (en) | 1981-06-19 | 1981-06-19 | Muting system of pcm recording and reproducing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57210412A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066365A (ja) * | 1983-09-21 | 1985-04-16 | Sony Corp | ミュ−ティング回路 |
-
1981
- 1981-06-19 JP JP9403181A patent/JPS57210412A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57210412A (en) | 1982-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467975B2 (ja) | 位相検出回路 | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| US3209268A (en) | Phase modulation read out circuit | |
| US4342054A (en) | Information read device | |
| US3421093A (en) | Detector for pulse code modulated signals with feedback for baseline correction | |
| JPS6367267B2 (ja) | ||
| US4808998A (en) | Distortion reduction circuit for a D/A converter | |
| JPS59229779A (ja) | 直・並・直形集積メモリ回路 | |
| JPH0578104B2 (ja) | ||
| AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
| US4760319A (en) | Circuit for removing unwanted slope transitions from an incoming signal | |
| KR930015435A (ko) | 디지탈신호의 동기검출회로 | |
| JP3256253B2 (ja) | パルス密度変調形ｄ／ａ変換回路 | |
| US3731208A (en) | Apparatus for and method of integration detection | |
| JPS6212521B2 (ja) | ||
| JPH0446016B2 (ja) | ||
| JP2797415B2 (ja) | パルス幅変調装置 | |
| SU678512A1 (ru) | Устройство дл воспроизведени цифровой информации | |
| SU926679A1 (ru) | Функциональный генератор | |
| SU1613987A1 (ru) | Приемное устройство дл высокочастотной геоэлектроразведки | |
| SU1427419A2 (ru) | Устройство дл воспроизведени цифровой информации с носител магнитной записи | |
| SU1008895A1 (ru) | Генератор линейных напр жений | |
| SU1191909A1 (ru) | Конвейерное устройство дл потенцировани массивов двоичных чисел | |
| SU1501100A1 (ru) | Функциональный генератор | |
| SU1304071A1 (ru) | Устройство дл декодировани сигнала воспроизведени магнитной записи |