JPS62233912A - 可変遅延回路 - Google Patents
可変遅延回路Info
- Publication number
- JPS62233912A JPS62233912A JP62060882A JP6088287A JPS62233912A JP S62233912 A JPS62233912 A JP S62233912A JP 62060882 A JP62060882 A JP 62060882A JP 6088287 A JP6088287 A JP 6088287A JP S62233912 A JPS62233912 A JP S62233912A
- Authority
- JP
- Japan
- Prior art keywords
- delay circuit
- delay
- variable
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013641 positive control Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
- H03H7/32—Time-delay networks with lumped inductance and capacitance
- H03H7/325—Adjustable networks
Landscapes
- Networks Using Active Elements (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、可変遅延回路、特にその遅延時間が電気的に
調整できる遅延回路に関する。
調整できる遅延回路に関する。
遅延回路（綿）は、電気信号の伝播速度を低下させるこ
とにより、信号が遅延線の全長を通過するに要する時間
を通常の信号伝送線を通過するより長くするために用い
るものである。−最に、電気的遅延線は、分布定数型と
集中定数型とに大別される。
とにより、信号が遅延線の全長を通過するに要する時間
を通常の信号伝送線を通過するより長くするために用い
るものである。−最に、電気的遅延線は、分布定数型と
集中定数型とに大別される。
集中定数型遅延線は、入出力端間に直列接続された複数
のインダクタと、各インダクタの接続点と従来の二線式
伝送線の共通線（グランド）との間に接続されたコンデ
ンサとにより多数の区分を構成する。この各区分（セク
ション）が各々小さい信号遅延を生じる。
のインダクタと、各インダクタの接続点と従来の二線式
伝送線の共通線（グランド）との間に接続されたコンデ
ンサとにより多数の区分を構成する。この各区分（セク
ション）が各々小さい信号遅延を生じる。
集中定数型遅延線は、従来固定遅延時間を有するものと
してのみ構成された。この集中定数型遅延線には、各区
分のインピーダンスを手動調整する可変コンデンサが設
けられているが、この可変コンデンサは信号反射を低減
する口約のみに使用されており、しかも、電気的に（即
ら、電気的制御信号による）調整はなされていなかった
。
してのみ構成された。この集中定数型遅延線には、各区
分のインピーダンスを手動調整する可変コンデンサが設
けられているが、この可変コンデンサは信号反射を低減
する口約のみに使用されており、しかも、電気的に（即
ら、電気的制御信号による）調整はなされていなかった
。
ナノ秒オーダーの遅延時間を電気的制御可能に再現性よ
く発生することができる遅延線の実現が要望されていた
。従来、ナノ秒のオーダーの可変遅延時間を得るために
は、複雑な回路構成を用いて、高速ランプ（傾斜）信号
の傾斜レベルと階段波信号とを比較器で比較するように
していた。可変遅延時間は、階段波信号のレベルによっ
て決められる。
く発生することができる遅延線の実現が要望されていた
。従来、ナノ秒のオーダーの可変遅延時間を得るために
は、複雑な回路構成を用いて、高速ランプ（傾斜）信号
の傾斜レベルと階段波信号とを比較器で比較するように
していた。可変遅延時間は、階段波信号のレベルによっ
て決められる。
しかしながら、この従来の可変遅延回路は、種々の要因
のため再現性が悪く、得られる遅延時間が不安定であっ
た。即ち、階段波信号のレベルの数マイクロボルトの変
動（ドリフト）及び比較器回路のオフセントが挿入遅延
時間の安定性に影ツを与えた。また、比較器の入力での
ノイズに起因して遅延時間にジッタが生じた。更に、回
路部品点数が多いほど、遅延時間の安定性が低下するが
、前記高速ランプ比較手法には、複数の回路（即ち、階
段波及び高速ランプ信号発生器、比較器、タイミング信
号発生器）に多数の回路素子を必要とした。更にまた、
この手法ではアナログ信号波形を遅延することはできな
い。
のため再現性が悪く、得られる遅延時間が不安定であっ
た。即ち、階段波信号のレベルの数マイクロボルトの変
動（ドリフト）及び比較器回路のオフセントが挿入遅延
時間の安定性に影ツを与えた。また、比較器の入力での
ノイズに起因して遅延時間にジッタが生じた。更に、回
路部品点数が多いほど、遅延時間の安定性が低下するが
、前記高速ランプ比較手法には、複数の回路（即ち、階
段波及び高速ランプ信号発生器、比較器、タイミング信
号発生器）に多数の回路素子を必要とした。更にまた、
この手法ではアナログ信号波形を遅延することはできな
い。
したがって、本発明の目的は、電気信号に遅延を与える
改良された手段を提供することである。
改良された手段を提供することである。
本発明の他の目的は、改良された電気的に可変できる可
変遅延回路を提供することである。
変遅延回路を提供することである。
本発明の更に他の目的は、ナノ秒オーダーの遅延時間を
再現性及び安定性良く発生する可変遅延回路を提供する
ことである。
再現性及び安定性良く発生する可変遅延回路を提供する
ことである。
〔問題点を解決するための手段および作用〕本発明によ
る可変遅延回路は、縦続接続された複数の集中定数型区
分から成り、この各区分は、可変容量ダイオードを含む
、分路容量を有する。
る可変遅延回路は、縦続接続された複数の集中定数型区
分から成り、この各区分は、可変容量ダイオードを含む
、分路容量を有する。
このダイオードに可変電圧を印加することにより、遅延
回路に人力される信号の遅延時間を電気的に制御可能に
する。これによって得られる挿入遅延時間は安定であり
、出力信号のジッタは低減される。
回路に人力される信号の遅延時間を電気的に制御可能に
する。これによって得られる挿入遅延時間は安定であり
、出力信号のジッタは低減される。
以下、本発明の構成、動作及びその他の特徴について、
添付図面を参照して詳細に説明する。第１図は、本発明
による可変遅延回路（ＩＯｌの１実施例の回路図である
。遅延回路ＯＩは、入力端子０シ及び出力端子（１４１
間に出力インダクタＯｅを介して縦続接続された複数の
集中定数型区分Ｓ １． Ｓ ｚ、 Ｓ ｘ・・・Ｓ、
−１，Ｓ、（ｎは区分の数）から成る。
添付図面を参照して詳細に説明する。第１図は、本発明
による可変遅延回路（ＩＯｌの１実施例の回路図である
。遅延回路ＯＩは、入力端子０シ及び出力端子（１４１
間に出力インダクタＯｅを介して縦続接続された複数の
集中定数型区分Ｓ １． Ｓ ｚ、 Ｓ ｘ・・・Ｓ、
−１，Ｓ、（ｎは区分の数）から成る。
遅延回路０φの各区分は、例えば、区分Ｓ、についてみ
ると、隣接する区分Ｓ１ と、Ｓ２のインダクタＬ１と
Ｌ２間の接続点α碕と入力端子（２）との間に接続され
たインダクタＬ１を含む。接地への分路容量は、一端が
接続点Ｑｌに接続されたコンデンサＣＩと、この他端及
び接地間にアノード端子を接地側にして接続された可変
容量ダイオードＤ。
ると、隣接する区分Ｓ１ と、Ｓ２のインダクタＬ１と
Ｌ２間の接続点α碕と入力端子（２）との間に接続され
たインダクタＬ１を含む。接地への分路容量は、一端が
接続点Ｑｌに接続されたコンデンサＣＩと、この他端及
び接地間にアノード端子を接地側にして接続された可変
容量ダイオードＤ。
とによって得られる。コンデンサＣ１及び可変容量ダイ
オ−１０３間の接続点（２２）には、端子（２のから抵
抗Ｒ，を介して、正の制御電圧Ｖｔが印加される。ＣＩ
＋Ｃ２−・・・Ｃ，、は結合コンデンサであり、各区分
の損失はインダクタの直列抵抗分及び抵抗Ｒ１，Ｒ２，
・・・Ｒ，、により決まる。
オ−１０３間の接続点（２２）には、端子（２のから抵
抗Ｒ，を介して、正の制御電圧Ｖｔが印加される。ＣＩ
＋Ｃ２−・・・Ｃ，、は結合コンデンサであり、各区分
の損失はインダクタの直列抵抗分及び抵抗Ｒ１，Ｒ２，
・・・Ｒ，、により決まる。
遅延回路００１は、アルミナのような絶縁材料製の基板
上に、ハイブリッド回路素子として構成することが望ま
しい。即ち、インダクタは絶縁基板上にスクリーン印刷
によって形成し、コンデンサ及び抵抗はハイブリッドチ
ップ部品により形成する。
上に、ハイブリッド回路素子として構成することが望ま
しい。即ち、インダクタは絶縁基板上にスクリーン印刷
によって形成し、コンデンサ及び抵抗はハイブリッドチ
ップ部品により形成する。
本発明の実施例の実用例では、遅延回路ＯＩは、７個の
区分５１〜Ｓ〒から成り、入力インダクタし。
区分５１〜Ｓ〒から成り、入力インダクタし。
及び出力インダクタ０６１は共に２０ｎｌｌのインダク
タンスを有し、各中間インダクタし２〜Ｌ７は４０ｎＨ
のインダクタンスを有する。各コンデンサＣ，−Ｃ１は
１００ｐＦの容量を有し、各抵抗Ｒ２〜Ｒ１はＩＯＫΩ
の抵抗値を有する。可変容量ダイオードＤ１〜Ｄ。
タンスを有し、各中間インダクタし２〜Ｌ７は４０ｎＨ
のインダクタンスを有する。各コンデンサＣ，−Ｃ１は
１００ｐＦの容量を有し、各抵抗Ｒ２〜Ｒ１はＩＯＫΩ
の抵抗値を有する。可変容量ダイオードＤ１〜Ｄ。
は、アルファ・インダストリーズ社製のＤＫ６３２０八
型ハイブ八ツハイブリッド接合ダイオード２図は、上述
した本発明の実施例の遅延時間特性面１ｉ！（２４）を
示す。この図から判るように、制御電圧Ｖｔが１−１０
ボルト間で変化すると、入力信号（ステップ電圧）の遅
延時間は、６〜９ナノ秒間で単調に且つ比較的直線的に
変化する。遅延回路の調整悪疫は、分解能を１ピコ秒以
下として、約０．３３ピコ秒／ミリボルトであった。入
力スチップ電圧信号の波形は、遅延回路の出力端子θり
において実質的に変化せず、立上り時間の変化は制御電
圧の全範囲に亘って１．５ナノ秒以下である。
型ハイブ八ツハイブリッド接合ダイオード２図は、上述
した本発明の実施例の遅延時間特性面１ｉ！（２４）を
示す。この図から判るように、制御電圧Ｖｔが１−１０
ボルト間で変化すると、入力信号（ステップ電圧）の遅
延時間は、６〜９ナノ秒間で単調に且つ比較的直線的に
変化する。遅延回路の調整悪疫は、分解能を１ピコ秒以
下として、約０．３３ピコ秒／ミリボルトであった。入
力スチップ電圧信号の波形は、遅延回路の出力端子θり
において実質的に変化せず、立上り時間の変化は制御電
圧の全範囲に亘って１．５ナノ秒以下である。
本発明の遅延回路による遅延時間の短時間安定性は、従
来の遅延回路に比べて、１桁改善される。
来の遅延回路に比べて、１桁改善される。
第３図に、本発明による他の実施例の可変遅延回路（３
０）を示す。この遅延回路（３０）は、信号入力端子（
３２）及び出力端子（３４）間に出力インダクタ（３６
）を介して縦Ｍ接続された集中定数型遅延回路区分Ｓ＋
’ Ｉｓ！’ ＋５３’＋”’５ｎ−１’ 、Ｓｎ
’ （ｎは区分数から成る。
０）を示す。この遅延回路（３０）は、信号入力端子（
３２）及び出力端子（３４）間に出力インダクタ（３６
）を介して縦Ｍ接続された集中定数型遅延回路区分Ｓ＋
’ Ｉｓ！’ ＋５３’＋”’５ｎ−１’ 、Ｓｎ
’ （ｎは区分数から成る。
遅延回路（３０）の各区分は、区分ＳＩを例にとると、
隣接する区分ｓ、’、ｓ、’のインダクタし１′。
隣接する区分ｓ、’、ｓ、’のインダクタし１′。
Ｌ２′間の接続点（３８）と入力端子（３２）との間に
接続されたインダクタＬ＋’を含む。接地への分路容量
は、アノードが接続点（３８）に接続された可変容量ダ
イオードＤ＋’と、このカソード及び接地間に直列接続
された減結合（デカップリング）コンデンサ０１′とに
より得られる。コンデンサＣＩ′と可変容量ダイオード
Ｄ１′との接続点（５２）には、抵抗Ｒ３′を介して端
子（５０）から（入力信号電圧に対して）正の制御電圧
ｖｔ’が印加される。Ｃ＋’、Ｃｚ’、 ・・・。
接続されたインダクタＬ＋’を含む。接地への分路容量
は、アノードが接続点（３８）に接続された可変容量ダ
イオードＤ＋’と、このカソード及び接地間に直列接続
された減結合（デカップリング）コンデンサ０１′とに
より得られる。コンデンサＣＩ′と可変容量ダイオード
Ｄ１′との接続点（５２）には、抵抗Ｒ３′を介して端
子（５０）から（入力信号電圧に対して）正の制御電圧
ｖｔ’が印加される。Ｃ＋’、Ｃｚ’、 ・・・。
Ｃｎ′は減結合コンデンサであり、遅延回路（３０）内
の損失は主にインダクタＬｌ’、Ｌｚ’、 ・・・、
Ｌｌｌ’の直列抵抗によって決まる。制御電圧入力端子
（５２）〜（５５）は、共通の制御電圧源に接続すれば
都合がよい。
の損失は主にインダクタＬｌ’、Ｌｚ’、 ・・・、
Ｌｌｌ’の直列抵抗によって決まる。制御電圧入力端子
（５２）〜（５５）は、共通の制御電圧源に接続すれば
都合がよい。
以上、本発明の好適実施例について説明したが、本発明
の要旨を逸脱することなく、特定の用途、必要に応じて
、実際に使用する構成、配置、比率、素子、材料、部品
等に変更を加え得ることは明らかであろう。例えば第３
図に示した実施例は第１図の実施例に比べ各可変容量ダ
イオードがＲ，’ 、Ｉｌｇ ’・・・＋Ｌ′の各抵抗
器と１＝刊関係にならないので回路のＱをより高くでき
るという特徴がある。
の要旨を逸脱することなく、特定の用途、必要に応じて
、実際に使用する構成、配置、比率、素子、材料、部品
等に変更を加え得ることは明らかであろう。例えば第３
図に示した実施例は第１図の実施例に比べ各可変容量ダ
イオードがＲ，’ 、Ｉｌｇ ’・・・＋Ｌ′の各抵抗
器と１＝刊関係にならないので回路のＱをより高くでき
るという特徴がある。
本発明の可変遅延回路によると以下のような種々の顕著
な効果が得られる。
な効果が得られる。
（１１＃！Ｉナノ秒程度の遅延時間を可変容量ダイオー
ドに印加する制御電圧を変えるだけで、非常に簡単にか
つ自由に選定できるので、マイクロプロセッサ等による
自動的リモートコントロールが可能である。
ドに印加する制御電圧を変えるだけで、非常に簡単にか
つ自由に選定できるので、マイクロプロセッサ等による
自動的リモートコントロールが可能である。
（２）遅延時間の可変範囲全域にわたって、実用的な直
線性が維持できる。
線性が維持できる。
（３） 回路の安定性、再現性が高くジッタが少い。
（４）回路構成が簡単なため、小型化が容易。
（５）パルス応答特性が良く、パルスの立上り時間の変
化が少く、アナログ及びデジタル両信号の遅延が可能で
ある。
化が少く、アナログ及びデジタル両信号の遅延が可能で
ある。
（６）遅延時間の調整感度が高く、高精度に遅延時間を
設定できる。
設定できる。
第１図は、本発明による可変遅延回路の１実施例の回路
図、第２図は本発明の遅延回路の遅延時間特性を示す特
性図、第３図は、本発明の他の実施例の回路図である。 図中、Ｌ１〜Ｌ、 、 （１６）はインダクタ、Ｃ３〜
Ｃ７はコンデンサ、Ｄ、−Ｄ、、は可変容量ダイオード
、Ｒ１−Ｒ７は抵抗器である。
図、第２図は本発明の遅延回路の遅延時間特性を示す特
性図、第３図は、本発明の他の実施例の回路図である。 図中、Ｌ１〜Ｌ、 、 （１６）はインダクタ、Ｃ３〜
Ｃ７はコンデンサ、Ｄ、−Ｄ、、は可変容量ダイオード
、Ｒ１−Ｒ７は抵抗器である。
Claims (1)
- 【特許請求の範囲】 入出力端子間に直列接続した複数のインダクタと、 該インダクタの各接続点及び接地間に接続した容量素子
とを具え、 該容量素子はコンデンサと可変容量ダイオードとの直列
回路より成り、上記可変容量ダイオードと上記コンデン
サとの接続点に抵抗を介して制御電圧を印加して遅延時
間を連続的に調整可能にしたことを特徴とする可変遅延
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/846,320 US4701714A (en) | 1986-03-31 | 1986-03-31 | Tunable delay line |
| US846320 | 1986-03-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62233912A true JPS62233912A (ja) | 1987-10-14 |
Family
ID=25297551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62060882A Pending JPS62233912A (ja) | 1986-03-31 | 1987-03-16 | 可変遅延回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4701714A (ja) |
| EP (1) | EP0239695A3 (ja) |
| JP (1) | JPS62233912A (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764093A (en) * | 1981-11-28 | 1998-06-09 | Advantest Corporation | Variable delay circuit |
| US4855696A (en) * | 1987-12-09 | 1989-08-08 | Hewlett-Packard | Pulse compressor |
| US4963773A (en) * | 1988-07-18 | 1990-10-16 | Hittite Microwave Corporation | Low pass/high pass filter phase shifter |
| US5014023A (en) * | 1989-03-29 | 1991-05-07 | Hughes Aircraft Company | Non-dispersive variable phase shifter and variable length transmission line |
| US5126592A (en) * | 1989-10-05 | 1992-06-30 | Nguyen Nam K | Circuit having a delay line for use in a data processing system or logic system |
| EP0462338A1 (en) * | 1990-06-20 | 1991-12-27 | Hewlett-Packard Limited | Phase shifting circuits |
| US5146192A (en) * | 1990-07-06 | 1992-09-08 | Hitachi Medical Corporation | Delay circuit of ultrasonic diagnostic apparatus using delay line comprising variable capacitance diode and inductor |
| JPH07154221A (ja) * | 1993-11-25 | 1995-06-16 | Nec Corp | 遅延回路 |
| US5682125A (en) * | 1994-09-21 | 1997-10-28 | Seagate Technology, Inc. | Adaptive analog transversal equalizer |
| US5736883A (en) * | 1995-03-06 | 1998-04-07 | Pixel Instruments Corp. | Wide range phase shift with single adjustment |
| JP2000101376A (ja) * | 1998-09-21 | 2000-04-07 | General Res Of Electronics Inc | 可変容量回路 |
| JP3402258B2 (ja) * | 1999-06-01 | 2003-05-06 | 株式会社村田製作所 | ディレイライン |
| US6351184B1 (en) | 1999-07-29 | 2002-02-26 | Tripath Technology, Inc. | Dynamic switching frequency control for a digital switching amplifier |
| US6556102B1 (en) | 1999-11-18 | 2003-04-29 | Paratek Microwave, Inc. | RF/microwave tunable delay line |
| US6816031B1 (en) * | 2001-12-04 | 2004-11-09 | Formfactor, Inc. | Adjustable delay transmission line |
| FR2841406A1 (fr) * | 2002-06-25 | 2003-12-26 | St Microelectronics Sa | Circuit dephaseur variable,interpolateur de phase l'incorporant, et synthetiseur de frequence numerique incorpoant un tel interpolateur |
| US7057435B2 (en) * | 2003-05-30 | 2006-06-06 | Regents Of The University Of California | Distributed delay-locked-based clock and data recovery systems |
| US7135917B2 (en) * | 2004-06-03 | 2006-11-14 | Wisconsin Alumni Research Foundation | Left-handed nonlinear transmission line media |
| US20060125572A1 (en) * | 2004-12-09 | 2006-06-15 | Van Der Weide Daniel W | Balanced nonlinear transmission line phase shifter |
| US8495881B2 (en) * | 2009-06-02 | 2013-07-30 | General Electric Company | System and method for thermal control in a cap of a gas turbine combustor |
| US9660605B2 (en) * | 2014-06-12 | 2017-05-23 | Honeywell International Inc. | Variable delay line using variable capacitors in a maximally flat time delay filter |
| US10018716B2 (en) * | 2014-06-26 | 2018-07-10 | Honeywell International Inc. | Systems and methods for calibration and optimization of frequency modulated continuous wave radar altimeters using adjustable self-interference cancellation |
| TWI641212B (zh) * | 2017-12-26 | 2018-11-11 | 國家中山科學研究院 | Reflective modulator and its application |
| TWI660573B (zh) * | 2017-12-26 | 2019-05-21 | 國家中山科學研究院 | Reflection modulator |
| US11621465B2 (en) | 2020-06-09 | 2023-04-04 | International Business Machines Corporation | Circulator-based tunable delay line |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562635B2 (ja) * | 1975-04-30 | 1981-01-21 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3068405A (en) * | 1959-06-19 | 1962-12-11 | Rca Corp | Pulse circuits |
| GB1095064A (en) * | 1965-10-05 | 1967-12-13 | Fernseh Gmbh | Variable signal delay apparatus |
| US3882431A (en) * | 1973-08-10 | 1975-05-06 | Us Navy | Digital phase shifter |
| US3983416A (en) * | 1974-12-30 | 1976-09-28 | Sperry Rand Corporation | Short pulse sequential waveform generator |
-
1986
- 1986-03-31 US US06/846,320 patent/US4701714A/en not_active Expired - Fee Related
- 1986-10-16 EP EP86308022A patent/EP0239695A3/en not_active Withdrawn
-
1987
- 1987-03-16 JP JP62060882A patent/JPS62233912A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562635B2 (ja) * | 1975-04-30 | 1981-01-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4701714A (en) | 1987-10-20 |
| EP0239695A3 (en) | 1989-02-01 |
| EP0239695A2 (en) | 1987-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62233912A (ja) | 可変遅延回路 | |
| EP0136203B1 (en) | Apparatus for dynamically controlling the timing of signals in automatic test systems | |
| US4675562A (en) | Method and apparatus for dynamically controlling the timing of signals in automatic test systems | |
| EP0191529B1 (en) | Electrical filter | |
| US4820944A (en) | Method and apparatus for dynamically controlling the timing of signals in automatic test systems | |
| US5138204A (en) | Adjustable delay utilizing a mirror capacitance discharging a constant current in the saturation and linear regions of a mirror amplifier | |
| EP0308844A2 (en) | Phase shift circuit | |
| JPH02190022A (ja) | データ遅延回路 | |
| US5528186A (en) | Timing generator using digital signals to obtain accurate delay time and high resolution | |
| JP3463727B2 (ja) | クロックパルス伝送回路 | |
| US4821003A (en) | Electromagnetic variable delay line with linear compensation | |
| EP0087707A2 (en) | Pulse delay circuit | |
| EP0462626B1 (en) | Travelling wave sampler | |
| US5521539A (en) | Delay line providing an adjustable delay | |
| US4950929A (en) | Reducing resistive effects of an electrical switch | |
| JP3700989B2 (ja) | 信号処理装置 | |
| JP2667819B2 (ja) | 可変遅延回路 | |
| US5914621A (en) | Charge balanced ramp with improved signal linearity | |
| JPH03204221A (ja) | 高速パルス発生回路 | |
| JPS5952849B2 (ja) | タイミング回路 | |
| JP2725495B2 (ja) | タイミング発生回路 | |
| JP2626191B2 (ja) | Ａｍｉ信号受信回路 | |
| JP2734565B2 (ja) | 遅延回路 | |
| Neyer | A precise discriminator for time of flight measurements in ALICE | |
| RU2121151C1 (ru) | Способ контроля параметров конденсаторов, катушек индуктивностей и резисторов |