CN111342821B - 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法 - Google Patents

基于fpga的单粒子瞬态脉冲产生和测量系统及其方法 Download PDF

Info

Publication number
CN111342821B
CN111342821B CN202010139889.7A CN202010139889A CN111342821B CN 111342821 B CN111342821 B CN 111342821B CN 202010139889 A CN202010139889 A CN 202010139889A CN 111342821 B CN111342821 B CN 111342821B
Authority
CN
China
Prior art keywords
module
transient pulse
signal
idelay2
delay unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010139889.7A
Other languages
English (en)
Other versions
CN111342821A (zh
Inventor
何怡刚
赵明
袁伟博
李志刚
阮义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN202010139889.7A priority Critical patent/CN111342821B/zh
Publication of CN111342821A publication Critical patent/CN111342821A/zh
Application granted granted Critical
Publication of CN111342821B publication Critical patent/CN111342821B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/023—Measuring pulse width

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法，该系统包括信号输入模块、控制模块、瞬态脉冲产生模块、信号传播模块、瞬态脉冲测量模块和显示模块，信号输入模块分别与瞬态脉冲产生模块、瞬态脉冲测量模块、显示模块相连，瞬态脉冲产生模块分别与信号传播模块、控制模块相连，信号传播模块与瞬态脉冲测量模块相连，瞬态脉冲测量模块分别与显示模块、控制模块相连。本发明还提供一种基于FPGA的单粒子瞬态脉冲产生和测量方法。本发明可避免产生信号失真；瞬态脉冲精度可达78ps，精度较高；在FPGA中占用的空间较少，运行速度快。

Description

基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法
技术领域
本发明涉及单粒子瞬态脉冲产生和测量，具体是涉及一种基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法。
背景技术
单粒子瞬态是指当粒子入射，在门电路中输出产生瞬态波形，并可能在后续门电路中传输，在到达存储单元后，最终引起单粒子翻转。而近年来，随着集成电路技术节点缩放，使得低能粒子也有可能产生足够宽度和幅值的脉冲，与此同时，工作频率的增加，使得存储器元件采样单粒子瞬态脉冲的概率越来越大。因此单粒子瞬态效应成为现代电路设计中需要解决的一个越来越重要的问题，特别是在航空航天等涉及关键环节安全运行的应用中。通过对单粒子瞬态的研究，人们发现单粒子瞬态脉冲宽度一般是在皮秒级别，FPGA的时钟无法达到这个水平，与此同时，单粒子瞬态的传播可以发生电气屏蔽造成信号宽度的减少，但是也会造成脉冲失真，使脉冲宽度增加，甚至提高到纳秒级别，这对单粒子瞬态的行为产生很大的影响。因此，对瞬态脉冲的仿真和测量具有研究价值。
CN201210454236公开了一种单粒子瞬态脉冲宽度测量方法和测量装置、脉冲产生装置，其方法包括步骤：将产生的原始单粒子瞬态脉冲进行延时展宽；将展宽后的单粒子瞬态脉冲转化为二进制代码；根据所述二进制代码确定单粒子瞬态脉冲展宽后的宽度；根据所述单粒子瞬态脉冲展宽后的宽度以及延时量确定所述单粒子瞬态脉冲的宽度。单粒子瞬态脉冲宽度测量装置包括脉冲产生模块，用于在待测辐射环境中形成原始单粒子瞬态脉冲；输入端与所述脉冲产生模块的输出端相连接的脉冲展宽模块，用于展宽所述脉冲产生模块形成的原始单粒子瞬态脉冲；输入端与所述脉冲展宽模块的输出端相连接脉冲捕捉模块，用于将展宽后的单粒子瞬态脉冲转化为二进制代码。该方案解决的是瞬态脉冲宽度太窄而难以测量的问题，但具体能够检测到多大的脉冲宽度，文中没有明确。且使用元件较多，占用内存较多，运行速度慢；经过过多的门电路，会发生电气屏蔽或者脉冲展宽的问题，造成信号失真。
发明内容
本发明所要解决的技术问题是，克服上述背景技术的不足，提供一种基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法，可避免产生信号失真；瞬态脉冲精度可达78ps，精度较高；在FPGA中占用的空间较少，运行速度快。
本发明解决其技术问题采用的技术方案是，一种基于FPGA的单粒子瞬态脉冲产生和测量系统，包括信号输入模块、控制模块、瞬态脉冲产生模块、信号传播模块、瞬态脉冲测量模块和显示模块，所述信号输入模块分别与瞬态脉冲产生模块、瞬态脉冲测量模块、显示模块相连，所述瞬态脉冲产生模块分别与信号传播模块、控制模块相连，所述信号传播模块与瞬态脉冲测量模块相连，所述瞬态脉冲测量模块分别与显示模块、控制模块相连；
所述瞬态脉冲产生模块包括第一IDELAY2延迟单元、第二IDELAY2延迟单元和异或门，第一IDELAY2延迟单元、第二IDELAY2延迟单元分别与异或门的信号输入端相连；信号输入模块分别与第一IDELAY2延迟单元、第二IDELAY2延迟单元相连；
所述瞬态脉冲测量模块包括第三IDELAY2延迟单元、第四IDELAY2延迟单元、与门和脉冲检测电路，第三IDELAY2延迟单元、第四IDELAY2延迟单元分别与与门的信号输入端相连，与门的信号输出端与脉冲检测电路相连；所述瞬态脉冲产生模块的异或门的信号输出端分别与第三IDELAY2延迟单元、第四IDELAY2延迟单元相连。
进一步，所述瞬态脉冲产生模块的异或门采用同或门替代；所述瞬态脉冲测量模块的与门采用或门替代。
进一步，所述信号显示模块包括LED和数码管，LED和数码管分别与脉冲检测电路相连，数码管与信号输入模块相连。
一种基于FPGA的单粒子瞬态脉冲产生和测量方法，包括以下步骤：
(1)设置信号输入模块的输出信号：信号输入模块输出信号S1、S2，信号S1作为瞬态脉冲产生模块的输入信号，信号S1也作为显示模块的时钟信号；信号S2作为瞬态脉冲产生模块的第一IDELAY2延迟单元、第二IDELAY2延迟单元的参考时钟，信号S2也作为瞬态脉冲测量模块的第三IDELAY2延迟单元、第四IDELAY2延迟单元的参考时钟；信号S2取值n；
(2)瞬态脉冲产生模块产生瞬态脉冲：设置瞬态脉冲产生模块的第一IDELAY2延迟单元的相位延迟为tap1，设置瞬态脉冲产生模块的第二IDELAY2延迟单元的相位延迟为tap2，设tap2>tap1，第一IDELAY2延迟单元、第二IDELAY2延迟单元延迟后的信号经过异或门或同或门电路，产生0-1-0或1-0-1类型的瞬态脉冲；瞬态脉冲产生模块产生的瞬态脉冲作为瞬态脉冲测量模块的输入信号；
(3)瞬态脉冲测量模块检测瞬态脉冲：瞬态脉冲测量模块的脉冲检测电路检测与门或或门的输出信号为边沿信号时，信号显示模块的LED灯亮，数码管显示为0，即检测到了脉冲信号；
(4)瞬态脉冲测量模块测量瞬态脉冲的信号宽度：设置瞬态脉冲测量模块的第三IDELAY2延迟单元的相位延迟为tap3，设置瞬态脉冲测量模块的第四IDELAY2延迟单元的相位延迟为tap4，设tap4>tap3，控制第三IDELAY2延迟单元和第四IDELAY2延迟单元之间的延迟时间差，也即调整tap4或tap3的数值大小，使tap4与tap3之间的差值越来越大，直至脉冲检测电路在与门或或门的输出信号中检测到没有边沿信号，显示模块的LED灯灭，此时数码管显示第三IDELAY2延迟单元的相位延迟为tap3，第四IDELAY2延迟单元的相位延迟为tap4，瞬态脉冲宽度即1/(2*32*n)*(tap4-tap3)*109ps。
进一步，步骤(1)中，所述信号S1取值50Mhz；信号S2取值200Mhz或300Mhz。
与现有技术相比，本发明的优点如下：
(1)本发明通过在FPGA内部产生和测量瞬态脉冲信号，避免产生信号失真。
(2)本发明能够产生皮秒级别的瞬态脉冲，也能够检测到皮秒级别的瞬态脉冲，精度可达78ps，精度较高。
(3)本发明在FPGA中占用的空间较少，使FPGA的利用率提高，运行速度快。
附图说明
图1是本发明实施例1之基于FPGA的单粒子瞬态脉冲产生和测量系统的结构示意图。
图2是图1所示实施例的瞬态脉冲产生模块的结构示意图。
图3是图1所示实施例的瞬态脉冲产生模块的信号图。
图4是图1所示实施例的瞬态脉冲测量模块的结构示意图。
图5是图1所示实施例的瞬态脉冲测量模块的信号图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细描述。
瞬态脉冲信号包括信号0-1-0(高电平1突变出非常短时间的低电平0)和信号1-0-1(低电平0突变出非常短时间的高电平1)两种。由于瞬态脉冲信号0-1-0的产生和检测过程和瞬态脉冲信号1-0-1的产生和检测过程类似，实施例1以输入为周期信号的0-1-0瞬态脉冲类型为例详细说明。
实施例1
本实施例所用的FPGA是赛灵思ARTIX-7的xc7a35tfgg484-2类型，其中IDELAY2是内部的元件，有31个抽头，可以根据抽头数进行相位延迟，在200Mhz的参考时钟下，抽头分辨率为78ps。
参照图1，本实施例包括：信号输入模块U01、控制模块U06、瞬态脉冲产生模块U02、信号传播模块U03、瞬态脉冲测量模块U04和显示模块U05，信号输入模块U01分别与瞬态脉冲产生模块U02、瞬态脉冲测量模块U04、显示模块U05相连，瞬态脉冲产生模块U02分别与信号传播模块U03、控制模块U06相连，信号传播模块U03与瞬态脉冲测量模块U04相连，瞬态脉冲测量模块U04分别与显示模块U05、控制模块U06相连。
信号输入模块U01输出信号S1、S2，信号S1作为瞬态脉冲产生模块U02的输入信号，也作为显示模块U05的数码管的时钟信号。信号S2作为瞬态脉冲产生模块U02的第一IDELAY2延迟单元、第二IDELAY2延迟单元的参考时钟，信号S2也作为瞬态脉冲测量模块U04的第三IDELAY2延迟单元、第四IDELAY2延迟单元的参考时钟。信号S1的取值可取FPGA能够提供的任意值，信号S2取值n，n＝200Mhz或300Mhz。本实施例中，信号S1取值50Mhz，信号S2取值200Mhz。
参照图2、图3，瞬态脉冲产生模块U02包括第一IDELAY2延迟单元、第二IDELAY2延迟单元和异或门，第一IDELAY2延迟单元、第二IDELAY2延迟单元分别与异或门的信号输入端相连。信号输入模块U01分别与第一IDELAY2延迟单元、第二IDELAY2延迟单元相连。
控制模块U06设置第一IDELAY2延迟单元的相位延迟为tap1，设置第二IDELAY2延迟单元的相位延迟为tap2，设tap2>tap1，第一IDELAY2延迟单元、第二IDELAY2延迟单元延迟后的信号经过异或门电路，产生0-1-0类型的瞬态脉冲，瞬态脉冲宽度等于相位延迟差，瞬态脉冲宽度即1/(2*32*n)*(tap2-tap1)*109ps，由于参考时钟为200Mhz，瞬态脉冲宽度即78*(tap2-tap1)ps。瞬态脉冲产生模块U02产生的瞬态脉冲作为瞬态脉冲测量模块U04的输入信号。瞬态脉冲测量模块U04直接对瞬态脉冲进行测量，不需要进行放大或转化为其他形式。
参照图4、图5，瞬态脉冲测量模块U04包括第三IDELAY2延迟单元、第四IDELAY2延迟单元、与门和脉冲检测电路，第三IDELAY2延迟单元、第四IDELAY2延迟单元分别与与门的信号输入端相连，与门的信号输出端与脉冲检测电路相连。瞬态脉冲产生模块U02的异或门的信号输出端分别与第三IDELAY2延迟单元、第四IDELAY2延迟单元相连。
信号显示模块U05包括LED和数码管，LED和数码管分别与脉冲检测电路相连，数码管与信号输入模块U01相连，数码管接收信号输入模块U01输出的信号S1，作为数码管的时钟信号，刷新数码管显示的数字。
脉冲检测电路检测与门的输出信号为边沿信号时，信号显示模块U05的LED灯亮，数码管显示为0，即检测到了脉冲信号。检测到脉冲信号后，进一步测量检测到的脉冲信号宽度。控制模块U06设置第三IDELAY2延迟单元的相位延迟为tap3，设置第四IDELAY2延迟单元的相位延迟为tap4，设tap4>tap3，控制模块U06控制第三IDELAY2延迟单元和第四IDELAY2延迟单元之间的延迟时间差，也即调整tap4或tap3的数值大小，使tap4与tap3之间的差值越来越大，直至脉冲检测电路在与门的输出信号中检测到没有边沿信号，显示模块U05的LED灯灭，此时数码管显示第三IDELAY2延迟单元的相位延迟为tap3，第四IDELAY2延迟单元的相位延迟为tap4，瞬态脉冲宽度即1/(2*32*n)*(tap4-tap3)*109ps，由于参考时钟为200Mhz，则检测到的瞬态脉冲宽度为78*(tap4-tap3)ps。
实施例2
本实施例与实施例1的区别仅在于：输入为周期信号的1-0-1瞬态脉冲类型。瞬态脉冲产生模块U02的异或门采用同或门替代。第一IDELAY2延迟单元、第二IDELAY2延迟单元延迟后的信号经过同或门电路，产生1-0-1类型的瞬态脉冲；瞬态脉冲测量模块U04的与门采用或门替代。其余同实施例1。
本发明单粒子瞬态脉冲产生和测量的操作方法如下：
步骤(1)，位流文件注入FPGA后，信号输入模块输出不同周期信号，LED灯和数码管开始初始化，此时LED灯亮，数码管全为0。
步骤(2)，控制模块通过按键开始设置瞬态脉冲产生模块中第一IDELAY2延迟单元的延迟时间，延迟时间用抽头值表示，第一IDELAY2延迟单元的延迟时间设置为tap1，第二IDELAY2延迟单元的延迟时间设置为tap2，设tap2>tap1，则瞬态脉冲产生模块输出宽度为1/(2*32*n)*(tap2-tap1)*109ps的瞬态脉冲信号，对于脉冲信号的类型，当门电路为异或门时，瞬态脉冲的类型为0-1-0，当门电路为同或门时，瞬态脉冲的类型为1-0-1。
步骤(3)，瞬态脉冲信号与信号传播模块连接，在遍历完信号传播模块中的电路后，进入瞬态脉冲测量电路，设第三IDELAY2延迟单元的延迟时间为tap3，第四IDELAY2延迟单元的延迟时间为tap4，控制模块不断增加第三IDELAY2延迟单元、第四IDELAY2延迟单元的延迟时间差，即使tap4与tap3之间的差值越来越大，当脉冲信号的类型为0-1-0时，门电路为与门，当脉冲信号的类型为1-0-1时，门电路为或门，脉冲检测电路检测不到边沿信号时，LED灯灭，数码管显示tap4和tap3的值，瞬态脉冲的宽度即为1/(2*32*n)*(tap4-tap3)*109ps。
本发明基于FPGA的单粒子瞬态脉冲产生和测量系统及其方法，通过在FPGA内部产生和测量瞬态脉冲信号，避免信号失真的问题；能够产生皮秒级别的瞬态脉冲，也能够检测到皮秒级别的瞬态脉冲，精度可达78ps，精度较高；在FPGA中占用的空间较少，使FPGA的利用率提高，运行速度快。利用FPGA中的IDELAY元件直接对脉冲相位延迟，延迟时间是皮秒级别的长度，故可直接对瞬态脉冲进行测量，不需要进行放大或转化为其他形式。
本领域的技术人员可以对本发明进行各种修改和变型，倘若这些修改和变型在本发明权利要求及其等同技术的范围之内，则这些修改和变型也在本发明的保护范围之内。
说明书中未详细描述的内容为本领域技术人员公知的现有技术。

Claims (5)

1.一种基于FPGA的单粒子瞬态脉冲产生和测量系统，其特征在于：包括信号输入模块、控制模块、瞬态脉冲产生模块、信号传播模块、瞬态脉冲测量模块和显示模块，所述信号输入模块分别与瞬态脉冲产生模块、瞬态脉冲测量模块、显示模块相连，位流文件注入FPGA后，信号输入模块输出不同周期信号；所述瞬态脉冲产生模块分别与信号传播模块、控制模块相连，所述信号传播模块与瞬态脉冲测量模块相连，所述瞬态脉冲测量模块分别与显示模块、控制模块相连；所述瞬态脉冲产生模块包括第一IDELAY2延迟单元、第二IDELAY2延迟单元和异或门，第一IDELAY2延迟单元、第二IDELAY2延迟单元分别与异或门的信号输入端相连；信号输入模块分别与第一IDELAY2延迟单元、第二IDELAY2延迟单元相连；所述瞬态脉冲测量模块包括第三IDELAY2延迟单元、第四IDELAY2延迟单元、与门和脉冲检测电路，第三IDELAY2延迟单元、第四IDELAY2延迟单元分别与与门的信号输入端相连，与门的信号输出端与脉冲检测电路相连；所述瞬态脉冲产生模块的异或门的信号输出端分别与第三IDELAY2延迟单元、第四IDELAY2延迟单元相连；瞬态脉冲测量模块测量瞬态脉冲的信号宽度：设置瞬态脉冲测量模块的第三IDELAY2延迟单元的相位延迟为tap3，设置瞬态脉冲测量模块的第四IDELAY2延迟单元的相位延迟为tap4，设tap4>tap3，控制第三IDELAY2延迟单元和第四IDELAY2延迟单元之间的延迟时间差，也即调整tap4或tap3的数值大小，使tap4与tap3之间的差值越来越大，直至脉冲检测电路在与门的输出信号中检测到没有边沿信号，显示模块的LED灯灭，此时数码管显示第三IDELAY2延迟单元的相位延迟为tap3，第四IDELAY2延迟单元的相位延迟为tap4，瞬态脉冲宽度即1/(2*32*n)*(tap4-tap3)*109ps。
2.如权利要求1所述的基于FPGA的单粒子瞬态脉冲产生和测量系统，其特征在于：所述瞬态脉冲产生模块的异或门采用同或门替代；所述瞬态脉冲测量模块的与门采用或门替代。
3.如权利要求1或2所述的基于FPGA的单粒子瞬态脉冲产生和测量系统，其特征在于：所述显示模块包括LED和数码管，LED和数码管分别与脉冲检测电路相连，数码管与信号输入模块相连。
4.一种基于FPGA的单粒子瞬态脉冲产生和测量方法，其特征在于：包括以下步骤：(1)设置信号输入模块的输出信号：位流文件注入FPGA后，信号输入模块输出不同周期信号，信号输入模块输出信号S1、S2，信号S1作为瞬态脉冲产生模块的输入信号，信号S1也作为显示模块的时钟信号；信号S2作为瞬态脉冲产生模块的第一IDELAY2延迟单元、第二IDELAY2延迟单元的参考时钟，信号S2也作为瞬态脉冲测量模块的第三IDELAY2延迟单元、第四IDELAY2延迟单元的参考时钟；信号S2取值n；(2)瞬态脉冲产生模块产生瞬态脉冲：设置瞬态脉冲产生模块的第一IDELAY2延迟单元的相位延迟为tap1，设置瞬态脉冲产生模块的第二IDELAY2延迟单元的相位延迟为tap2，设tap2>tap1，第一IDELAY2延迟单元、第二IDELAY2延迟单元延迟后的信号经过异或门或同或门电路，产生0-1-0或1-0-1类型的瞬态脉冲；瞬态脉冲产生模块产生的瞬态脉冲作为瞬态脉冲测量模块的输入信号；(3)瞬态脉冲测量模块检测瞬态脉冲：瞬态脉冲测量模块的脉冲检测电路检测与门或或门的输出信号为边沿信号时，信号显示模块的LED灯亮，数码管显示为0，即检测到了脉冲信号；(4)瞬态脉冲测量模块测量瞬态脉冲的信号宽度：设置瞬态脉冲测量模块的第三IDELAY2延迟单元的相位延迟为tap3，设置瞬态脉冲测量模块的第四IDELAY2延迟单元的相位延迟为tap4，设tap4>tap3，控制第三IDELAY2延迟单元和第四IDELAY2延迟单元之间的延迟时间差，也即调整tap4或tap3的数值大小，使tap4与tap3之间的差值越来越大，直至脉冲检测电路在与门的输出信号中检测到没有边沿信号，显示模块的LED灯灭，此时数码管显示第三IDELAY2延迟单元的相位延迟为tap3，第四IDELAY2延迟单元的相位延迟为tap4，瞬态脉冲宽度即1/(2*32*n)*(tap4-tap3)*109ps。
5.如权利要求4所述的基于FPGA的单粒子瞬态脉冲产生和测量方法，其特征在于：步骤(1)中，所述信号S1取值50Mhz；所述信号S2取值200Mhz或300Mhz。
CN202010139889.7A 2020-03-03 2020-03-03 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法 Active CN111342821B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010139889.7A CN111342821B (zh) 2020-03-03 2020-03-03 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010139889.7A CN111342821B (zh) 2020-03-03 2020-03-03 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法

Publications (2)

Publication Number Publication Date
CN111342821A CN111342821A (zh) 2020-06-26
CN111342821B true CN111342821B (zh) 2023-05-23

Family

ID=71187196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010139889.7A Active CN111342821B (zh) 2020-03-03 2020-03-03 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法

Country Status (1)

Country Link
CN (1) CN111342821B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143978A (ja) * 1987-11-30 1989-06-06 Advantest Corp 遅延時間測定回路
US6466520B1 (en) * 1996-09-17 2002-10-15 Xilinx, Inc. Built-in AC self test using pulse generators
CN107422193A (zh) * 2017-06-30 2017-12-01 成都信息工程大学 一种测量单粒子翻转瞬态脉冲长度的电路及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005069487A1 (ja) * 2004-01-20 2005-07-28 Advantest Corporation パルス幅調整回路、パルス幅調整方法、及び半導体試験装置
US8447548B2 (en) * 2009-04-07 2013-05-21 The Boeing Company Method using time to digital converter for direct measurement of set pulse widths
CN105811935B (zh) * 2016-03-06 2018-01-12 中国人民解放军国防科学技术大学 基于动态输入向量的片上set脉冲测试方法
CN107863967B (zh) * 2017-11-15 2021-04-30 中国电子科技集团公司第四十一研究所 一种多通道同步输出校准装置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01143978A (ja) * 1987-11-30 1989-06-06 Advantest Corp 遅延時間測定回路
US6466520B1 (en) * 1996-09-17 2002-10-15 Xilinx, Inc. Built-in AC self test using pulse generators
CN107422193A (zh) * 2017-06-30 2017-12-01 成都信息工程大学 一种测量单粒子翻转瞬态脉冲长度的电路及方法

Also Published As

Publication number Publication date
CN111342821A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
US20220308102A1 (en) Circuit and method for width measurement of digital pulse signals
CN102981063B (zh) 单粒子瞬态脉冲宽度测量方法和测量装置、脉冲产生装置
CN101009487A (zh) 跨时钟域异步数据处理、异步数据跨时钟域的方法及装置
CN112968690B (zh) 一种高精度低抖动延时脉冲发生器
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
CN113092858B (zh) 一种基于时频信息测量的高精度频标比对系统及比对方法
CN113325234B (zh) 一种基于π型延迟链的异频相位重合检测系统及检测方法
CN110703583A (zh) 基于soc的多通道高精度大量程时间数字转换器
CN106443184B (zh) 一种相位检测装置及相位检测方法
CN102435865A (zh) 基于自参考信号的可校准抖动测量电路
TW201919358A (zh) 眼圖產生器
CN111624469A (zh) 数字隔离器的传播延时测试电路
Zhang et al. A high linearity TDC with a united-reference fractional counter for LiDAR
CN107422193B (zh) 一种测量单粒子翻转瞬态脉冲长度的电路及方法
CN111342821B (zh) 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法
CN110175095B (zh) 一种人机交互式多功能fpga符合测量系统及其测量方法
CN108347245B (zh) 时钟分频器
CN103546124B (zh) 一种信号触发时刻值获取装置
US5999586A (en) Time counting circuit and pulse signal generating method
CN110088696B (zh) 时间数字转换电路及相关方法
CN116155243A (zh) 极窄脉冲展宽电路、方法及电子设备
CN114441860B (zh) 一种数字脉宽捕获系统及方法
CN103219970A (zh) 单粒子瞬态脉冲宽度展宽方法与电路
US7679404B2 (en) Missing clock pulse detector
CN113885655A (zh) 一种信号同步器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant