JPH01143978A - 遅延時間測定回路 - Google Patents
遅延時間測定回路Info
- Publication number
- JPH01143978A JPH01143978A JP62302147A JP30214787A JPH01143978A JP H01143978 A JPH01143978 A JP H01143978A JP 62302147 A JP62302147 A JP 62302147A JP 30214787 A JP30214787 A JP 30214787A JP H01143978 A JPH01143978 A JP H01143978A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- counting
- delaying
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000005259 measurement Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は論理ゲート、論理ＩＣ等の遅延時間を実使用
状態で高精度に測定する回路に関する。
状態で高精度に測定する回路に関する。
「従来技術の説明」
第２図及び第３図に従来の遅延時間測定回路の回路図を
示す。
示す。
第２図は、パルス信号発生器１１からのパルス信号を被
測定回路１２に供給すると共に、可変遅延回路１３に供
給する。そして被測定回路１２の１２の出力信号が比較
器１４の反転入力側に供給され、可変遅延回路１３で遅
延されたパルス信号が供給される毎に、非反転入力側に
供給されている基準電圧と比較された結果がラッチされ
る。可変遅延回路１３の遅延時間を例えば零から徐々に
増加させていく。そして比較器１４の出力信号が変化し
た時の可変遅延回路１３の設定時間が、被測定回路１２
の遅延時間である。この回路では、遅延時間の測定精度
は、可変遅延回路１３の精度と比較器１４のタイミング
確定精度により決定されてしまう。今日市販されている
比較的安価な比較器のタイミング確定精度は、約２００
ピコ秒であるため、測定精度をこれ以上良くすることは
できないという問題がある。
測定回路１２に供給すると共に、可変遅延回路１３に供
給する。そして被測定回路１２の１２の出力信号が比較
器１４の反転入力側に供給され、可変遅延回路１３で遅
延されたパルス信号が供給される毎に、非反転入力側に
供給されている基準電圧と比較された結果がラッチされ
る。可変遅延回路１３の遅延時間を例えば零から徐々に
増加させていく。そして比較器１４の出力信号が変化し
た時の可変遅延回路１３の設定時間が、被測定回路１２
の遅延時間である。この回路では、遅延時間の測定精度
は、可変遅延回路１３の精度と比較器１４のタイミング
確定精度により決定されてしまう。今日市販されている
比較的安価な比較器のタイミング確定精度は、約２００
ピコ秒であるため、測定精度をこれ以上良くすることは
できないという問題がある。
第３図は、正帰還パルス発生器１５からのパルス信号を
直接帰還させた時と、被測定回路１２を通じて帰還させ
た時のパルス信号の周波数から、遅延時間を求めるよう
にしたものである。正帰還パルス発生器１５の出力側は
被測定回路１２、周波数測定器１６に接続されると共に
、スイッチ１７の一方の入力側に接続される。被測定回
路１２の出力側はスイッチ１７の他方の入力側に接続さ
れ、該スイッチ１７の出力側は正帰還パルス発生器１５
の入力側に接続される。スイッチ１７を正帰還パルス発
生器１５の出力側に接続してパルス信号を直接帰還させ
たときの周波数がｆｌ、スイッチ１７を被測定回路１２
の出力側に接続してパルス信号を該被測定回路１２を通
じて帰還させた時の周波数がｒ２である時、遅延時間り
は、 際の使用条件と異なる周波数で測定される。またゲート
回路のように比較的簡単な素子の測定にしか適用できな
いという問題がある。
直接帰還させた時と、被測定回路１２を通じて帰還させ
た時のパルス信号の周波数から、遅延時間を求めるよう
にしたものである。正帰還パルス発生器１５の出力側は
被測定回路１２、周波数測定器１６に接続されると共に
、スイッチ１７の一方の入力側に接続される。被測定回
路１２の出力側はスイッチ１７の他方の入力側に接続さ
れ、該スイッチ１７の出力側は正帰還パルス発生器１５
の入力側に接続される。スイッチ１７を正帰還パルス発
生器１５の出力側に接続してパルス信号を直接帰還させ
たときの周波数がｆｌ、スイッチ１７を被測定回路１２
の出力側に接続してパルス信号を該被測定回路１２を通
じて帰還させた時の周波数がｒ２である時、遅延時間り
は、 際の使用条件と異なる周波数で測定される。またゲート
回路のように比較的簡単な素子の測定にしか適用できな
いという問題がある。
「問題点を解決するための手段」
この発明による遅延時間測定回路は、
Ａ、パルス信号発生器と、
Ｂ、入力側が該パルス信号発生器に接続され、予め遅延
時間がわかっており、周波数、温度、経時変化に対して
安定な複数の標準遅延回路と、Ｃ０該複数の標準遅延回
路の出力信号、上記パルス発生器の出力信号、又は被測
定回路の出力信号を選択する多点切換スイッチと、 Ｄ、入力側が上記パルス信号発生器に接続された可変遅
延回路と、 Ｅ、データ信号入力端子が上記多点切換スイッチの出力
側に接続され、クロック信号入力端子が上記可変遅延回
路の出力側に接続された第一フリップフロ７１回路と、 Ｆ、上記可変遅延回路から出力されるパルス信号を設定
された数だけ計数する第一計数回路と、Ｇ、該第一計数
回路がパルス信号を計数している間、論理パ１”の信号
を出力する第二フリップフロップ回路と、 Ｈ０第一フリップフロップ回路の出力信号と、可変遅延
回路の出力信号と、第二フリップフロップ回路の出力信
号との論理積をとるアンド回路と、 Ｉ、該アンド回路から出力されるパルス信号を計数する
第二計数回路と、 Ｊ、第一計数回路及び第二計数回路が計数を終了 −す
る毎に、各フリップフロップ回路及び各計数回路をリセ
ットする手段と、 により構成される。
時間がわかっており、周波数、温度、経時変化に対して
安定な複数の標準遅延回路と、Ｃ０該複数の標準遅延回
路の出力信号、上記パルス発生器の出力信号、又は被測
定回路の出力信号を選択する多点切換スイッチと、 Ｄ、入力側が上記パルス信号発生器に接続された可変遅
延回路と、 Ｅ、データ信号入力端子が上記多点切換スイッチの出力
側に接続され、クロック信号入力端子が上記可変遅延回
路の出力側に接続された第一フリップフロ７１回路と、 Ｆ、上記可変遅延回路から出力されるパルス信号を設定
された数だけ計数する第一計数回路と、Ｇ、該第一計数
回路がパルス信号を計数している間、論理パ１”の信号
を出力する第二フリップフロップ回路と、 Ｈ０第一フリップフロップ回路の出力信号と、可変遅延
回路の出力信号と、第二フリップフロップ回路の出力信
号との論理積をとるアンド回路と、 Ｉ、該アンド回路から出力されるパルス信号を計数する
第二計数回路と、 Ｊ、第一計数回路及び第二計数回路が計数を終了 −す
る毎に、各フリップフロップ回路及び各計数回路をリセ
ットする手段と、 により構成される。
初めに上記スイッチにより各標準遅延回路の出力側を第
一フリップフロップ回路に接続する。今、選択された標
準遅延回路の遅延時間と、上記可変遅延回路の遅延時間
とが一致しているとする。この時、可変遅延回路を通過
してきたパルス信号の立ち上がりで上記標準遅延回路を
通過してきたパルス信号を第一フリップフロップ回路に
ラッチした時、論理”１′′の信号としてラッチされる
確率は１／２となる。従って上記第一計数回路の設定値
Ａに対し、上記第二計数回路で計数される値がＡ／２に
なるように、可変遅延回路の遅延時間を変化させる。第
二計数回路で計数される値がＡ／２になった時、選択さ
れた標準遅延回路の遅延時間と可変遅延回路の遅延時間
とが一致しているので、この可変遅延回路に印加してい
る電圧を記録しておく、全ての標準遅延回路に対して上
記の測定を終えた時、可変遅延回路の印加電圧と遅延時
間との関係式τ−ｒ （ｖ）を求める。次に上記スイッ
チにより、パルス信号発生器の出力側を第一フリップフ
ロップ回路に接続し、第二計数回路の計数値がＡ／２と
なるように可変遅延回路の遅延時間を調整する。計数値
がＡ／２となった時、可変遅延回路に印加している電圧
■。から、遅延時間τ。
一フリップフロップ回路に接続する。今、選択された標
準遅延回路の遅延時間と、上記可変遅延回路の遅延時間
とが一致しているとする。この時、可変遅延回路を通過
してきたパルス信号の立ち上がりで上記標準遅延回路を
通過してきたパルス信号を第一フリップフロップ回路に
ラッチした時、論理”１′′の信号としてラッチされる
確率は１／２となる。従って上記第一計数回路の設定値
Ａに対し、上記第二計数回路で計数される値がＡ／２に
なるように、可変遅延回路の遅延時間を変化させる。第
二計数回路で計数される値がＡ／２になった時、選択さ
れた標準遅延回路の遅延時間と可変遅延回路の遅延時間
とが一致しているので、この可変遅延回路に印加してい
る電圧を記録しておく、全ての標準遅延回路に対して上
記の測定を終えた時、可変遅延回路の印加電圧と遅延時
間との関係式τ−ｒ （ｖ）を求める。次に上記スイッ
チにより、パルス信号発生器の出力側を第一フリップフ
ロップ回路に接続し、第二計数回路の計数値がＡ／２と
なるように可変遅延回路の遅延時間を調整する。計数値
がＡ／２となった時、可変遅延回路に印加している電圧
■。から、遅延時間τ。
＝ｆ（Ｖａ）を計算しておく。更に上記スイッチにより
、被測定回路の出力側を第一フリップフロップ回路に接
続する。そして第二計数回路の計数値がＡ／２になった
時、可変遅延回路に供給している電圧Ｖ、から、遅延時
間τ、 ＝ｒ （Ｖｌ ）を計算する。そして２つの遅
延時間の差τ、−τ。
、被測定回路の出力側を第一フリップフロップ回路に接
続する。そして第二計数回路の計数値がＡ／２になった
時、可変遅延回路に供給している電圧Ｖ、から、遅延時
間τ、 ＝ｒ （Ｖｌ ）を計算する。そして２つの遅
延時間の差τ、−τ。
を計算することにより、被測定回路の遅延時間を求める
ことができる。
ことができる。
このように構成することにより、例えば可変容量ダイオ
ードと抵抗とから成る簡単な構成の可変遅延回路で、被
測定回路の遅延時間を精度良く測定できる回路が得られ
る。
ードと抵抗とから成る簡単な構成の可変遅延回路で、被
測定回路の遅延時間を精度良く測定できる回路が得られ
る。
「実施例」
第１図にこの発明の一実施である遅延時間測定回路の回
路図を示す。図中、第２図と同じものは同一符号で示す
。
路図を示す。図中、第２図と同じものは同一符号で示す
。
パルス信号発生器１１の出力側は被測定回路１２に接続
されると共に、多点切換スイッチ１９の１つの入力側、
複数の標準遅延回路１８．．１８□、・−・−・−１１
８７の入力側、及び可変遅延回路２０の入力側に接続さ
れる。各標準遅延回路１８．．１ｓｔ、・・−−−−−
−１１８７は互いに異なる遅延時間を有し、周波数、温
度、経時変化に対して安定なものである。これらの標準
遅延回路１８．．１Ｂ□、−・・−・・−１１８７の各
出力側及び上記被測定回路の出力側は多点切換スイッチ
１９の各入力側に接続される。多点切換スイッチ１９の
出力側は第一フリップフロップ回路２３のデータ信号入
力側りに接続されている。可変遅延回路２０の出力側は
この第一フリップフロップ回路２３のクロック信号入力
側ＣＫに接続されると共に、第一計数回路２２の入力側
に接続され、更に遅延回路２１を通じてアンド回路２７
の１つの入力側に接続されている。
されると共に、多点切換スイッチ１９の１つの入力側、
複数の標準遅延回路１８．．１８□、・−・−・−１１
８７の入力側、及び可変遅延回路２０の入力側に接続さ
れる。各標準遅延回路１８．．１ｓｔ、・・−−−−−
−１１８７は互いに異なる遅延時間を有し、周波数、温
度、経時変化に対して安定なものである。これらの標準
遅延回路１８．．１Ｂ□、−・・−・・−１１８７の各
出力側及び上記被測定回路の出力側は多点切換スイッチ
１９の各入力側に接続される。多点切換スイッチ１９の
出力側は第一フリップフロップ回路２３のデータ信号入
力側りに接続されている。可変遅延回路２０の出力側は
この第一フリップフロップ回路２３のクロック信号入力
側ＣＫに接続されると共に、第一計数回路２２の入力側
に接続され、更に遅延回路２１を通じてアンド回路２７
の１つの入力側に接続されている。
この遅延回路２１の遅延時間は第一フリップフロップ回
路２３の応答時間と同じものである。第一計数回路２２
は、上記可変遅延回路２０で遅延されたパルスを設定さ
れた数Ａだけ計数すると、クロック信号を出力する。こ
のクロック信号は第二フリップフロップ回路２４のクロ
ック信号入力側ＣＫに供給される。第二フリップフロッ
プ回路２４のデータ信号入力側りには常に論理”１”の
信号が供給されており、出力側ζはアンド回路２７の別
の入力側に接続されている。また第二フリップフロップ
回路２４の出力側Ｑは制御回路２９に接続されている。
路２３の応答時間と同じものである。第一計数回路２２
は、上記可変遅延回路２０で遅延されたパルスを設定さ
れた数Ａだけ計数すると、クロック信号を出力する。こ
のクロック信号は第二フリップフロップ回路２４のクロ
ック信号入力側ＣＫに供給される。第二フリップフロッ
プ回路２４のデータ信号入力側りには常に論理”１”の
信号が供給されており、出力側ζはアンド回路２７の別
の入力側に接続されている。また第二フリップフロップ
回路２４の出力側Ｑは制御回路２９に接続されている。
従って第一計数回路２２が設定された数Ａだけパルス信
号を計数すると、第二フリップフロップ回路２４から制
御回路２９に論理”１”の信号が供給される。第一フリ
ップフロップ回路２３の出力側Ｑは、アンド回路２３の
更に別の入力側と、第三フリップフロップ回路２５のク
ロック信号入力側ＣＫに接続されている。第三フリップ
フロップ回路２５のデータ信号入力側りには常に論理”
１”の信号が供給され、出力側Ｑは制御回路２９に接続
されている。アンド回路２７の出力側は第二計数回路２
８の入力側に接続され、その計数値は制御回路２９に供
給される。制御回路２９は、第二フリップフロップ回路
２４の出力側Ｑから論理”１”の信号が供給される毎に
第二計数回路２８の計数値を読み取ると共に、第四フリ
ップフロップ回路２６のデータ信号入力側りに論理パ１
”のＲＥＳＥＴ信号を所定時間供給する。
号を計数すると、第二フリップフロップ回路２４から制
御回路２９に論理”１”の信号が供給される。第一フリ
ップフロップ回路２３の出力側Ｑは、アンド回路２３の
更に別の入力側と、第三フリップフロップ回路２５のク
ロック信号入力側ＣＫに接続されている。第三フリップ
フロップ回路２５のデータ信号入力側りには常に論理”
１”の信号が供給され、出力側Ｑは制御回路２９に接続
されている。アンド回路２７の出力側は第二計数回路２
８の入力側に接続され、その計数値は制御回路２９に供
給される。制御回路２９は、第二フリップフロップ回路
２４の出力側Ｑから論理”１”の信号が供給される毎に
第二計数回路２８の計数値を読み取ると共に、第四フリ
ップフロップ回路２６のデータ信号入力側りに論理パ１
”のＲＥＳＥＴ信号を所定時間供給する。
第四フリップフロップ回路２６のクロック信号入力側Ｃ
Ｋは可変遅延回路２０の出力側に接続されており、出力
側Ｑは第一フリップフロップ回路２３乃至第三フリップ
フロップ回路２５、及び第一計数回路２２、第二計数回
路２８のリセット信号入力側に接続されている。従って
データ信号入力側りにＲＥＳＥＴ信号が供給されるいる
時、可変遅延回路で遅延されたパルス信号が供給される
と、上記の各回路はリセットされる。
Ｋは可変遅延回路２０の出力側に接続されており、出力
側Ｑは第一フリップフロップ回路２３乃至第三フリップ
フロップ回路２５、及び第一計数回路２２、第二計数回
路２８のリセット信号入力側に接続されている。従って
データ信号入力側りにＲＥＳＥＴ信号が供給されるいる
時、可変遅延回路で遅延されたパルス信号が供給される
と、上記の各回路はリセットされる。
次にこの回路の使用方法について説明する。初めに多点
切換スイッチ１９を標準遅延回路１８１に接続する。標
準遅延回路１８．の遅延時間と可変遅延回路２０の遅延
時間が一致している時、２つの遅延回路を通過してきた
パルス信号の位相は等しくなる。従って可変遅延回路２
０を通過してきたパルス信号の立ち上がりで標準遅延回
路１８＋を通過してきたパルス信号を第一フリップフロ
ップ回路２３にラッチした場合、この第一フリップフロ
ップ回路２３の出力側Ｑから論理”１”の信号が出力さ
れる確率は１／２である。ここで第三フリップフロップ
回路２５は、可変遅延回路２０の遅延時間を大まかに調
整するために使用する。
切換スイッチ１９を標準遅延回路１８１に接続する。標
準遅延回路１８．の遅延時間と可変遅延回路２０の遅延
時間が一致している時、２つの遅延回路を通過してきた
パルス信号の位相は等しくなる。従って可変遅延回路２
０を通過してきたパルス信号の立ち上がりで標準遅延回
路１８＋を通過してきたパルス信号を第一フリップフロ
ップ回路２３にラッチした場合、この第一フリップフロ
ップ回路２３の出力側Ｑから論理”１”の信号が出力さ
れる確率は１／２である。ここで第三フリップフロップ
回路２５は、可変遅延回路２０の遅延時間を大まかに調
整するために使用する。
即ち、標準遅延回路１８１と可変遅延回路の遅延時間が
ずれていて、可変遅延回路２０から出力されるパルス信
号が立ち上がった時に標準遅延回路１８、から出力され
る信号が常に論理”０”である場合、第三フリップフロ
ップ回路２５のクロック信号入力側ＣＫには常に論理”
０′°の信号が供給される。従ってこの第三フリップフ
ロップ回路２５の出力側Ｑから論理“０”の信号が制御
回路２９に供給されるので、遅延時間が大きくずれてい
ることがわかる。逆に遅延時間のずれがそれ程大きくな
い場合、第一フリップフロップ回路２３の出力側から論
理′°０”の信号と論理”１”の信号がランダムに出力
される。第三フリップフロップ回路２５はリセット信号
入力側Ｒに信号が供給されてリセットされてから、初め
てクロック信号入力側ＣＫに論理”１”の信号が供給さ
れた時、出力側Ｑから制御回路２９に論理＋１１１１の
信号を供給する。第三フリップフロップ回路２５から制
御回路２９に論理”１″の信号が供給されるようになっ
たら、第一計数回路２２でＡ個のパルス信号が計数され
る毎に、第二計数回路２８でＡ／２個のパルス信号が計
数されるように、可変遅延回路２０の遅延時間を微調整
する。第二計数回路２日でＡ／２個のパルス信号が計数
されるようになった時、可変遅延回路２０と標準遅延回
路１８．の遅延時間は一致している。この時、可変遅延
回路２０に制御信号として印加している電圧を記録して
おく。次に多点切換スイッチを標準遅延回路１８□に接
続する。そして第一計数回路２２でＡ個のパルス信号が
計数される毎に、第二計数回路２８でパルス信号がＡ／
２個計数計数るように、可変遅延回路２０の遅延時間を
調整する。条件を満たした時に、可変遅延回路２０に制
御信号として印加している電圧を記録しておく、同様に
して他の標準遅延回路１８３．１８４、−〜−−−〜・
１８．を選択し、条件を満たした時に可変遅延回路２０
に印加している電圧を記録しておく。全ての標準遅延回
路１Ｂ、、１Ｂ□、−・−・−１８，に対して上記の測
定を終えた時、可変遅延回路２０の印加電圧■と遅延時
間τとの関係式τ＝ｆ （Ｖ）を例えば線型補間により
求める。
ずれていて、可変遅延回路２０から出力されるパルス信
号が立ち上がった時に標準遅延回路１８、から出力され
る信号が常に論理”０”である場合、第三フリップフロ
ップ回路２５のクロック信号入力側ＣＫには常に論理”
０′°の信号が供給される。従ってこの第三フリップフ
ロップ回路２５の出力側Ｑから論理“０”の信号が制御
回路２９に供給されるので、遅延時間が大きくずれてい
ることがわかる。逆に遅延時間のずれがそれ程大きくな
い場合、第一フリップフロップ回路２３の出力側から論
理′°０”の信号と論理”１”の信号がランダムに出力
される。第三フリップフロップ回路２５はリセット信号
入力側Ｒに信号が供給されてリセットされてから、初め
てクロック信号入力側ＣＫに論理”１”の信号が供給さ
れた時、出力側Ｑから制御回路２９に論理＋１１１１の
信号を供給する。第三フリップフロップ回路２５から制
御回路２９に論理”１″の信号が供給されるようになっ
たら、第一計数回路２２でＡ個のパルス信号が計数され
る毎に、第二計数回路２８でＡ／２個のパルス信号が計
数されるように、可変遅延回路２０の遅延時間を微調整
する。第二計数回路２日でＡ／２個のパルス信号が計数
されるようになった時、可変遅延回路２０と標準遅延回
路１８．の遅延時間は一致している。この時、可変遅延
回路２０に制御信号として印加している電圧を記録して
おく。次に多点切換スイッチを標準遅延回路１８□に接
続する。そして第一計数回路２２でＡ個のパルス信号が
計数される毎に、第二計数回路２８でパルス信号がＡ／
２個計数計数るように、可変遅延回路２０の遅延時間を
調整する。条件を満たした時に、可変遅延回路２０に制
御信号として印加している電圧を記録しておく、同様に
して他の標準遅延回路１８３．１８４、−〜−−−〜・
１８．を選択し、条件を満たした時に可変遅延回路２０
に印加している電圧を記録しておく。全ての標準遅延回
路１Ｂ、、１Ｂ□、−・−・−１８，に対して上記の測
定を終えた時、可変遅延回路２０の印加電圧■と遅延時
間τとの関係式τ＝ｆ （Ｖ）を例えば線型補間により
求める。
次に多点切換スイッチ１９により、パルス信号発生器１
１の出力側を選択する。そして第一計数回路２２でＡ個
のパルス信号を計数する毎に、第二計数回路２８でパル
ス信号をＡ／２個計数計数ように、可変遅延回路２０の
遅延時間を調整する。
１の出力側を選択する。そして第一計数回路２２でＡ個
のパルス信号を計数する毎に、第二計数回路２８でパル
ス信号をＡ／２個計数計数ように、可変遅延回路２０の
遅延時間を調整する。
条件を満たした時に、可変遅延回路２０に印加している
電圧ｖ０から遅延時間τ。＝ｆ（Ｖ。）を求める。更に
多点切換スイッチ１９により、被測定回路１２の出力側
を選択する。そして上記の条件を満たした時に、可変遅
延回路２０に印加している電圧■１から遅延時間τ＋＝
ｆ（Ｖ＋）を求める。２つの遅延時間の差τ１−τ。を
計算することにより、被測定回路１２での遅延時間を求
めることができる。
電圧ｖ０から遅延時間τ。＝ｆ（Ｖ。）を求める。更に
多点切換スイッチ１９により、被測定回路１２の出力側
を選択する。そして上記の条件を満たした時に、可変遅
延回路２０に印加している電圧■１から遅延時間τ＋＝
ｆ（Ｖ＋）を求める。２つの遅延時間の差τ１−τ。を
計算することにより、被測定回路１２での遅延時間を求
めることができる。
「発明の効果」
以上説明したようにこの発明による遅延時間測定回路は
、可変遅延回路と、周波数変化等に対して安定な複数の
標準遅延回路を用いている。そして多点切換スイッチに
より既に遅延時間のわかっている標準遅延回路を順次選
択していく。選択された標準遅延回路を通じて遅延され
たパルス信号を第一フリップフロップ回路のデータ信号
入力側に供給すると共に、可変遅延回路を通じて遅延さ
れたパルス信号を該第−フリップフロップ回路のクロツ
タ信号入力側に供給する。２つのパルス信号の位相が一
致している時は、第一フリップフロップ回路の出力側Ｑ
から論理”０°゛の信号が出力される確率と論理パ１”
の信号が出力される確率は共に１／２である。従って例
えば論理″１”の信号が１／２の確率で出力されるよう
に可変遅延回路の遅延時間を調整する。この条件を満た
した時に可変遅延回路に制御信号として印加している電
圧を記録しておく。全ての標準遅延回路について測定を
終えた時、上記可変遅延回路の印加電圧と遅延時間との
関係式τ＝ｒ（ｖ）を例えば線型補間により求める。次
に上記多点切換スイッチにより被測定回路の入力側を選
択して、第一フリップフロップ回路の出力側Ｑから１７
２の確率で論理１１１”の信号が出力されるように可変
遅延回路の遅延時間を調整して、そのときの遅延時間を
可変遅延回路に印加している電圧から求める。同様にし
て上記多点切換スイッチにより被測定回路の入力側を選
択して、上記の条件を満たす可変遅延回路の遅延時間を
求める。そして２つの遅延時間の差をとることにより被
測定回路の遅延時間を求めるようにしている。即ち予め
遅延時間のわかっている標準遅延回路を複数個用いて、
可変遅延回路の印加電圧と遅延時間との関係式を求め、
この関係式から被測定回路の遅延時間を求めるようにし
ているので、上記可変遅延回路として比較的簡単な構成
のものを用いても精度良く遅延時間を求めることができ
る。
、可変遅延回路と、周波数変化等に対して安定な複数の
標準遅延回路を用いている。そして多点切換スイッチに
より既に遅延時間のわかっている標準遅延回路を順次選
択していく。選択された標準遅延回路を通じて遅延され
たパルス信号を第一フリップフロップ回路のデータ信号
入力側に供給すると共に、可変遅延回路を通じて遅延さ
れたパルス信号を該第−フリップフロップ回路のクロツ
タ信号入力側に供給する。２つのパルス信号の位相が一
致している時は、第一フリップフロップ回路の出力側Ｑ
から論理”０°゛の信号が出力される確率と論理パ１”
の信号が出力される確率は共に１／２である。従って例
えば論理″１”の信号が１／２の確率で出力されるよう
に可変遅延回路の遅延時間を調整する。この条件を満た
した時に可変遅延回路に制御信号として印加している電
圧を記録しておく。全ての標準遅延回路について測定を
終えた時、上記可変遅延回路の印加電圧と遅延時間との
関係式τ＝ｒ（ｖ）を例えば線型補間により求める。次
に上記多点切換スイッチにより被測定回路の入力側を選
択して、第一フリップフロップ回路の出力側Ｑから１７
２の確率で論理１１１”の信号が出力されるように可変
遅延回路の遅延時間を調整して、そのときの遅延時間を
可変遅延回路に印加している電圧から求める。同様にし
て上記多点切換スイッチにより被測定回路の入力側を選
択して、上記の条件を満たす可変遅延回路の遅延時間を
求める。そして２つの遅延時間の差をとることにより被
測定回路の遅延時間を求めるようにしている。即ち予め
遅延時間のわかっている標準遅延回路を複数個用いて、
可変遅延回路の印加電圧と遅延時間との関係式を求め、
この関係式から被測定回路の遅延時間を求めるようにし
ているので、上記可変遅延回路として比較的簡単な構成
のものを用いても精度良く遅延時間を求めることができ
る。
第１図はこの発明の一実施例である遅延時間測定回路の
回路図、第２図及び第３図は従来の遅延時間測定回路の
回路図である。 特許出願人 株式会社アトパンテスト 代理人 弁理士 打検 保男
回路図、第２図及び第３図は従来の遅延時間測定回路の
回路図である。 特許出願人 株式会社アトパンテスト 代理人 弁理士 打検 保男
Claims (1)
- （１）Ａ、パルス信号発生器と、 Ｂ、入力側が該パルス信号発生器に接続され、予め遅延
時間がわかっており、周波数、温度、経時変化に対して
安定な複数の標準遅延回路と、 Ｃ、該複数の標準遅延回路の出力信号、上記パルス発生
器の出力信号、又は被測定回路の出力信号を選択する多
点切換スイッチと、 Ｄ、入力側が上記パルス信号発生器に接続された可変遅
延回路と、 Ｅ、データ信号入力端子が上記多点切換スイッチの出力
側に接続され、クロック信号入力端子が上記可変遅延回
路の出力側に接続された第一フリップフロップ回路と、 Ｆ、上記可変遅延回路から出力されるパルス信号を設定
された数だけ計数する第一計数回路と、 Ｇ、該第一計数回路がパルス信号を計数している間、論
理”１”の信号を出力する第二フリップフロップ回路と
、 Ｈ、第一フリップフロップ回路の出力信号と、可変遅延
回路の出力信号と、第二フリップフロップ回路の出力信
号との論理積をとるアンド回路と、 Ｉ、該アンド回路から出力されるパルス信号を計数する
第二計数回路と、 Ｊ、第一計数回路及び第二計数回路が計数を終了する毎
に、各フリップフロップ回路及び各計数回路をリセット
する手段と、 を具備して成ることを特徴とする遅延時間測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302147A JP2622845B2 (ja) | 1987-11-30 | 1987-11-30 | 遅延時間測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62302147A JP2622845B2 (ja) | 1987-11-30 | 1987-11-30 | 遅延時間測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01143978A true JPH01143978A (ja) | 1989-06-06 |
| JP2622845B2 JP2622845B2 (ja) | 1997-06-25 |
Family
ID=17905470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62302147A Expired - Lifetime JP2622845B2 (ja) | 1987-11-30 | 1987-11-30 | 遅延時間測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622845B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102520338A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 延迟时间测量电路、延迟时间测量方法 |
| CN103163449A (zh) * | 2013-04-01 | 2013-06-19 | 河海大学常州校区 | 信号电路时延检测系统 |
| CN111342821A (zh) * | 2020-03-03 | 2020-06-26 | 合肥工业大学 | 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法 |
| CN112557883A (zh) * | 2021-02-26 | 2021-03-26 | 坤元微电子(南京)有限公司 | 一种脉冲信号参数测试系统 |
-
1987
- 1987-11-30 JP JP62302147A patent/JP2622845B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102520338A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 延迟时间测量电路、延迟时间测量方法 |
| CN103163449A (zh) * | 2013-04-01 | 2013-06-19 | 河海大学常州校区 | 信号电路时延检测系统 |
| CN111342821A (zh) * | 2020-03-03 | 2020-06-26 | 合肥工业大学 | 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法 |
| CN111342821B (zh) * | 2020-03-03 | 2023-05-23 | 合肥工业大学 | 基于fpga的单粒子瞬态脉冲产生和测量系统及其方法 |
| CN112557883A (zh) * | 2021-02-26 | 2021-03-26 | 坤元微电子(南京)有限公司 | 一种脉冲信号参数测试系统 |
| CN112557883B (zh) * | 2021-02-26 | 2021-05-25 | 坤元微电子(南京)有限公司 | 一种脉冲信号参数测试系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2622845B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104460304B (zh) | 一种具有自动校正功能的高分辨率时间间隔测量装置 | |
| CN106443184B (zh) | 一种相位检测装置及相位检测方法 | |
| JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
| JPH01143978A (ja) | 遅延時間測定回路 | |
| CN103675383B (zh) | 一种量测波形的电路 | |
| CN112558519A (zh) | 一种基于fpga和高精度延时芯片的数字信号延时方法 | |
| JPH0342810B2 (ja) | ||
| JPH07280857A (ja) | パルス幅測定回路 | |
| US3731194A (en) | Automatic time interval ranging circuit for delay interval measurements including uncertainty elimination | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JPS6317364B2 (ja) | ||
| TW202024649A (zh) | 信號週期測量電路與方法 | |
| US3835383A (en) | Data pulse width measurement circuit | |
| JPH04346077A (ja) | ジッタ検出回路 | |
| JP2571082B2 (ja) | 伝送線路長測定装置 | |
| US3728629A (en) | Automatic time interval ranging circuit for delay interval measurements | |
| SU945820A1 (ru) | Устройство дл измерени числа периодов | |
| JPH0238991A (ja) | 遅延時間測定装置 | |
| JPH03102266A (ja) | パルス幅測定器 | |
| SU1315935A1 (ru) | Система автоматического управлени | |
| JPH03109096U (ja) | ||
| SU599268A1 (ru) | Измеритель пиковых значений импульсов случайных последовательностей | |
| JPH04225177A (ja) | 半導体装置のスルーレート測定装置 | |
| JPS5947262B2 (ja) | 位相差測定装置 | |
| JPH04244971A (ja) | パルス間隔測定回路 |