CN104460304B

CN104460304B - 一种具有自动校正功能的高分辨率时间间隔测量装置

Info

Publication number: CN104460304B
Application number: CN201410763285.4A
Authority: CN
Inventors: 邱渡裕; 叶芃; 谭峰; 郭连平; 程孟; 曾浩; 杨扩军; 黄武煌
Original assignee: University of Electronic Science and Technology of China
Current assignee: Jihe Technology Dongguan Co ltd
Priority date: 2014-12-11
Filing date: 2014-12-11
Publication date: 2017-01-25
Anticipated expiration: 2034-12-11
Also published as: CN104460304A

Abstract

本发明具有自动校正功能的高分辨率时间间隔测量装置，在现有技术的基础上，增加了自动校正电路。通过自动校正电路产生校正开始信号脉冲和校正停止信号脉冲以及系统时钟，并输入到输入调理电路中，产生脉冲宽度值为T₁(正相时钟)以及T₂(反相时钟)时间间隔信号Δt_start、Δt_stop，在时间‑幅度转换器TAC1、TAC2中分别测量得到时间间隔N_{start_1}、N_{stop_1}(正相时钟)以及N_{start_2}、N_{stop_2}(反相时钟)，由于产生脉冲宽度值T₁、T₂为已知的，这样根据这些值进行计算，可以抵消增益系数和延迟偏差的影响，从而对待测时间间隔值进行了修正，进一步提高时间间隔的测量精度。

Description

一种具有自动校正功能的高分辨率时间间隔测量装置

技术领域

本发明属于时间间隔测量技术领域，更为具体地讲，涉及一种具有自动校正功能的高分辨率时间间隔测量装置。

背景技术

高分辨率时间间隔测量技术广泛应用于电子仪器、激光测距、物理实验等各个科研生产领域，是这些领域的基础技术。目前广泛应用的时间间隔测量的方法主要有直接计数法、模拟内插法、数字游标法、延迟线法以及时间幅度转换法。

直接计数法将被测信号转换为闸门信号，控制高速电路对高速时钟进行计数，从而获得被测信号时间间隔。这种方法的原理比较简单，但要实现皮秒量级的准确度，其计数频率要达到100GHz，信号达到微波段。这样的信号不仅难以产生，准确性也难以保证，而且由于分布参数效应，在普通电路中不易实现。因此，目前该方法只能达到纳秒级的精度。

模拟内插法是将窄脉冲信号(被测脉冲信号宽度)控制恒流源充放电电路(快充慢放，或者快放慢充)，产出相对较宽的脉冲信号(次脉冲宽度与输入窄脉冲宽度成线性比例关系)，然后对次宽脉冲进行计数，间接测量窄脉冲的时间间隔。此方法应用较广，但由于电流源电路线性不好等原因，通常得到的时间分辨率约几十ps量级。

游标法的原理比较复杂，它采用的可移位相锁相环(Phase shiftable PLL)实现的技术难度较大，其器件为专用器件(比如HP的5370B高精度时间间隔计数器内的Phaseshiftable PLL就是采用了HP自己的专用器件，其测量精度可达20ps，由于市场及价格原因目前已停产)，如果采用普通的器件来实现Phase shiftable PLL是较为困难的，因为Phaseshiftable PLL在相位上必须与被测信号保持固定的关系，而在频率上又要与参考频率相关，实际上在原理上是一个锁频环，其精度的控制在技术上是非常困难的，所以现在利用这种方法来实现高精度时间间隔测量的产品不多，主要原因就是实现难度大。

延迟线法是利用集成电路内部时延来测量时间间隔的，被测脉冲经过多个串联的“脉冲缩减缓冲器”电路，由于它们的上升时间和下降时间的不一致，使得每经过一个脉冲缩减缓冲器，脉冲就缩减一个时间单位(如20ps)。当检测器检测出输入在第几个脉冲缩减缓冲器突然消失时，就可以知道被测脉冲的宽度，从而测量出时间间隔。由于电路芯片受温度及电压等影响，使得电路的上升时间和下降时间发生变化，所以这种测量方法必须有校验手段。

时间-幅度转换(Time-to-Amplitude Converter，简称TAC)方法是将电脉冲信号的宽度转换为直流电平幅度的方法来进行测量，从而间接实现高分辨率的时间间隔测量。

现有基于TAC的高分辨率时间间隔装置的结构原理如图1所示。其中，输入调理电路根据开始信号脉冲(START)和停止信号脉冲(STOP)，利用低抖动数字逻辑器件，将待测时间间隔分解为能被计数器直接计数无量化误差的整数部分闸门信号和“时间零头”，分别是开始信号脉冲与系统时钟产生的时间间隔Δt_start，以及停止信号脉冲与系统时钟产生的时间间隔Δt_stop，即小数部分Δt_start、Δt_stop，再分别送入时间-幅度转换器TAC1、TAC2进行高分辨率的测量，最后在FPGA(现场可编程逻辑器件)中将测量数据汇总处理，再经数据接口送给后续处理单元进行。该技术目前大致可以实现几十皮秒量级的分辨率，但是，若要进一步提高精度，则存在着温漂大，影响测量精度的问题。

目前应用的TAC转换器都是采用一个恒流源给一个电容进行充电，电容两端电压在窄脉冲内线性上升，通过测量电容两端电压变化量即可计算出窄脉冲的宽度。图2是现有技术中TAC转换器的原理图。

图2中，Q1和Q2为两个差分的高速开关管，发射极连接在一起，并通过一个恒流源接地。运算放大器用于在Δt内为电容C通过恒流源I进行充电，一次充电完成后，产生与Δt成线性比例关系的电压信号，经过偏置调节电路，送至高分辨率ADC中进行量化，量化完成后，闭合开关S，等待下一次测量。

要实现几个皮秒量级的高分辨率时间间隔测量，可以采用具有很低的噪声和低温漂特性TAC转换器，但是其温漂仍然是存在的，不能完全消除，表现在TAC转换器随着温度不同，转换结果存在增益上的偏差。另外系统数字逻辑器件的延迟也随温度变换，带来时间偏移偏差，所以整个测量装置还是存在着“慢漂”。根据分析，待测时间间隔与ADC量化结果的关系为：

T＝K·N+T_OFFSET (1)

其中，T为待测时间间隔的真值，K为TAC转换器的增益系数(将脉宽宽度按比例转换为电压)，主要受精密恒流源电路的影响，N为ADC的量化字，T_OFFSET为TAC转换器存在的延迟偏移(时间偏移，也受温度影响，有微小的偏差)。

发明内容

本发明的目的在于克服现有的高分辨率时间间隔测量装置不足，提供一种具有自动校正功能的高分辨率时间间隔测量装置，对TAC转换器的增益系数、延迟偏差进行校正，以提高时间间隔的测量精度。

为实现以上目的，本发明具有自动校正功能的高分辨率时间间隔测量装置，包括输入调理电路、时间-幅度转换器TAC1、TAC2以及FPGA；

输入调理电路根据开始信号脉冲(Start_Hit)和停止信号脉冲(Stop_Hit)，将待测时间间隔分解为能被计数器直接计数无量化误差的整数部分闸门信号、开始信号脉冲与系统时钟产生的时间间隔信号Δt_start以及停止信号脉冲与系统时钟产生的时间间隔信号Δt_stop；其中，整数部分闸门信号送入FPGA(现场可编程逻辑器件)中的计数器中进行计数，得到整数部分的时间间隔；时间间隔信号Δt_start、Δt_stop分别送入时间-幅度转换器TAC1、TAC2进行高分辨率的测量，得到两个小数部分的时间间隔，最后在FPGA中将整数部分的时间间隔与两个小数部分的时间间隔汇总处理，再经数据接口送给后续处理单元。

其特征在于，还包括：一自动校正电路；

所述的自动校正电路包括：

同相时钟缓冲器和反相时钟缓冲器，其输入均为高稳时钟源输出的时钟，输出分别为相位相反的两路时钟即同相时钟和反向时钟；

同相多路扇出器和反相多路扇出器，同相多路扇出器的输入为同相时钟缓冲器输出的同相时钟，输出为两路同相时钟，反相多路扇出器输入反相时钟缓冲器输出的反向时钟，输出为两路反相时钟；

校正时钟2选1多路选择器和系统时钟2选1多路选择器，其中，校正时钟2选1多路选择器输入为同相多路扇出器输出的一路同相时钟和反相多路扇出器输出的一路反相时钟，根据自校正时钟选择信号，选择同相时钟或反相时钟作为自校正时钟；系统时钟2选1多路选择器输入为同相多路扇出器输出的另一路同相时钟和反相多路扇出器输出的另一路反相时钟，根据系统时钟选择信号，选择同相时钟或反相时钟作为系统时钟输入到输入调理电路；

两个D触发器，其时钟端输入均为自校正时钟，D输入端均接校正使能信号，Q输出端分别输出校正开始信号脉冲和校正停止信号脉冲；

两个校正2选1多路选择器，其中一个输入为待测时间间隔的开始信号脉冲(Start)和校正开始信号脉冲，输出为输入调理电路的开始信号脉冲(Start_Hit)，另一个输入为待测时间间隔的停止信号脉冲(Stop)和校正停止信号脉冲，输出为输入调理电路的停止信号脉冲(Stop_Hit)；

正常测试时，两个校正2选1多路选择器根据校正控制信号(Cali_SEL)分别选择待测时间间隔的开始信号脉冲(Start)和停止信号脉冲(Stop)输入到输入调理单元，在时间-幅度转换器TAC1、TAC2中分别测量得到时间间隔值N_{start_x}、N_{stop_x}；

校正时，首先对两个D触发器进行复位，使其均输出为低电平0，校正使能信号为高电平1，然后，系统时钟2选1多路选择器根据系统时钟选择信号(CLK_SEL1)选择同相时钟或反相时钟作为系统时钟；在校正时钟2选1多路选择器根据校正时钟选择信号(CLK_SEL0)选择同相时钟时，两个校正2选1多路选择器根据校正控制信号(Cali_SEL)分别选择校正开始信号脉冲和校正停止信号脉冲输入到输入调理单元，在时间-幅度转换器TAC1、TAC2中分别测量得到时间间隔N_{start_1}、N_{stop_1}，在校正时钟2选1多路选择器根据校正时钟选择信号(CLK_SEL0)选择反相时钟时，两个校正2选1多路选择器根据校正控制信号(Cali_SEL)分别选择校正开始信号脉冲和校正停止信号脉冲输入到输入调理单元，分别测量得到时间间隔N_{start_2}、N_{stop_2}；

最后，在FPGA中，对待测时间间隔进行校正，得到校正后的待测时间间隔：

T_{s t a r t_x} = \frac{(T_{2} - T_{1}) N_{s t a r t_x} + N_{s t a r t_2} T_{1} - N_{s t a r t_1} T_{2}}{N_{s t a r t_2} - N_{s t a r t_1}},

T_{s t o p_x} = \frac{(T_{2} - T_{1}) N_{s t o p_x} + N_{s t o p_2} T_{1} - N_{s t o p_1} T_{2}}{N_{s t o p_2} - N_{s t o p_1}}

其中，T₁为选择同相时钟作为自校正时钟时，时间间隔信号Δt_start、Δt_stop脉冲宽度值，T₂为选择反相时钟作为自校正时钟时，时间间隔信号Δt_start、Δt_stop脉冲宽度值。

本发明的目的是这样实现的。

本发明具有自动校正功能的高分辨率时间间隔测量装置，在现有技术的基础上，增加了自动校正电路。通过自动校正电路产生校正开始信号脉冲和校正停止信号脉冲以及系统时钟，并输入到输入调理电路中，产生脉冲宽度值为T₁(正相时钟)以及T₂(反相时钟)时间间隔信号Δt_start、Δt_stop，在时间-幅度转换器TAC1、TAC2中分别测量得到时间间隔N_{start_1}、N_{stop_1}(正相时钟)以及N_{start_2}、N_{stop_2}(反相时钟)，由于产生脉冲宽度值T₁、T₂为已知的，这样根据这些值进行计算，可以抵消增益系数和延迟偏差的影响，从而对待测时间间隔值进行了修正，进一步提高时间间隔的测量精度。

附图说明

图1是基于TAC的高分辨率时间间隔装置的结构原理图；

图2是现有技术中TAC转换器的原理图；

图3是本发明具有温度补偿功能的高分辨率时间间隔测量装置中时间-幅度转换器一种具体实施方式原理图；

图4是校正时正相、反相时间间隔信号Δt_start、Δt_stop产生示意图；

图5是校正前测得的时间间隔数据图；

图6是校正后的待测时间间隔数据图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

本发明具有温度补偿功能的高分辨率时间间隔测量装置中的输入调理电路、时间-幅度转换器TAC1、TAC2以及FPGA都是现有技术，在此不再赘述。

图3是本发明具有自动校正功能的高分辨率时间间隔测量装置中自动校正电路一种具体实施方式原理图。

在本实施例中，如图3所示，本发明中的自动校正电路包括：

同相时钟缓冲器CLK_BUF1和反相时钟缓冲器CLK_BUF2，其输入均为高稳时钟源输出的时钟SOURS_CLK，输出分别为相位相反的两路时钟即同相时钟和反向时钟。

同相多路扇出器FO1和反相多路扇出器FO2，同相多路扇出器FO1的输入为同相时钟缓冲器CLK_BUF1输出的同相时钟，输出为两路同相时钟SPH_CLK，反相多路扇出器FO2输入反相时钟缓冲器输出的反向时钟，输出为两路反相时钟INV_CLK。

校正时钟2选1多路选择器S1和系统时钟2选1多路选择器S2，其中，校正时钟2选1多路选择器S1输入为同相多路扇出器FO1输出的一路同相时钟和反相多路扇出器FO2输出的一路反相时钟，根据自校正时钟选择信号CLK_SEL0，选择同相时钟SPH_CLK或反相时钟INV_CLK作为自校正时钟Cali_CLK。系统时钟2选1多路选择器S2输入为同相多路扇出器FO1输出的另一路同相时钟SPH_CLK和反相多路扇出器FO2输出的另一路反相时钟INV_CLK，根据系统时钟选择信号CLK_SEL1，选择同相时钟SPH_CLK或反相时钟作为系统时钟输入INV_CLK到输入调理电路。

两个D触发器DFF1、2，其时钟端CLK输入均为自校正时钟Cali_CLK，D输入端均接校正使能信号Cali_EN，其为高电平1时，使能D触发器DFF1、2，Q输出端分别输出校正开始信号脉冲Cali_Start和校正停止信号脉冲Cali_Stop；

两个校正2选1多路选择器S3、S4，其中一个即S3输入为待测时间间隔的开始信号脉冲Start和校正开始信号脉冲Cali_Start，输出为输入调理电路的开始信号脉冲Start_Hit，另一个即S4输入为待测时间间隔的停止信号脉冲Stop和校正停止信号脉冲Cali_Stop，输出为输入调理电路的停止信号脉冲Stop_Hit。

正常测试时，两个校正2选1多路选择器S3、S4根据校正控制信号Cali_SEL分别选择待测时间间隔的开始信号脉冲Start和停止信号脉冲Stop输入到输入调理电路，在时间-幅度转换器TAC1、TAC2中分别测量得到时间间隔值N_{start_x}、N_{stop_x}；

校正时，首先通过复位端RST，对两个D触发器DFF1、2进行复位，使其均输出为低电平0，校正使能信号Cali_EN为高电平1，然后，系统时钟2选1多路选择器S2根据系统时钟选择信号CLK_SEL1选择同相时钟或反相时钟作为系统时钟SYS_CLK。在本实施例中，选择同相时钟。在校正时钟2选1多路选择器S1根据校正时钟选择信号CLK_SEL0选择同相时钟SPH_CLK时，两个校正2选1多路选择器S3、S4根据校正控制信号Cali_SEL分别选择校正开始信号脉冲Cali_Start和校正停止信号脉冲Cali_Stop输入到输入调理单元，在各自的时间-幅度转换器TAC1、TAC2(如图2所示)中分别测量得到时间间隔N_{start_1}、N_{stop_1}，在校正时钟2选1多路选择器S1根据校正时钟选择信号CLK_SEL0选择反相时钟INV_CLK时，两个校正2选1多路选择器S3、S4根据校正控制信号Cali_SEL分别选择校正开始信号脉冲Cali_Start和校正停止信号脉冲Cali_Stop输入到输入调理单元，分别测量得到时间间隔N_{start_2}、N_{stop_2}。

最后，在FPGA中，对待测时间间隔N_{start_x}、N_{stop_x}进行校正，得到校正后的待测时间间隔T_{start_x}、T_{stop_x}：

T_{s t a r t_x} = \frac{(T_{2} - T_{1}) N_{s t a r t_x} + N_{s t a r t_2} T_{1} - N_{s t a r t_1} T_{2}}{N_{s t a r t_1} - N_{s t a r t_2}} - - - (1)

T_{s t o p_x} = \frac{(T_{1} - T_{2}) N_{s t o p_x} + N_{s t o p_1} T_{2} - N_{s t o p_2} T_{1}}{N_{s t o p_1} - N_{s t o p_2}}

其中，T₁为选择同相时钟SPH_CLK作为自校正时钟时，时间间隔信号Δt_start、Δt_stop脉冲宽度值，T₂为选择反相时钟INV_CLK作为自校正时钟时，时间间隔信号Δt_start、Δt_stop脉冲宽度值。

本发明采用自动校正电路来减小“慢漂”与波动。基本原理是根据外界测量环境变化，在时间间隔测量装置运行过程中，自动测量由自身高稳时钟源产生的已知脉冲宽度(时间)信号，来消除时间幅度转换器中增益系数K与系统高速逻辑器件延迟偏移T_OFFSET的影响。这样需要通过测量两个已知宽度的脉冲，求解二元一次方程组，即可消除K与T_OFFSET的影响。设待测时间间隔为T_x(包括T_{start_x}、T_{stop_x})，则：

T_x＝K·N_x+T_OFFSET (2)

两个已知脉冲宽度的信号T₁和T₂，对应的ADC量化字分别为N₁和N₂。则有以下方程组：

{\begin{matrix} T_{1} = K \cdot N_{1} + T_{O F F S E T} \\ T_{2} = K \cdot N_{2} + T_{O F F S E T} \end{matrix} - - - (3)

联立以上方程组可以得到待测时间间隔的表达式：

T_{x} = \frac{(T_{1} - T_{2}) N_{x} + N_{1} T_{2} - N_{2} T_{1}}{N_{1} - N_{2}} - - - (4)

可见，上述表达式中T₁、T₂为已知标准时间，N₁、N₂、N_x为ADC量化而得到的数值，增益系数K与延迟偏差T_OFFSET已经被抵消，即测量得到的结果与K和T_OFFSET无关，从而消除了校正增益与延迟偏移对测量偏差的影响，实现更高精度的测量。

对公式(4)进行分解，即得到本发明的校正公式，即公式(1)。

图4是校正时正相、反相时间间隔信号Δt_start、Δt_stop产生示意图。

在本实施例中，如图4所示，选择同相时钟SPH_CLK作为系统时钟输入SYS_CLK。在选择同相时钟SPH_CLK作为自校正时钟Cali_CLK，得到校正开始信号脉冲Cali_Start和校正停止信号脉冲Cali_Stop(两个信号脉冲是一样的，用Cali_T1表示)，此时，得到，时间间隔信号Δt_{start_1}、Δt_{stop_1}脉冲宽度值为T₁；在选择反相时钟INV_CLK作为自校正时钟Cali_CLK，得到校正开始信号脉冲Cali_Start和校正停止信号脉冲Cali_Stop(两个信号脉冲是一样的，用Cali_T2表示)此时，得到，时间间隔信号Δt_{start_2}、Δt_{stop_2}脉冲宽度值为T₂。

在本实施例中，如图4所示，在同相时钟SPH_CLK作为自校正时钟Cali_CLK时，脉冲宽度值为T₁为两个时钟；在反相时钟INV_CLK作为自校正时钟Cali_CLK，脉冲宽度值为T₂为1.5个周期。如果选择反相时钟INV_CLK作为系统时钟输入SYS_CLK，测量过程是一样的，只不过，脉冲宽度值T₁、T₂互换一下。

在本发明中，系统时钟为100MHz，则T₁＝20ns，T₂＝15ns，从而实现了标准校正信号的产生。

自动校正在软件控制下进行，每次测量的时间间隔约为几个毫秒(ms)，在如此短的时间内，温度几乎不变，即时间间隔测量装置中TAC电路的增益系数K和延迟偏差T_OFFSET几乎不变，这是本发明自动校正的前提。

校正的效果如图5、图6所示，其中，横坐标为测量的次数，与测量时间成正比；纵坐标是测量的时间间隔。显然，未校准前，测量得到的待测时间间隔为T_x明显存在较大的波动，标准差约为15.6PSrms(皮秒，有效值)，而增加自动校正后，测量得到的待测时间间隔为T_x标准差为1.6PSrms。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims

1.一种具有自动校正功能的高分辨率时间间隔测量装置，包括输入调理电路、时间-幅度转换器TAC1、TAC2以及FPGA；

输入调理电路根据开始信号脉冲(Start_Hit)和停止信号脉冲(Stop_Hit)，将待测时间间隔分解为能被计数器直接计数无量化误差的整数部分闸门信号、开始信号脉冲与系统时钟产生的时间间隔信号Δt_start以及停止信号脉冲与系统时钟产生的时间间隔信号Δt_stop；其中，整数部分闸门信号送入FPGA(现场可编程逻辑器件)中的计数器中进行计数，得到整数部分的时间间隔；时间间隔信号Δt_start、Δt_stop分别送入时间-幅度转换器TAC1、TAC2进行高分辨率的测量，得到两个小数部分的时间间隔，最后在FPGA中将整数部分的时间间隔与两个小数部分的时间间隔汇总处理，再经数据接口送给后续处理单元；

其特征在于，还包括：一自动校正电路；

所述的自动校正电路包括：

同相时钟缓冲器和反相时钟缓冲器，其输入均为高稳时钟源输出的时钟，输出分别为相位相反的两路时钟；

T_{s t a r t_x} = \frac{(T_{2} - T_{1}) N_{s t a r t_x} + N_{s t a r t_2} T_{1} - N_{s t a r t_1} T_{2}}{N_{s t a r t_2} - N_{s t a r t_1}},

T_{s t o p_x} = \frac{(T_{2} - T_{1}) N_{s t o p_x} + N_{s t o p_2} T_{1} - N_{s t o p_1} T_{2}}{N_{s t o p_2} - N_{s t o p_1}}