CN102043415B - 用于片上系统的衬底偏置控制电路 - Google Patents

用于片上系统的衬底偏置控制电路 Download PDF

Info

Publication number
CN102043415B
CN102043415B CN201010527867.4A CN201010527867A CN102043415B CN 102043415 B CN102043415 B CN 102043415B CN 201010527867 A CN201010527867 A CN 201010527867A CN 102043415 B CN102043415 B CN 102043415B
Authority
CN
China
Prior art keywords
bias voltage
counter
threshold
output
pvt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010527867.4A
Other languages
English (en)
Other versions
CN102043415A (zh
Inventor
汲世安
沈学聪
李芷岩
李云汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102043415A publication Critical patent/CN102043415A/zh
Application granted granted Critical
Publication of CN102043415B publication Critical patent/CN102043415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种衬底偏置控制电路包括响应PVT效应的工艺电压温度(PVT)效应传感器。PVT效应计量器与PVT效应传感器相连接。PVT效应计量器将PVT效应进行量化并且提供输出。PVT效应计量器包括至少一个计数器和周期信号发生器。周期信号发生器为计数器提供时间周期。偏置控制器与PVT效应计量器相连接，偏置控制器配置为接受PVT效应计量器的输出。偏置控制器配置为提供偏置电压。偏置控制器包括偏置电压比较器。

Description

用于片上系统的衬底偏置控制电路
相关申请的交叉参考
本申请要求于2009年10月22日提交的美国临时专利申请第61/254,055号的优先权，其全部内容通过引证结合在此。
技术领域
本公开总体上涉及集成电路，更具体地，涉及衬底偏置控制电路。
背景技术
传统的衬底偏置控制电路使用鉴相器电路对工艺电压温度(PVT)效应进行测量。然而，因为这种电路通常是数字电路和模拟电路的结合体，所以难以将这样的电路集成在片上系统(SOC)设计中。另外，随着集成电路尺寸的减小，这样的电路难以转换到其他技术节点。因此，大家期望得到新式的衬底偏置控制电路。
发明内容
为解决上述问题，本发明提供了一种衬底偏置控制电路，包括：工艺电压温度(PVT)效应传感器，用于响应PVT效应；PVT效应计量器，与PVT效应传感器相连接，用于量化PVT效应以提供输出，PVT效应计量器包括：至少一个计数器，以及周期信号发生器，用于为至少一个计数器提供时间周期；以及偏置控制器，配置为接收PVT效应计量器的输出并提供第一偏置电压，偏置控制器包括第一偏置电压比较器。
其中，偏置控制器配置为提供第二偏置电压。
其中，偏置控制器进一步包括第二偏置电压比较器。
其中，第二偏置电压比较器配置为将从PVT效应计量器接收到的输出与第一阈值进行比较，偏置控制器配置为当输出高于第一阈值时降低第二偏置电压，其中，第二偏置电压被提供至NMOS晶体管的衬底。
其中，第二偏置电压比较器配置为将从PVT效应计量器接收到的输出与第二阈值进行比较，第二阈值低于第一阈值，偏置控制器配置为当输出低于第二阈值时增加第二偏置电压。
其中，偏置控制器进一步包括至少一个偏置电压查找表，偏置电压查找表包括PVT效应计量器的输出的参考值以及与参考值对应的第一偏置电压的目标值。
此外，还提供了一种集成电路，包括：PMOS晶体管；NMOS晶体管；衬底偏置控制电路，用于为PMOS晶体管提供第一偏置电压，以及为NMOS晶体管提供第二偏置电压，衬底偏置控制电路包括：工艺电压温度(PVT)效应传感器，用于响应PVT效应；PVT效应计量器，与PVT效应传感器相连接，用于量化PVT效应以提供输出，PVT效应计量器包括：至少一个计数器，以及周期信号发生器，用于为至少一个计数器提供时间周期；以及偏置控制器，配置为接收PVT效应计量器的输出并提供第一偏置电压和第二偏置电压，偏置控制器包括第一偏置电压比较器和第二偏置电压比较器。
其中，PVT效应传感器包括第一环形振荡器，并且第一环形振荡器与至少一个计数器中的第一计数器相连接，第一计数器在时间周期内提供第一环形振荡器的第一计数值。
其中，PVT效应传感器进一步包括第二环形振荡器，与至少一个计数器的第二计数器相连接，第二计数器在时间周期内提供第二环形振荡器的第二计数值，PVT效应计量器进一步包括计数比较器，用于比较第一计数值和第二计数值，并且用于选择第一计数值或者第二计数值作为PVT效应计量器的输出。
其中，第一偏置电压比较器配置为将从PVT效应计量器接收到的输出与第一阈值进行比较，偏置控制器配置为当输出高于第一阈值时增加第一偏置电压。
其中，第一偏置电压比较器配置为将从PVT效应计量器接收到的输出与第二阈值进行比较，第二阈值低于第一阈值，偏置控制器配置为当输出低于第二阈值时降低第一偏置电压。
其中，第二偏置电压比较器配置为将从PVT效应计量器接收到的输出与第一阈值进行比较，偏置控制器配置为当输出高于第一阈值时降低第二偏置电压。
其中，第二偏置电压比较器配置为将从PVT效应计量器接收到的输出与第二阈值进行比较，第二阈值低于第一阈值，偏置控制器配置为当输出低于第二阈值时增加第二偏置电压。
其中，偏置控制器进一步包括至少一个偏置电压查找表，偏置电压查找表包括PVT效应计量器的输出的参考值以及与参考值对应的第一偏置电压的目标值。
此外，还提供了一种集成电路，包括：PMOS晶体管；NMOS晶体管；衬底偏置控制电路，用于为PMOS晶体管提供第一偏置电压，以及为NMOS晶体管提供第二偏置电压，衬底偏置控制电路包括：工艺电压温度(PVT)效应传感器，用于响应PVT效应，其中，PVT效应传感器包括第一环形振荡器；PVT效应计量器，与PVT效应传感器相连接，用于量化PVT效应以提供输出，PVT效应计量器包括：至少一个计数器，周期信号发生器，用于为至少一个计数器提供时间周期；以及比较器，其中，第一环形振荡器与至少一个计数器中的第一计数器相连接，第一计数器在时间周期内提供第一环形振荡器的第一计数值；以及偏置控制器，配置为接收PVT效应计量器的输出并提供第一偏置电压和第二偏置电压，偏置控制器包括第一偏置电压比较器和第二偏置电压比较器，其中，第一偏置电压比较器配置为将从PVT效应计量器接收到的输出与第一阈值和第二阈值进行比较以提供第一偏置电压，第二偏置电压比较器配置为将从PVT效应计量器接收到的输出与第一阈值和第二阈值进行比较以提供第二偏置电压。
其中，PVT效应传感器进一步包括第二环形振荡器，与至少一个计数器中的第二计数器相连接，第二计数器在时间周期内提供第二环形振荡器的第二计数值，PVT效应计量器进一步包括计数比较器，其中，计数比较器配置为比较第一计数值和第二计数值，并选择第一计数值或者第二计数值作为PVT效应计量器的输出。
附图说明
为了更完整地理解本公开以及所披露的实施例的优点，现结合附图对下面的内容进行描述，其中：
图1示出了示例性的衬底偏置控制电路的示意图；
图2示出了衬底偏置控制电路的示例性实施例；
图3示出了衬底偏置控制电路的另一示例性实施例；
图4示出了与图3中的衬底偏置控制电路的示例性实施例相关的示例性的偏压查找表；
图5A示出了在SOC芯片上的衬底偏置控制电路的示例性实施例的示意图；
图5B示出了在SOC芯片上的衬底偏置控制电路的另一示例性实施例的示意图。
具体实施方式
下面，详细讨论本发明优选实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制本公开的范围。
将本公开中描述的示例性电路配置成用于提供适宜的衬底偏压(基于PVT变化)，以调节芯片性能和功耗。该电路可以很容易地集成在SOC设计中。如果金属氧化物半导体场效应晶体管(MOSFET)器件的衬底反向偏置，就可以节约该器件的功耗。如果MOSFET器件的衬底正向偏置，该器件的速度就能得到提升。
图1示出了一种示例性的衬底偏置控制电路的示意图。该衬底偏置控制电路100包括PVT效应传感器(transducer)102、PVT效应计量器104、以及偏置控制器106。PVT效应传感器102对于PVT环境变化进行响应并且示出能够测量的对应的物理特性变化，例如，环形振荡器的频率改变。PVT效应传感器102与PVT效应计量器104相连接。
PVT效应计量器104将由PVT效应传感器102检测出的物理特性变化进行量化。例如，在特定时间内记录下来自环形振荡器的脉冲数量，从而显示出由于PVT改变而带来的频率变化。该PVT效应计量器104与偏置控制器106相连接。
偏置控制器106接收来自PVT效应计量器104的量化输出，并且分别控制P型沟道MOSFET(PMOS)晶体管108和N型沟道MOSFET(NMOS)晶体管110的偏置电压VPP和VBB。该偏置控制器106可以具有可编程的或者可配置的阈值或者查找表的输入，用于进行确定。
图2示出了衬底偏置控制电路的示例性实施例。在图2中，PVT效应传感器102包括环形振荡器202。环形振荡器202产生特定频率的脉冲，并且包括奇数个反相器。每个反相器都将穿过反相器环的信号进行延迟。电源电压的变化改变了通过每个反相器的延迟，因而改变了振荡器频率。例如，较高的电压一般会减小延迟并且增加振荡器频率。环形振荡器202的频率反映了PVT环境变化。
在一些实施例中，PVT效应计量器104包括至少一个计数器(例如，计数器204)，以及周期信号发生器(period generator)206。周期信号发生器206为计数器204提供时间周期。计数器204与环形振荡器202相连接。在周期信号发生器206产生的时间周期期间内，计数器204提供每个环形振荡器202的计数器值。
PVT效应计量器104可以进一步包括计数比较器208，该计数比较器208将来自每个计数器204的计数器值进行比较并选择一个计数器值作为PVT效应计量器104的输出。一个计数器值的选择可以基于任何所期望的标准(例如，中间(普通)值、最高(最快)值、最低(最慢)值等等)。
在一些实施例中，计数比较器208是可选择的。例如，如果只使用一个环形振荡器202和一个计数器204，那么可以省去计数比较器208，并且将计数器值作为PVT效应计量器104的输出发送到偏置控制器106。
该偏置控制器106包括偏置电压比较器210和211。该偏置控制器106可以使用PVT效应计量器104的输出来确定偏置电压VPP和VBB。当计数值高于高阈值时，MOSFET器件的衬底的反向偏置可以用来节省功耗。当计数值低于低阈值时，正向偏置可以用来增强性能。器件特性化数据可以用来确定高/低阈值。例如，器件特性化数据可以与计数值有关并且与高/低阈值相对应。偏置电压比较器210和211可以合并为一个偏置电压比较器。
更具体地，偏置电压比较器210将从PVT效应计量器104接收到的输出与高阈值相比较。如果输出高于高阈值，则偏置控制器106中的VPP/VBB控制器212会增加PMOS晶体管108的偏置电压VPP。偏置电压VPP与PMOS晶体管108的衬底相连接。可以对该增加的或者减少的步长值进行编程。例如，在一个实施例中，可以使用50mV的步长。
偏置电压比较器210将从PVT效应计量器104接收到的输出与低阈值相比较。如果输出低于低阈值，则偏置控制器106中的VPP/VBB控制器212会降低PMOS晶体管108的偏置电压VPP。
偏置电压比较器211将从PVT效应计量器104接收到的输出与高阈值相比较。如果输出高于高阈值，则偏置控制器106中的VPP/VBB控制器212会降低NMOS晶体管110的偏置电压VBB。偏置电压VBB与NMOS晶体管110的衬底相连接。
偏置电压比较器211将从PVT效应计量器104接收到的输出与低阈值相比较。如果输出低于低阈值，则偏置控制器106中的VPP/VBB控制器212会增加NMOS晶体管110的偏置电压VBB。
鉴于偏置电压基于与可编程或者可配置阈值的比较而不断地调整并且更新，从这个意义上来说，图2中的实施例可以称作闭环自适应衬底偏置控制电路。
图3示出了衬底偏置控制电路的另一个示例性实施例。该PVT效应传感器102和PVT效应计量器104所具有的部件与图2中所示的实施例相似。然而，偏置控制器106具有可编程的或者可配置的偏置电压查找表302，代替了偏置电压比较器210和211。该偏置电压查找表302可以通过外接输入进行更新。
在一个实施例中，偏置电压查找表302可以包括PVT效应计量器104的输出的参考值以及与该参考值对应的VPP/VBB目标值。在偏置控制器106中，来自PVT效应计量器104的输出可以与偏置电压查找表302中的参考值相比较，对应的VPP/VBB目标值可以用来控制PMOS晶体管108和NMOS晶体管110的衬底偏置电压。
鉴于偏置电压可以基于偏置电压查找表302中的参考值而立即调整到目标值，从这个意义上来说，图3中的实施例可以称作开环自适应衬底偏置控制电路。
图4示出了与图3中的衬底偏置控制电路的示例性实施例相关的示例性偏压查找表。第一行的项目A包括将典型角(typical corner)环形振荡器计数值作为参考值，并且将电压A作为VPP/VBB目标值。电压A所在的区域包含有两个目标值，分别针对VPP和VBB。典型角指的是显示出典型NMOS/PMOS晶体管性能的半导体晶圆上的集成电路的部分。第二行的项目B包括快-快(FF，fast-fast)角环形振荡器计数值作为参考值，并且将电压B作为VPP/VBB目标值。电压B所在的区域包含有两个目标值，分别针对VPP和VBB。FF角指的是显示出相对快速的NMOS/PMOS晶体管性能的半导体晶圆上的集成电路的部分。
如果来自PVT效应计量器104的计数值高于项目A的环形振荡器计数值，但低于项目B的环形振荡器计数值，那么偏置控制器106可以使用电压A作为目标电压。如果来自PVT效应计量器104的计数值高于项目B的环形振荡器计数值，则偏置控制器106可以使用电压B作为目标电压。在这个简单的示例中，计数值假定为高于项目A的环形振荡器计数值。尽管上文描述偏置电压查找表的一个实施例是出于示出目的，该偏置电压查找表仍可以包括不同的格式以及不同的值，并且偏置控制器106可以在各种实施例中使用不同的算法。
图5A示出了在SOC芯片上的衬底偏置控制电路的示例性实施例的示意图。SOC芯片502包括电源域504和闭/开环偏压控制电路506。该电源域504包括PVT效应传感器102和其他集成电路，例如，存储器、逻辑电路、NMOS晶体管、PMOS晶体管等等。该PVT效应传感器102位于需要监测PVT效应(因为PVT效应可以影响集成电路性能)的SOC芯片502之上。该闭/开环偏压控制电路506包括图1中的PVT效应计量器104和偏置控制器106。该偏置控制器106既可以是图2中所示出的闭环自适应衬底偏置控制电路，也可以是图3中所示出的开环自适应衬底偏置控制电路。PVT效应传感器102、PVT效应计量器104、以及偏置控制器106的功能与上述相同。
图5B示出了在SOC芯片上的衬底偏置控制电路的另一示例性实施例的示意图。SOC芯片508包括两个独立的电源域510和514以及两个独立的闭/开环控制电路512和516。每个闭/开环控制电路512或者516都包括PVT效应计量器104和偏置控制器106。因为SOC芯片508上的不同区域会受到不用的PVT效应的限制，所以这两个电源域510或者514中的每一个都包括独立的PVT效应传感器102。基于PVT效应传感器102所监测到的局部PVT效应，独立的闭/开环偏压控制电路512和516可以独立地调整偏压电路。PVT效应传感器102、PVT效应计量器104、以及偏置控制器106的功能与上述相同。
上述衬底偏置控制电路可以单独通过逻辑电路工艺实现，因而该衬底偏置控制电路可以轻易地集成在SOC设计中。另外，阈值和偏置电压查找表的可编程或者可配置输入允许进行简单的微调。本公开中所描述的方法可以轻易地转换到任何技术节点。本领域普通技术人员应理解，还会从公开的实施例中变化出许多实施例。
尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。

Claims (19)

1.一种衬底偏置控制电路，包括：
PVT(工艺电压温度)效应传感器，用于响应PVT效应；
PVT效应计量器，与所述PVT效应传感器相连接，用于量化所述PVT效应以提供输出，所述PVT效应计量器包括：
至少一个计数器，以及
周期信号发生器，用于为所述至少一个计数器提供时间周期；以及
偏置控制器，配置为接收所述PVT效应计量器的输出并提供第一偏置电压，所述偏置控制器包括第一偏置电压比较器，
所述第一偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第一阈值进行比较，所述偏置控制器配置为当所述输出高于所述第一阈值时增加所述第一偏置电压。
2.根据权利要求1所述的电路，其中，所述PVT效应传感器包括第一环形振荡器，并且所述第一环形振荡器与所述至少一个计数器的第一计数器相连接，所述第一计数器在所述时间周期内提供所述第一环形振荡器的第一计数值。
3.根据权利要求2所述的电路，其中，所述PVT效应传感器进一步包括第二环形振荡器，与所述至少一个计数器的第二计数器相连接，所述第二计数器在所述时间周期内提供所述第二环形振荡器的第二计数值，所述PVT效应计量器进一步包括计数比较器，所述计数比较器连接至所述第一计数器和所述第二计数器，用于比较所述第一计数值和所述第二计数值，并且用于选择所述第一计数值或者所述第二计数值作为所述PVT效应计量器的输出。
4.根据权利要求1所述的电路，其中，所述第一偏置电压被提供至PMOS晶体管的衬底。
5.根据权利要求4所述的电路，其中，所述第一偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第二阈值进行比较，所述第二阈值低于所述第一阈值，所述偏置控制器配置为当所述输出低于所述第二阈值时降低所述第一偏置电压。
6.根据权利要求1所述的电路，其中，所述偏置控制器配置为提供第二偏置电压。
7.根据权利要求6所述的电路，其中，所述偏置控制器进一步包括第二偏置电压比较器。
8.根据权利要求7所述的电路，其中，所述第二偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第一阈值进行比较，所述偏置控制器配置为当所述输出高于所述第一阈值时降低所述第二偏置电压，其中，所述第二偏置电压被提供至NMOS晶体管的衬底。
9.根据权利要求8所述的电路，其中，所述第二偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第二阈值进行比较，所述第二阈值低于所述第一阈值，所述偏置控制器配置为当所述输出低于所述第二阈值时增加所述第二偏置电压。
10.根据权利要求1所述的电路，其中，所述偏置控制器进一步包括至少一个偏置电压查找表来代替所述第一偏置电压比较器，所述偏置电压查找表包括所述PVT效应计量器的输出的参考值以及与所述参考值对应的所述第一偏置电压的目标值。
11.一种集成电路，包括：
PMOS晶体管；
NMOS晶体管；
衬底偏置控制电路，用于为所述PMOS晶体管提供第一偏置电压，以及为所述NMOS晶体管提供第二偏置电压，所述衬底偏置控制电路包括：
PVT(工艺电压温度)效应传感器，用于响应PVT效应；
PVT效应计量器，与所述PVT效应传感器相连接，用于量化所述PVT效应以提供输出，所述PVT效应计量器包括：
至少一个计数器，以及
周期信号发生器，用于为所述至少一个计数器提供时间周期；以及
偏置控制器，配置为接收PVT效应计量器的输出并提供所述第一偏置电压和所述第二偏置电压，所述偏置控制器包括第一偏置电压比较器和第二偏置电压比较器，
所述第一偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第一阈值进行比较，所述偏置控制器配置为当所述输出高于所述第一阈值时增加所述第一偏置电压。
12.根据权利要求11所述的集成电路，其中，所述PVT效应传感器包括第一环形振荡器，并且所述第一环形振荡器与所述至少一个计数器中的第一计数器相连接，所述第一计数器在所述时间周期内提供所述第一环形振荡器的第一计数值。
13.根据权利要求12所述的集成电路，其中，所述PVT效应传感器进一步包括第二环形振荡器，与所述至少一个计数器的第二计数器相连接，所述第二计数器在所述时间周期内提供所述第二环形振荡器的第二计数值，所述PVT效应计量器进一步包括计数比较器，所述计数比较器连接至所述第一计数器和所述第二计数器，用于比较所述第一计数值和所述第二计数值，并且用于选择所述第一计数值或者所述第二计数值作为所述PVT效应计量器的输出。
14.根据权利要求11所述的集成电路，其中，所述第一偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第二阈值进行比较，所述第二阈值低于所述第一阈值，所述偏置控制器配置为当所述输出低于所述第二阈值时降低所述第一偏置电压。
15.根据权利要求11所述的集成电路，其中，所述第二偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第一阈值进行比较，所述偏置控制器配置为当所述输出高于所述第一阈值时降低所述第二偏置电压。
16.根据权利要求15所述的集成电路，其中，所述第二偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第二阈值进行比较，所述第二阈值低于所述第一阈值，所述偏置控制器配置为当所述输出低于所述第二阈值时增加所述第二偏置电压。
17.根据权利要求11所述的集成电路，其中，所述偏置控制器进一步包括至少一个偏置电压查找表来替代所述第一偏置电压比较器和所述第二偏置电压比较器，所述偏置电压查找表包括所述PVT效应计量器的输出的参考值以及与所述参考值对应的所述第一偏置电压和所述第二偏置电压的目标值。
18.一种集成电路，包括：
PMOS晶体管；
NMOS晶体管；
衬底偏置控制电路，用于为所述PMOS晶体管提供第一偏置电压，以及为所述NMOS晶体管提供第二偏置电压，所述衬底偏置控制电路包括：
PVT(工艺电压温度)效应传感器，用于响应PVT效应，其中，所述PVT效应传感器包括第一环形振荡器；
PVT效应计量器，与所述PVT效应传感器相连接，用于量化所述PVT效应以提供输出，所述PVT效应计量器包括：
至少一个计数器，
周期信号发生器，用于为所述至少一个计数器提供时间周期；以及
比较器，所述比较器连接至所述至少一个计数器，用于将来自所述至少一个计数器的计数值进行比较并选择其中一个计数值作为所述PVT效应计量器的输出，其中，所述第一环形振荡器与所述至少一个计数器中的第一计数器相连接，所述第一计数器在所述时间周期内提供所述第一环形振荡器的第一计数值；以及
偏置控制器，配置为接收所述PVT效应计量器的输出并提供所述第一偏置电压和所述第二偏置电压，所述偏置控制器包括第一偏置电压比较器和第二偏置电压比较器，其中，所述第一偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与第一阈值和第二阈值进行比较以提供所述第一偏置电压，所述第二偏置电压比较器配置为将从所述PVT效应计量器接收到的输出与所述第一阈值和所述第二阈值进行比较以提供所述第二偏置电压。
19.根据权利要求18所述的集成电路，其中，所述PVT效应传感器进一步包括第二环形振荡器，与所述至少一个计数器中的第二计数器相连接，所述第二计数器在所述时间周期内提供所述第二环形振荡器的第二计数值，所述比较器配置为比较所述第一计数值和所述第二计数值，并选择所述第一计数值或者所述第二计数值作为所述PVT效应计量器的输出。
CN201010527867.4A 2009-10-22 2010-10-22 用于片上系统的衬底偏置控制电路 Active CN102043415B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25405509P 2009-10-22 2009-10-22
US61/254,055 2009-10-22
US12/793,884 US8552795B2 (en) 2009-10-22 2010-06-04 Substrate bias control circuit for system on chip
US12/793,884 2010-06-04

Publications (2)

Publication Number Publication Date
CN102043415A CN102043415A (zh) 2011-05-04
CN102043415B true CN102043415B (zh) 2014-03-12

Family

ID=43897895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010527867.4A Active CN102043415B (zh) 2009-10-22 2010-10-22 用于片上系统的衬底偏置控制电路

Country Status (2)

Country Link
US (2) US8552795B2 (zh)
CN (1) CN102043415B (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8552795B2 (en) * 2009-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bias control circuit for system on chip
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8373482B2 (en) * 2011-01-13 2013-02-12 Texas Instruments Incorporated Temperature sensor programmable ring oscillator, processor, and pulse width modulator
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8779787B2 (en) * 2011-11-16 2014-07-15 Arm Limited Apparatus and method for determining variation in a predetermined physical property of a circuit
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
FR2988239A1 (fr) * 2012-03-16 2013-09-20 Converteam Technology Ltd Procede de compensation des tolerances de fabrication d'au moins un parametre electrique d'un transistor de puissance et systeme associe
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US9608605B2 (en) * 2015-08-06 2017-03-28 Futurewei Technologies, Inc. Apparatus and scheme for IO-pin-less calibration or trimming of on-chip regulators
EP3187960B1 (en) * 2015-12-29 2019-04-17 GN Hearing A/S Dynamic back-biasing in fd-soi process for optimizing psu ratio
US11025232B2 (en) 2018-01-25 2021-06-01 CSEM Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Développement Electronic device
US11128293B1 (en) * 2019-07-26 2021-09-21 United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Compensation for device property variation according to wafer location
CN117352509A (zh) * 2023-11-03 2024-01-05 广芯微电子（广州）股份有限公司 一种多电压区域衬底偏置结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW519641B (en) * 2000-08-14 2003-02-01 Mitsubishi Electric Corp Substrate bias voltage generating circuit
CN1497725A (zh) * 2002-10-21 2004-05-19 松下电器产业株式会社 半导体集成电路装置
US7250807B1 (en) * 2003-06-05 2007-07-31 National Semiconductor Corporation Threshold scaling circuit that minimizes leakage current

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638418A (en) * 1993-02-05 1997-06-10 Dallas Semiconductor Corporation Temperature detector systems and methods
US5397934A (en) * 1993-04-05 1995-03-14 National Semiconductor Corporation Apparatus and method for adjusting the threshold voltage of MOS transistors
US6695475B2 (en) * 2001-05-31 2004-02-24 Stmicroelectronics, Inc. Temperature sensing circuit and method
JP2004147458A (ja) * 2002-10-25 2004-05-20 Elpida Memory Inc 昇圧回路
US20050052219A1 (en) * 2003-09-04 2005-03-10 Butler Douglas Blaine Integrated circuit transistor body bias regulation circuit and method for low voltage applications
JP4814705B2 (ja) * 2005-10-13 2011-11-16 パナソニック株式会社 半導体集積回路装置及び電子装置
US7696811B2 (en) * 2006-06-19 2010-04-13 International Business Machines Corporation Methods and circuits to reduce threshold voltage tolerance and skew in multi-threshold voltage applications
US7463096B2 (en) * 2006-12-07 2008-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dynamic voltage and frequency management in integrated circuits
US8552795B2 (en) * 2009-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate bias control circuit for system on chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW519641B (en) * 2000-08-14 2003-02-01 Mitsubishi Electric Corp Substrate bias voltage generating circuit
CN1497725A (zh) * 2002-10-21 2004-05-19 松下电器产业株式会社 半导体集成电路装置
US7250807B1 (en) * 2003-06-05 2007-07-31 National Semiconductor Corporation Threshold scaling circuit that minimizes leakage current

Also Published As

Publication number Publication date
US20110095811A1 (en) 2011-04-28
CN102043415A (zh) 2011-05-04
US8552795B2 (en) 2013-10-08
US20140015599A1 (en) 2014-01-16
US9158324B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
CN102043415B (zh) 用于片上系统的衬底偏置控制电路
US7036098B2 (en) On-chip signal state duration measurement and adjustment
CN1862273B (zh) 一种测试时钟信号抖动的片上系统
US7908508B2 (en) Low power method of responsively initiating fast response to a detected change of condition
US8947141B2 (en) Differential amplifiers, clock generator circuits, delay lines and methods
US8061895B2 (en) Semiconductor device
US7514974B2 (en) Method and apparatus for adjusting on-chip delay with power supply control
US7332937B2 (en) Dynamic logic with adaptive keeper
US8106694B2 (en) DLL circuit
US20090058483A1 (en) Duty cycle correcting circuit and method
US7750703B2 (en) Duty cycle correcting circuit
WO2012094891A1 (zh) 高速全差分时钟占空比校准电路
US20160013792A1 (en) Circuit and Method for Detection and Compensation of Transistor Mismatch
US7508246B2 (en) Performance variation compensating circuit and method
US20170324402A1 (en) Power efficient high speed latch circuits and systems
CN116614114B (zh) 延迟锁相环路时钟信号占空比检测方法、占空比检测器
US7548099B2 (en) Semiconductor device with delay section
Kwak et al. A one-cycle lock time slew-rate-controlled output driver
US7675339B2 (en) System and method for generating a delayed clock signal of an input clock signal
CN201918969U (zh) 高速全差分时钟占空比校准电路
KR101202741B1 (ko) 온도 감지 회로 및 온도 감지 방법
JP4614785B2 (ja) 遅延時間評価回路および方法
TWI501552B (zh) 環形震盪器
Zheng et al. A low power and small area all digital delay-locked loop based on ring oscillator architecture
KR20090047987A (ko) 반도체 메모리 장치의 전압 비교 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant