TWI501552B - 環形震盪器 - Google Patents

Description

環形震盪器

本發明是有關於一種環形震盪器，且特別是有關於一種環形震盪器的反向延遲單元。

環形震盪器(ring oscillator)是一種可以透過簡單的電路結構，來產生週期性時脈信號的一種常見的方法。在習知的技術領域中，環形震盪器可以透過多數個串接成環狀的反向器來建構。而在為了控制環形震盪器所產生的時脈信號的頻率，習知技術領域中，常利用增減反向器的級數，或是改變反向器中的電晶體尺寸來完成。也就是說，為了產生降低頻率的時脈信號，習知的環形震盪器中的反向器的級數要被有效的增加，或/及增加反向器中的電晶體的尺寸。

值得注意的是，在環形震盪器中，由於反向器間傳遞的信號是持續在進行轉態的。而在這個信號轉態的過程中，反向器上串接在電源間的電晶體會同時被導通，而產生漏電的現象。在反向器的級數被增加，或/及反向器中的電晶體的尺寸被增加的情況下，這種漏電的現象會變得更為嚴重。另外，這種習知的環形震盪器所產生的時脈信號，也會具有較為嚴重的抖動(jitter)現象，影響信號的品質。

本發明提供一種環形震盪器，可有效降低功率消耗。

本發明提出一種環形震盪器，具有多數個串接成環狀的反向延遲單元，各反向延遲單元接收輸入信號並產生輸出信號，其中，各反向延遲單元包括緩衝器以及延遲電路。緩衝器的輸入端接收輸入信號，其輸出端產生緩衝輸入信號。延遲電路耦接緩衝器的輸出端，用以提供第一及第二時間延遲，延遲電路依據緩衝輸入信號的電壓準位，以在第一時間延遲後提供第一參考電壓或在第二時間延遲後提供第二參考電壓以產生該輸出信號。

基於上述，本發明所提出的反向延遲單元藉由依據緩衝輸入信號的電壓準位，來決定在第一或第二時間延遲後，以提供第一或第二電壓來產生輸出信號。如此一來，本發明的環形震盪器中的反向延遲單元，僅需透過電壓選擇的動作，就可以產生與輸入信號反向的輸出信號。可以省去習知技術中，因利用反向器的方式，在信號轉態過程中所產生的電力消耗。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖1，圖1繪示本發明一實施例的環形震盪器100的示意圖。環形震盪器100包括多個串接的反向延遲單元110。每一個反向延遲單元110都具有輸出端IN以及輸出端OUT。反向延遲單元110串接成環狀的結構。具體一點來說明，第i級的反向延遲單元110的輸出端耦接至第i+1級的反向延遲單元110的輸入端(i為正整數)。而最後一級的反向延遲單元110的輸出端則耦接至第1級的反向延遲單元110的輸入端。環形震盪器100所包括的反向延遲單元110的數目可以是1個或是多個，其中所需要的數量可以依據環形震盪器100所要產生的時脈信號的頻率來決定。

值得一提的是，反向延遲單元110的輸出端所產生的輸出信號與其輸入端所接收的輸入信號間具有一個時間延遲，並且，反向延遲單元110的輸出端所產生的輸出信號與其輸入端所接收的輸入信號是反向的。簡單來說，反向延遲單元110是依據將其輸入端所接收的輸入信號反向，並延遲一個時間延遲後，來產生輸出信號的。另外，環形震盪器100所產生的時脈信號則可以由任一個反向延遲單元110的輸出端或輸入端來獲得。

為更仔細說明本發明實施例的環形震盪器100，以下針對反向延遲單元110的內部構造進行說明。

請參照圖2，圖2繪示本發明實施例的反向延遲單元110的實施方式。在本實施方式中，反向延遲單元110包括緩衝器210以及延遲電路220。緩衝器210具有輸入端BIN以及輸出端BOUT。緩衝器210的輸入端BIN連接至反向延遲單元110的輸入端IN，緩衝器210的輸出端BOUT連接至延遲電路220。緩衝器210的輸入端BIN透過輸入端IN接收輸入信號SIN，並在緩衝器210的輸出端BOUT產生緩衝輸入信號BSIN。在此，輸入信號SIN與緩衝輸入信號BSIN可以是相同的信號，也可以是互為反向的信號。

延遲電路220則耦接緩衝器210的輸出端，並透過緩衝器210的輸出端接收緩衝輸入信號BSIN。延遲電路220用以提供第一時間延遲以及第二時間延遲。並且，延遲電路220還接收參考電壓VREF1以及參考電壓VREF2。延遲電路220依據緩衝輸入信號BSIN的電壓準位，來選擇在第一時間延遲後提供參考電壓VREF1至輸出端OUT來產生輸出信號SOUT，或是選擇在第二時間延遲後提供參考電壓VREF2至輸出端OUT以產生輸出信號SOUT。其中，上述的參考電壓VREF1以及參考電壓VREF2的電壓準位不相同，簡單來說，參考電壓VREF1可以是電源電壓(例如3伏特)，而參考電壓VREF2可以是接地電壓(例如0伏特)。

在此舉個實際的範例來說明，當緩衝輸入信號BSIN與輸入信號SIN的電壓準位反向時，且緩衝輸入信號BSIN的電壓準位為邏輯高準位電壓時，延遲電路220在第一時間延遲後，提供等於邏輯高準位電壓的參考電壓VREF1至輸出端OUT以產生輸出信號SOUT。並且，在當緩衝輸入信號BSIN轉態為邏輯低準位電壓時，延遲電路220則在緩衝輸入信號BSIN轉態點的第二時間延遲後，提供等於邏輯低準位電壓的參考電壓VREF2至輸出端OUT以產生輸出信號SOUT。

若當緩衝輸入信號BSIN與輸入信號BSIN的電壓準位同向時，且緩衝輸入信號BSIN的電壓準位為邏輯高準位電壓時，延遲電路220在第二時間延遲後，提供等於邏輯低準位電壓的參考電壓VREF2至輸出端OUT以產生輸出信號SOUT。並且，在當緩衝輸入信號BSIN轉態為邏輯高準位電壓時，延遲電路220則在緩衝輸入信號BSIN轉態點的第一時間延遲後，提供等於邏輯高準位電壓的參考電壓VREF1至輸出端OUT以產生輸出信號SOUT。

以下請參照圖3，圖3繪示本發明實施例的反向延遲單元110的另一實施方式。在本實施方式中，反向延遲單元110包括緩衝器310以及延遲電路320。其中，緩衝器310為反向器，並且，緩衝器310由電晶體M7以及M8所建構。其中，電晶體M7的源極耦接至電源電壓VDD，電晶體M7的閘極耦接至電晶體M8的閘極以共同接收輸入信號SIN，電晶體M7的汲極耦接至電晶體M8的源極，而電晶體M8的汲極則耦接至接地電壓GND。

延遲電路320則包括電晶體M1~M6，其中，電晶體M1的第一端(源極)耦接至等於電源電壓VDD的參考電壓，而電晶體M1的控制端(閘極)接收緩衝器310所產生的緩衝輸入信號BSIN。電晶體M3的控制端(閘極)則耦接至電晶體M1的第二端(汲極)，電晶體M3的第一端(源極)接收緩衝輸入信號BSIN，並且，電晶體M3的第二端(汲極)產生輸出信號SOUT1。其中，電晶體M1是P型電晶體，而電晶體M3則為N型電晶體。

此外，電晶體M2的第一端(源極)耦接至等於接地電壓GND的參考電壓，而電晶體M2的控制端(閘極)接收緩衝器310所產生的緩衝輸入信號BSIN。電晶體M4的控制端(閘極)則耦接至電晶體M2的第二端(汲極)，電晶體M4的第一端(源極)接收緩衝輸入信號BSIN，並且，電晶體M4的第二端(汲極)產生輸出信號SOUT1。其中，電晶體M4是P型電晶體，而電晶體M2則為N型電晶體。

在延遲電路320的整體作動上，當輸入信號SIN為邏輯高準位電壓時，緩衝輸入信號BSIN為邏輯低準位電壓。在此同時，電晶體M1依據緩衝輸入信號BSIN而導通，並將等於邏輯高準位電壓的電源電壓VDD傳送至電晶體M3的閘極。由於電晶體M3為N型電晶體，因此，電晶體M3會依據其閘極所接收的電源電壓VDD而導通，並將電晶體M3的第一端所接收的緩衝輸入信號BSIN傳送至輸出端OUT以產生等於邏輯低準位電壓的輸出信號SOUT1。

相反的，當輸入信號SIN為邏輯低準位電壓時，緩衝輸入信號BSIN為邏輯高準位電壓。在此同時，電晶體M2依據緩衝輸入信號BSIN而導通，並將等於邏輯低準位電壓的接地電壓GND傳送至電晶體M4的閘極。由於電晶體M4為P型電晶體，因此，電晶體M4會依據其閘極所接收的接地電壓GND而導通，並將電晶體M4的第一端所接收的緩衝輸入信號BSIN傳送至輸出端OUT以產生等於邏輯高準位電壓的輸出信號SOUT1。

請注意，在當輸入信號SIN發生由邏輯高準位電壓轉態為邏輯低準位電壓時，電晶體M1以及M3會在輸入信號SIN發生轉態的第一時間點就立刻的被斷開，並切斷延遲電路320連接接地電壓GND的路徑。相對的，在當輸入信號SIN發生由邏輯低準位電壓轉態為邏輯高準位電壓時，電晶體M2以及M4則會在輸入信號SIN發生轉態的第一時間點就立刻的被斷開，並切斷延遲電路320連接電源電壓VDD的路徑。也就是說，在延遲電路320中並沒有可能存在發生電源電壓VDD短路至接地電壓GND的時間，因此，可以有效節省不必要的電能消耗，並且，也不會產生具有高頻抖動現象的輸出信號。

在此請注意，在本實施方式中，在當輸入信號SIN由邏輯低準位電壓轉態為邏輯高準位電壓時，輸出信號SOUT1會在輸入信號SIN發生轉態現象的時間後的一個延遲時間才對應轉態為邏輯低準位電壓。這個時間延遲是等於電晶體M1依據緩衝輸入信號BSIN而導通的時間，加上電晶體M3接收透過電晶體M1傳送至的電源電壓VDD而導通的時間，再加上緩衝輸入信號BSIN經過電晶體M3以成為輸出信號SOUT1的時間的和。

而在當輸入信號SIN由邏輯高準位電壓轉態為邏輯低準位電壓時，輸出信號SOUT1同樣會在輸入信號SIN發生轉態現象的時間後的一個延遲時間才對應轉態為邏輯高準位電壓。這個時間延遲則是等於電晶體M2依據緩衝輸入信號BSIN而導通的時間，加上電晶體M4接收透過電晶體M2傳送至的接地電壓GND而導通的時間，再加上緩衝輸入信號BSIN經過電晶體M4以成為輸出信號SOUT1的時間的和。

為使延遲電路320可以提供更多的應用選擇，延遲電路320更包括電晶體M5以及M6。其中，電晶體M5的第一端(源極)耦接至電晶體M1的第二端，電晶體M5的控制端(閘極)接收輸出信號SOUT1，電晶體M5的第二端(汲極)產生反向輸出信號SOUT2。電晶體M6的第一端(源極)耦接至電晶體M2的第二端，電晶體M6的控制端(閘極)接收輸出信號SOUT1，電晶體M6的第二端(汲極)耦接至電晶體M5的第二端(汲極)。

簡單來說，電晶體M5以及M6用來產生與輸出信號SOUT1反向的反向輸出信號SOUT2。並且，在輸出信號SOUT1是會依據輸入信號來進行延遲而產生的狀態下，電晶體M1、M5、M6以及M2並不會出現同時導通的暫態現象，有效節省可能產生的耗電。

此外，在本實施方式中，反向延遲單元110所提供的輸出信號SOUT1與輸入信號SIN是反向的。但是，若緩衝器310被利用不會產生反向信號的緩衝電路來取代時(例如偶數個串接的反向器)，反向延遲單元110可以改選用輸出信號SOUT2來作為輸出信號。如此一來，可以保持反向延遲單元110所輸出的信號是與輸入信號SIN反向的特性。

綜上所述，本發明透過依據輸入電壓來選擇參考電壓，並在一個時間延遲後，來分別提供第一及第二參考電壓以產生輸出電壓的反向延遲單元。再透過環狀串接的多個反向延遲單元來形成環形震盪器。如此所產生的環形震盪器，可以有效的降低因信號轉態所產生的漏電現象，並消除輸出信號所可能具有的抖動效應，有效提升環形震盪器所屬系統的效應。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．環形震盪器

110．．．反向延遲單元

210、310．．．緩衝器

220、320．．．延遲電路

SIN．．．輸入信號

BSIN．．．緩衝輸入信號

IN、BIN．．．輸入端

BOUT、BOUT．．．輸出端

VREF1、VREF2．．．參考電壓

SOUT、SOUT1、SOUT2．．．輸出信號

M1~M8．．．電晶體

GND．．．接地電壓

VDD．．．電源電壓

圖1繪示本發明一實施例的環形震盪器100的示意圖。

圖2繪示本發明實施例的反向延遲單元110的實施方式。

圖3繪示本發明實施例的反向延遲單元110的另一實施方式。

110．．．反向延遲單元

210．．．緩衝器

220．．．延遲電路

SIN．．．輸入信號

BSIN．．．緩衝輸入信號

IN、BIN．．．輸入端

BOUT、BOUT．．．輸出端

VREF1、VREF2．．．參考電壓

SOUT．．．輸出信號

Claims (9)

1. 一種環形震盪器，具有N個串接成環狀的反向延遲單元，各該反向延遲單元接收一輸入信號並產生一輸出信號，其中N為正整數，各該反向延遲單元包括：一緩衝器，其輸入端接收該輸入信號，其輸出端產生一緩衝輸入信號；以及一延遲電路，耦接該緩衝器的輸出端，用以提供一第一及一第二時間延遲，該延遲電路依據該緩衝輸入信號的電壓準位，以在該第一時間延遲後提供一第一參考電壓或在該第二時間延遲後提供一第二參考電壓以產生該輸出信號，其中該延遲電路包括：一第一電晶體，具有第一端第二端以及控制端，其第一端接收該第一參考電壓，其控制端接收該緩衝輸入信號；一第二電晶體，具有第一端第二端以及控制端，具有第一端第二端以及控制端，其第一端接收該第二參考電壓，其控制端接收該緩衝輸入信號；一第三電晶體，具有第一端第二端以及控制端，其第一端接收該緩衝輸入信號，其控制端耦接至該第一電晶體的第二端，其第二端產生該輸出信號；以及一第四電晶體，具有第一端第二端以及控制端，其第一端接收該緩衝輸入信號，其控制端耦接至該 第二電晶體的第二端，其第二端耦接該第三電晶體的第二端。
2. 如申請專利範圍第1項所述之環形震盪器，其中該延遲電路更包括：一第五電晶體，具有第一端第二端以及控制端，其第一端耦接至該第一電晶體的第二端，該第五電晶體的控制端接收該輸出信號，該第五電晶體的第二端產生一反向輸出信號；以及一第六電晶體，具有第一端第二端以及控制端，其第一端耦接至該第二電晶體的第二端，該第六電晶體的控制端接收該輸出信號，該第六電晶體的第二端耦接至該第五電晶體的第二端。
3. 如申請專利範圍第2項所述之環形震盪器，其中該第五電晶體為P型電晶體，該第六電晶體為N型電晶體，該第一參考電壓為電源電壓，該第二參考電壓為接地電壓。
4. 如申請專利範圍第2項所述之環形震盪器，其中該第五電晶體為N型電晶體，該第六電晶體為P型電晶體，該第一參考電壓為接地電壓，該第二參考電壓為電源電壓。
5. 如申請專利範圍第1項所述之環形震盪器，其中該第一及該第四電晶體為P型電晶體，該第二及該第三電晶 體為N型電晶體，該第一參考電壓為電源電壓，該第二參考電壓為接地電壓。
6. 如申請專利範圍第1項所述之環形震盪器，其中該第一及該第四電晶體為N型電晶體，該第二及該第三電晶體為P型電晶體，該第二參考電壓為電源電壓，該第一參考電壓為接地電壓。
7. 如申請專利範圍第1項所述之環形震盪器，其中該緩衝器為一反向器，且該緩衝輸入信號為該輸入信號的反向信號。
8. 如申請專利範圍第1項所述之環形震盪器，其中該第一時間延遲等於該第一電晶體依據該緩衝輸入信號而導通的時間，加上該第三電晶體接收透過該第一電晶體傳送至的該第一參考電壓而導通的時間，再加上該緩衝輸入信號經過該第三電晶體以成為該輸出信號的時間的和。
9. 如申請專利範圍第1項所述之環形震盪器，其中該第二時間延遲等於該第二電晶體依據該緩衝輸入信號而導通的時間，加上該第四電晶體接收透過該第二電晶體傳送至的該第二參考電壓而導通的時間，再加上該緩衝輸入信號經過該第四電晶體以成為該輸出信號的時間的和。