KR20020008515A

KR20020008515A - 오프셋 전압을 갖는 비교기

Info

Publication number: KR20020008515A
Application number: KR1020000041749A
Authority: KR
Inventors: 이정봉
Original assignee: 박종섭; 주식회사 하이닉스반도체
Priority date: 2000-07-20
Filing date: 2000-07-20
Publication date: 2002-01-31
Also published as: US20020180492A1; US6801059B2; US6445218B1; KR100372633B1

Abstract

본 발명은, 입력 신호의 공통전압 레벨에 따라 공통전압에 오프셋 전압을 선택적으로 부가함으로써 낮은 공통전압의 입력 신호의 차를 충분히 차동 증폭할 수 있는 비교기의 입력단을 제공하는데 그 목적이 있다. 이와 같은 목적의 본 발명에 따른 오프셋 전압을 갖는 비교기는 공통전압을 갖는 제 1 입력전압과 제 2 입력전압을 비교하여 로우 레벨 또는 하이 레벨의 출력신호를 발생시키며, 다음과 같은 입력단 회로를 갖는다. 본 발명에 따른 비교기의 입력단 회로는 공통전압 검출신호가 로우 레벨일 때 공통전압에 제 1 오프셋 전압을 부가하고, 반대로 공통전압 검출신호가 하이 레벨일 때 상기 공통전압에 제 2 오프셋 전압을 부가한다. 또 이와 같은 제 1 입력전압과 상기 제 2 입력전압의 전압 차를 증폭하여 비교기로 출력한다.

Description

오프셋 전압을 갖는 비교기{Comparator with offset voltage}

본 발명은 비교기에 관한 것으로, 특히 차동 입력단을 갖는 아날로그 비교기에 관한 것이다.

비교기의 입력단은 차동 회로로 구성되는 것이 일반적인데, 차동 회로는 두 입력 신호의 전압 차(voltage difference)만을 증폭한다. 두 입력 신호의 위상이 반대이고 진폭이 같다면 두 입력 신호는 소멸되고 출력신호는 나타나지 않는다.

도 1은 미국특허 USP 4,754,169에 개시되어 있는 오프셋 전압을 조절할 수 있는 차동 회로의 회로도이다. 도 1에 나타낸 바와 같이, 기준 전류원 내의 전류 I는이며, 전류 미러에 의해가 된다. 저항(R_O) 양단에서는 전류 I₁에 따른 오프셋 전압(V_OFF)이 얻어지며, 다음과 같이 나타낸다.

(1)

따라서 기준전압(V_REF)이 일정하면, 두 저항(R_O)(R₁)의 비를 조절하여 일정 크기의 오프셋 전압을 발생시킬 수 있다. 이때 두 저항(R_O)(R₁)은 동일한 공정 조건에서 제조되어야 한다.

이와 같은 종래의 차동 회로는 엔모스 트랜지스터로 구성되기 때문에, 약 1V 이하의 낮은 공통전압이 입력되면 차동 회로로서의 정상적인 동작을 수행하지 못한다.

본 발명은, 입력 신호의 공통전압 레벨에 따라 공통전압에 오프셋 전압을 선택적으로 부가함으로써 낮은 공통전압의 입력 신호의 차를 충분히 차동 증폭할 수 있는 비교기의 입력단을 제공하는데 그 목적이 있다.

이와 같은 목적의 본 발명에 따른 오프셋 전압을 갖는 비교기는 공통전압을 갖는 제 1 입력전압과 제 2 입력전압을 비교하여 로우 레벨 또는 하이 레벨의 출력신호를 발생시키며, 다음과 같은 입력단 회로를 갖는다. 본 발명에 따른 비교기의 입력단 회로는 공통전압 검출신호가 로우 레벨일 때 공통전압에 제 1 오프셋 전압을 부가하고, 반대로 공통전압 검출신호가 하이 레벨일 때 상기 공통전압에 제 2 오프셋 전압을 부가한다. 또 이와 같은 제 1 입력전압과 상기 제 2 입력전압의 전압 차를 증폭하여 비교기로 출력한다.

도 1은 종래의 차동 회로를 나타낸 회로도.

도 2는 종래의 차동 회로의 기준 전류 발생 회로의 회로도.

도 3은 본 발명에 따른 오프셋 전압을 갖는 비교기의 회로도.

도 4는 본 발명에 따른 비교기의 바이어스 전압 발생기의 회로도.

도 5는 본 발명에 따른 비교기의 공통전압 검출기의 회로도.

도 6(a)는 공통전압이 VDD/2보다 낮을 때의 본 발명에 따른 비교기의 동작 특성을 나타낸 회로도.

도 6(b)는 공통전압이 VDD/2보다 낮을 때의 본 발명에 따른 비교기의 전압 특성을 나타낸 그래프.

도 7(a)는 공통전압이 VDD/2보다 높을 때의 본 발명에 따른 비교기의 동작 특성을 나타낸 회로도.

도 7(b)는 공통전압이 VDD/2보다 높을 때의 본 발명에 따른 비교기의 전압 특성을 나타낸 그래프.

* 도면의 주요 부분에 대한 부호의 설명 *

302 : 입력단 회로 304 : 비교기

306 : P 채널 구동 회로 308 : N 채널 구동 회로

310 : 차동 증폭기 400 : 바이어스 전압 발생기

500 : 공통전압 검출기 V_INN: N 채널 입력신호

V_INP: P 채널 입력신호 V_BIASN: N 채널 바이어스 전압

V_BIASP: P 채널 바이어스 전압 S_COM: 공통전압 검출신호

본 발명에 따른 오프셋 전압을 갖는 비교기의 바람직한 실시예를 도 3 내지 도 7을 참조하여 설명하면 다음과 같다. 먼저 도 3은 본 발명에 따른 오프셋 전압을 갖는비교기의 회로도이다. 도 3에 나타낸 바와 같이, 본 발명에 따른 비교기(304)의 입력단 회로(302)는 P 채널 구동 회로(306)와 N 채널 구동 회로(308), 차동 증폭기(302)로 구성된다.

P 채널 구동 회로(306)는 P 채널 바이어스 전압(V_BIASP)과 공통전압 검출신호(S_COM)에 의해 제어되는 직렬 회로와 N 채널 입력전압(V_INN)과 P 채널 입력전압(V_INP)에 의해 제어되는 병렬 회로로 구성된다. 직렬 회로는 두 개의 피모스 트랜지스터(312)(314)가 전원전압(VDD)과 병렬 회로 사이에 직렬 연결되는 구조이다. 직렬 회로에서, 피모스 트랜지스터(312)의 게이트는 P 채널 바이어스 전압(V_BIASP)에 의해 제어되고, 피모스 트랜지스터(314)의 게이트는 공통전압 검출신호(S_COM)에 의해 제어된다. 병렬 회로는 직렬 연결된 저항(318) 및 피모스 트랜지스터(320)가 피모스 트랜지스터(316)와 병렬 연결되는 구조이다. 병렬 회로에서, 피모스 트랜지스터(316)의 게이트는 N 채널 입력신호(V_INN)에 의해 제어되고, 피모스 트랜지스터(320)의 게이트는 P 채널 입력신호(V_INP)에 의해 제어된다.

N 채널 구동 회로(308)는 N 채널 바이어스 전압(V_BIASN)과 공통전압 검출신호(S_COM)에 의해 제어되는 직렬 회로와 N 채널 입력전압(V_INN)과 P 채널 입력전압(V_INP)에 의해 제어되는 병렬 회로로 구성된다. 직렬 회로는 두 개의 엔모스 트랜지스터(328)(330)가 전원전압(VDD)과 병렬 회로 사이에 직렬 연결되는 구조이다. 직렬 회로에서, 엔모스 트랜지스터(330)의 게이트는 N 채널 바이어스전압(V_BIASN)에 의해 제어되고, 엔모스 트랜지스터(328)의 게이트는 공통전압 검출신호(S_COM)에 의해 제어된다. 병렬 회로는 직렬 연결된 엔모스 트랜지스터(322) 및 저항(324)이 엔모스 트랜지스터(326)와 병렬 연결되는 구조이다. 병렬 회로에서, 엔모스 트랜지스터(322)의 게이트는 N 채널 입력신호(V_INN)에 의해 제어되고, 엔모스 트랜지스터(326)의 게이트는 P 채널 입력신호(V_INP)에 의해 제어된다.

차동 증폭기(310)는 다이오드 연결 구조의 두 개의 피모스 트랜지스터(332)(334)가 능동 부하를 구성하고, 네 개의 엔모스 트랜지스터(336)(338)(340)(342)가 전류원을 구성한다. 노드(346)(348)에는 N 채널 구동 회로(308)의 병렬 회로가 연결된다. N 채널 구동 회로(308)가 활성화되면 피모스 트랜지스터(332)(334)는 N 채널 구동 회로(308)의 능동 부하로 동작한다. 전류원(336)(338)(340)(342)은 P 채널 구동 회로(306)의 병렬 회로에 연결되며, P 채널 구동 회로(306)가 활성화되는 경우에만 전류원으로 동작한다.

비교기(304)의 비반전 입력단(+)과 반전 입력단(-)은 차동 증폭기(310)의 두 노드(346)(348)에 각각 연결된다. 비교기(304)는, 노드전압(V_N346)이 노드전압(V_N348)보다 크면 로우 레벨의 출력신호(OUT)를 발생시키고, 반대로 노드전압(V_N348)이 노드전압(V_N346)보다 크면 하이 레벨의 출력신호(OUT)를 발생시킨다.

도 4는 본 발명에 따른 비교기의 바이어스 전압 발생기의 회로도이다. 도 4에 나타낸 바와 같이, 피모스 트랜지스터(402)(404)는 능동 부하이고, 엔모스트랜지스터(408)는 다이오드 연결 구조의 정전압원이다. 연산 증폭기(412)의 비반전 입력단(+)에 기준 전압(V_REF)이 입력되고, 반전 입력단(-)은 저항(410)을 통하여 접지에 연결된다. 연산 증폭기(412)의 출력은 엔모스 트랜지스터(406)의 게이트 전압을 제어한다. 이 때문에 엔모스 트랜지스터(406)의 드레인 전압은 기준전압(V_REF)과 동일하게 유지되고, 저항(R₁)을 통해 흐르는 전류 역시로 일정하다. 이 기준 전류(I_REF)에 의해 P 채널 바이어스 전압(V_BIASP)과 N 채널 바이어스 전압(V_BIASN)이 생성된다.

도 5는 본 발명에 따른 비교기의 공통전압 검출기의 회로도이다. 도 5에 나타낸 바와 같이, 직렬 연결된 두 개의 저항(502)(504) 양단에 N 채널 입력 전압(V_INN)과 P 채널 입력 전압(V_INP)이 각각 입력된다. N 채널 입력 전압(V_INN)과 P 채널 입력 전압(V_INP)은 위상이 정반대이므로 두 입력 신호의 교류 성분이 서로 상쇄되어 제거되고, 노드(510)에서는 직류 성분만이 나타난다. 직렬 연결된 두 개의 인버터(506)(508)는 노드(510)의 직류 전압을 논리 신호인 공통전압 검출 신호(S_COM)로 바꾸어 출력한다. 공통전압 검출신호(S_COM)는 공통전압의 직류 레벨이 인버터(506)(508)의 논리 임계전압(V_LT; logic threshold voltage) 이상일 때 하이 레벨이고, 이하일 때 로우 레벨이다. 인버터(506)(508)의 논리 임계전압(V_LT)은 VDD/2이다.

이와 같이 구성되는 본 발명에 따른 비교기의 기본적인 동작은 다음과 같다. 입력단 회로(302)에서, P 채널 구동 회로(306)의 피모스 트랜지스터(312)에 흐르는 전류 IP와 N 채널 구동 회로(308)의 엔모스 트랜지스터(330)에 흐르는 전류 IN은 각각 P 채널 바이어스 전압(V_BIASP)과 N 채널 바이어스 전압(V_BIASN)에 결정되는 전류로서, I_P=I_N=αI₁(α는 계수)이다.

P 채널 구동 회로(306)의 저항(318) 양단에서는 오프셋 전압(V_P)이 발생하는데, 이 오프셋 전압(V_P)은 전류 IP에 의한 것이므로 다음과 같은 해석이 가능하다.

(2)

N 채널 구동 회로(308)의 저항(324) 양단에서는 오프셋 전압(V_N)이 발생하는데, 이 오프셋 전압(V_N)은 전류(I_N)에 의한 것이므로 역시 다음과 같은 해석이 가능하다.

(3)

만약, 두 저항(318)(324)의 크기가 같다면 V_N=V_P가 되어 일정한 크기의 오프셋 전압이 발생한다.

도 6은 공통전압이 VDD/2보다 낮을 때의 본 발명에 따른 비교기의 동작 특성을 나타낸 도면으로서, (a)는 회로도이고 (b)는 전압 특성 그래프이다. 공통전압(V_COM)의 레벨이 0V에서 VDD/2 범위 내의 값을 가질 때의 입력단 회로의 동작은 다음과 같다. V_COM< V_LT이므로 공통전압 검출기(500)에서 출력되는 공통전압 검출신호(S_COM)가 로우 레벨이 된다. 따라서 P 채널 구동 회로(306)의 피모스 트랜지스터(134)는 턴 온되고, 반대로 N 채널 구동 회로(308)의 엔모스 트랜지스터(328)는 턴 오프된다. P 채널 구동 회로(306)는 차동 증폭기(310)의 입력에 영향을 미치고, N 채널 구동 회로(308)는 아무런 영향을 미치지 못하여 본 발명에 따른 비교기(304)의 입력단 회로(302)는 등가적으로 도 6(a)에 나타낸 회로와 같이 나타낼 수 있다. 이때의 도 6(a)에 나타낸 입력단 회로는 차동 증폭기(310)에 P 채널 구동 회로(306)가 결합된 것으로 볼 수 있다.

도 6(a)에서, 노드(344)와 피모스 트랜지스터(316)의 게이트 사이의 전압 V_SG316과, 노드(344)와 피모스 트랜지스터(320)의 게이트 사이의 전압 V_SG320은 다음과 같다.

(4)

V_SG316< V_SG320일 때 즉 V_INN> V_INP+V_P일 때, 피모스 트랜지스터(316)의 드레인에 흐르는 전류가 피모스 트랜지스터(320)의 드레인에 흐르는 전류보다 크다. 따라서 차동 증폭기(310)의 전류원에서 엔모스 트랜지스터(336)(338)를 통해 접지로 흐르는 전류가 엔모스 트랜지스터(340)(342)를 통해 흐르는 전류보다 크다. 결과적으로 노드전압(V_N348)이 노드전압(V_N346)보다 상대적으로 높아서 비교기(304)의 출력신호(OUT)는 하이 레벨이 된다.

반대로, V_SG316> V_SG320즉 V_INN< V_INP+V_P일 때, 피모스 트랜지스터(320)의 드레인에 흐르는 전류가 피모스 트랜지스터(316)의 드레인에 흐르는 전류보다 크다. 따라서 차동 증폭기(310)의 전류원에서 엔모스 트랜지스터(340)(342)를 통해 접지로 흐르는 전류가 엔모스 트랜지스터(336)(338)를 통해 흐르는 전류보다 크다. 결과적으로 노드전압(V_N346)이 노드전압(V_N348)보다 높아서 비교기(304)의 출력신호(OUT)는 로우 레벨이 된다. 본 발명의 이와 같은 전압 특성을 도 6(b)에 나타내었다. 도 6(b)에 나타낸 바와 같이, V_INN< V_INP+V_P일 때 출력신호(OUT)가 하이 레벨이 된다.

도 7(a)는 공통전압이 VDD/2보다 높을 때의 본 발명에 따른 비교기의 동작 특성을 나타낸 도면으로서, (a)는 회로도이고 (b)는 전압 특성 그래프이다. 공통전압(V_COM)의 레벨이 VDD/2에서 VDD 범위 내의 값을 가질 때의 입력단 회로의 동작은 다음과 같다. V_COM> V_LT이므로 공통전압 검출기(500)에서 출력되는 공통전압 검출신호(S_COM)가 하이 레벨이 된다. 따라서 N 채널 구동 회로(308)의 엔모스 트랜지스터(328)가 턴 온되고, 반대로 P 채널 구동 회로(306)의 피모스 트랜지스터(314)는 턴 오프된다. N 채널 구동 회로(308)는 차동 증폭기의 입력에 영향을 미치고 P 채널 구동 회로(306)는 아무런 영향을 미치지 못하여 본 발명에 따른 비교기(304)의 입력단 회로(302)는 등가적으로 도 7(a)에 나타낸 회로와 같이 나타낼 수 있다. 도 7(a)는 VDD/2 < V_COM< VDD 범위 내의 값을 가질 때의 입력단 회로의 등가 회로로서, 차동증폭기(310)의 능동 부하(332)(334)에 N 채널 구동 회로(308)가 결합된 것으로 볼 수 있다.

도 7(a)에서, 엔모스 트랜지스터(322)의 게이트와 노드(350) 사이의 전압 V_GS322와, 엔모스 트랜지스터(326)의 게이트와 노드(350) 사이의 전압 V_GS326은 다음과 같다.

V_GS322> V_GS326일 때 즉 V_INN> V_INP+V_N일 때, 엔모스 트랜지스터(322)의 드레인에 흐르는 전류가 피모스 트랜지스터(326)의 드레인에 흐르는 전류보다 크다. 따라서 노드전압(V_N346)이 노드전압(V_N348)보다 상대적으로 높아서 비교기(304)의 출력신호(OUT)는 로우 레벨이 된다.

반대로, V_GS316> V_GS320즉 V_INN< V_INP+V_N일 때, 엔모스 트랜지스터(326)의 드레인에 흐르는 전류가 피모스 트랜지스터(320)의 드레인에 흐르는 전류보다 크다. 따라서 노드전압(V_N348)이 노드전압(V_N346)보다 높아서 비교기(304)의 출력신호(OUT)는 하이 레벨이 된다. 본 발명의 이와 같은 전압 특성을 도 7(b)에 나타내었다. 도 7(b)에 나타낸 바와 같이, V_INN> V_INP+V_N일 때 출력신호(OUT)가 하이 레벨이 된다.

본 발명에 따른 오프셋 전압을 갖는 비교기는 입력 신호의 공통전압 레벨에 따라 공통전압에 오프셋 전압을 선택적으로 부가함으로써 낮은 공통전압의 입력 신호의 차를 충분히 차동 증폭할 수 있는 장점이 있다.

Claims

공통전압을 갖는 제 1 입력전압과 제 2 입력전압을 비교하여 로우 레벨 또는 하이 레벨의 출력신호를 발생시키는 비교기의 입력단 회로에 있어서,

공통전압 검출신호가 입력되고;

상기 공통전압 검출신호가 로우 레벨일 때 상기 공통전압에 제 1 오프셋 전압을 부가하며;

상기 공통전압 검출신호가 하이 레벨일 때 상기 공통전압에 제 2 오프셋 전압을 부가하고;

상기 제 1 입력전압과 상기 제 2 입력전압의 전압 차를 증폭하여 상기 비교기로 출력하는 비교기의 입력단 회로.
청구항 1에 있어서, 상기 입력단 회로는,

제 1 바이어스 전압 발생기에서 출력되는 제 1 바이어스 전압과 상기 공통전압 검출신호가 입력되고, 상기 공통전압 검출신호가 로우 레벨일 때 활성화되어 상기 공통전압에 제 1 오프셋 전압을 부가하는 제 1 구동 회로와;

제 2 바이어스 전압 발생기에서 출력되는 제 2 바이어스 전압과 상기 공통전압 검출신호가 입력되고, 상기 공통전압 검출신호가 하이 레벨일 때 활성화되어 상기 공통전압에 제 2 오프셋 전압을 부가하는 제 2 구동 회로와;

상기 제 1 구동 회로가 활성화될 때 상기 제 1 구동 회로의 전류원으로 동작하고상기 제 2 구동 회로가 활성화될 때 상기 제 2 구동 회로의 능동 부하로 동작하여 상기 제 1 입력전압과 상기 제 2 입력전압의 전압 차를 증폭하여 상기 비교기로 출력하는 차동 증폭기를 포함하는 비교기의 입력단 회로.
청구항 2에 있어서, 상기 공통전압이 전원전압의 1/2보다 높을 때 상기 공통전압 검출신호가 하이 레벨이 되고, 상기 전원전압의 1/2보다 낮을 때 로우 레벨이 되는 비교기의 입력단 회로.
청구항 2에 있어서, 상기 제 1 구동 회로는,

상기 제 1 바이어스 전압에 의해 제어되는 제 1 피모스 트랜지스터와 상기 공통전압 검출신호에 의해 제어되는 제 2 피모스 트랜지스터가 상기 전원전압에 직렬 연결되는 제 1 직렬 회로와;

상기 제 1 입력전압에 의해 제어되는 제 3 피모스 트랜지스터가 제 1 오프셋 저항을 통하여 상기 제 1 직렬 회로에 연결되고 상기 제 2 입력전압에 의해 제어되는 제 4 피모스 트랜지스터가 상기 제 1 오프셋 저항 및 상기 제 3 피모스 트랜지스터에 병렬 연결되는 제 1 병렬 회로를 포함하는 것이 특징인 비교기의 입력단 회로.
청구항 4에 있어서, 상기 제 1 구동 회로에 입력된 상기 제 1 입력전압의 공통전압 레벨이 상기 제 1 오프셋 저항 양단의 전압 차만큼 하강하여 출력되는 비교기의 입력단 회로.
청구항 2에 있어서, 상기 제 2 구동 회로는,

상기 제 1 바이어스 전압에 의해 제어되는 제 1 엔모스 트랜지스터와 상기 공통전압 검출신호에 의해 제어되는 제 2 엔모스 트랜지스터가 직렬 연결되는 제 2 직렬 회로와;

상기 제 2 입력전압에 의해 제어되는 제 3 엔모스 트랜지스터가 제 2 오프셋 저항을 통하여 상기 제 2 직렬 회로에 연결되고 상기 제 1 입력전압에 의해 제어되는 제 4 엔모스 트랜지스터가 상기 제 2 오프셋 저항 및 상기 제 3 엔모스 트랜지스터와 병렬 연결되어 이루어지는 제 2 병렬 회로를 포함하는 비교기의 입력단 회로.
청구항 6에 있어서, 상기 제 2 구동 회로에 입력된 상기 제 2 입력전압의 공통전압 레벨이 상기 제 2 오프셋 저항 양단의 전압 차만큼 상승하여 출력되는 비교기의 입력단 회로.
청구항 2에 있어서, 상기 차동 증폭기는,

상기 제 1 병렬 회로에 연결되어 상기 제 1 구동회로의 전류원으로 동작하는 제 5 엔모스 트랜지스터와;

상기 제 2 병렬 회로에 연결되어 상기 제 2 구동회로의 능동 부하로 동작하는 다이오드 연결 구조의 제 5 피모스 트랜지스터를 포함하여 이루어지는 비교기의 입력단 회로.
청구항 2에 있어서, 상기 바이어스 전압 발생기는,

능동 부하로 동작하는 제 5 및 제 6 피모스 트랜지스터와;

비반전 입력단에 상기 기준 전압이 입력되고, 반전 입력단은 저항을 통하여 접지에 연결되는 연산 증폭기와;

상기 연산 증폭기의 출력신호에 의해 제어되어 상기 제 1 바이어스 전압을 발생시키는 제 5 엔모스 트랜지스터와;

다이오드 연결된 정전압원으로 동작하여 상기 제 2 바이어스 전압을 발생시키는 제 6 엔모스 트랜지스터를 포함하여 이루어지는 비교기.
청구항 2에 있어서, 상기 공통전압 검출기는,

양단에 상기 제 1 입력전압과 상기 제 2 입력전압을 입력받아 상기 제 1 입력전압과 상기 제 2 입력전압의 직류 공통전압을 검출하는 직렬 저항과;

상기 공통전압을 논리 신호인 공통전압 검출신호로 바꾸어 출력하는 인버터를 포함하여 이루어지는 비교기.
청구항 10에 있어서, 상기 공통전압 검출신호는 상기 공통전압의 레벨이 상기 인버터의 논리 임계전압보다 높을 때 하이 레벨이 되고, 상기 논리 임계전압보다 낮을 때 로우 레벨이 되도록 이루어지는 비교기.