JP7301544B2 - コンパレータ回路 - Google Patents
コンパレータ回路 Download PDFInfo
- Publication number
- JP7301544B2 JP7301544B2 JP2019011215A JP2019011215A JP7301544B2 JP 7301544 B2 JP7301544 B2 JP 7301544B2 JP 2019011215 A JP2019011215 A JP 2019011215A JP 2019011215 A JP2019011215 A JP 2019011215A JP 7301544 B2 JP7301544 B2 JP 7301544B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pmos transistor
- gate
- transistor
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007704 transition Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/78—A comparator being used in a controlling circuit of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Description
図1は、第1の実施形態のコンパレータ回路を示す図である。第1の実施形態は、例えば、入力電圧Vinが参照電圧Vrefよりも低下した場合を、異常として検出する。コンパレータ回路1は、差動対を構成するPMOSトランジスタM1とM2を有する。PMOSトランジスタM1とM2のソースは、電流源12の一端に共通接続される。電流源12の他端は、電源ライン11に接続される。PMOSトランジスタM1のゲートは、NMOSトランジスタM5を介して入力電圧Vinが印加される入力端子100に接続される。PMOSトランジスタM2のゲートは、参照電圧Vrefを供給する参照電圧源3に接続される。
図2は、第2の実施形態のコンパレータ回路を示す図である。既述した実施形態に対応する構成には、同一符号を付し、重複した記載は必要な場合にのみ行う。以降、同様である。第2の実施形態は、入力電圧Vinが参照電圧Vrefより高くなった状態を異常が生じた状態として検出する。
PMOSトランジスタM8のゲート電圧は、参照電圧VrefよりもPMOSトランジスタM8のゲート・ソース間電圧Vgsだけ低い電圧になる。従って、バイアス電圧V2は、Vref-Vgsとなる。
図3は、第3の実施形態のコンパレータ回路を示す図である。本実施形態は、既述した第1の実施形態のコンパレータ回路1と第2の実施形態のコンパレータ回路2を備える。夫々のコンパレータ回路1と2の構成と動作は既述した通りである。
Claims (5)
- 差動対を構成する第1と第2のPMOSトランジスタと、
入力端子と前記第1のPMOSトランジスタのゲート間に主電流路が接続される第1のスイッチングトランジスタと、
前記第2のPMOSトランジスタのゲートに参照電圧を印加する電圧源と、
前記第1のスイッチングトランジスタの制御電極に第1のバイアス電圧を印加する第1のバイアス回路と、を具備し、
前記第1のバイアス回路は、ダイオード接続されたトランジスタと定電流源を有し、前記ダイオード接続されたトランジスタのドレインとゲートは前記定電流源の一端に接続され、ソースは前記電圧源に接続される、
ことを特徴とするコンパレータ回路。 - 前記第1のスイッチングトランジスタはNMOSトランジスタで構成され、前記第1のバイアス電圧は前記参照電圧よりも所定の電圧だけ高く設定されることを特徴とする請求項1に記載のコンパレータ回路。
- 前記第1のスイッチングトランジスタはPMOSトランジスタで構成され、前記第1のバイアス電圧は前記参照電圧よりも所定の電圧だけ低く設定されることを特徴とする請求項1に記載のコンパレータ回路。
- 前記第1と第2のPMOSトランジスタのドレインと接地間に、夫々の主電流路が接続される第4と第5のNMOSトランジスタを有するカレントミラー回路を具備することを特徴とする請求項1から3のいずれか一項に記載のコンパレータ回路。
- 差動対を構成する第3と第4のPMOSトランジスタと、
前記入力端子と前記第3のPMOSトランジスタのゲート間に主電流路が接続される第2のスイッチングトランジスタと、
前記第4のPMOSトランジスタのゲートに参照電圧を印加する第2の電圧源と、
前記第2のスイッチングトランジスタの制御電極に第2のバイアス電圧を印加する第2のバイアス回路と、
を具備することを特徴とする請求項1から4のいずれか一項に記載のコンパレータ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019011215A JP7301544B2 (ja) | 2019-01-25 | 2019-01-25 | コンパレータ回路 |
US16/520,116 US11101780B2 (en) | 2019-01-25 | 2019-07-23 | Comparator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019011215A JP7301544B2 (ja) | 2019-01-25 | 2019-01-25 | コンパレータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020120320A JP2020120320A (ja) | 2020-08-06 |
JP7301544B2 true JP7301544B2 (ja) | 2023-07-03 |
Family
ID=71732782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019011215A Active JP7301544B2 (ja) | 2019-01-25 | 2019-01-25 | コンパレータ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11101780B2 (ja) |
JP (1) | JP7301544B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001285037A (ja) | 2000-03-28 | 2001-10-12 | Fuji Electric Co Ltd | コンパレータ |
JP2005516443A (ja) | 2002-01-22 | 2005-06-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制限半導体パスゲート回路 |
JP2007173823A (ja) | 2005-12-20 | 2007-07-05 | Internatl Rectifier Corp | 入力電圧感知回路 |
JP2017079431A (ja) | 2015-10-21 | 2017-04-27 | 株式会社東芝 | 電圧比較回路 |
CN207385976U (zh) | 2017-05-25 | 2018-05-22 | 商丘工学院 | 电雷管电阻检测仪 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69309337T2 (de) * | 1992-02-03 | 1997-10-23 | Philips Electronics Nv | Komparatorschaltung mit Eingangssignaldämpfungsglied |
JPH0989944A (ja) * | 1995-09-28 | 1997-04-04 | Yokogawa Electric Corp | ウインドーコンパレータ |
JP3161600B2 (ja) * | 1997-09-12 | 2001-04-25 | 日本電気株式会社 | 半導体集積回路 |
JPH11202004A (ja) * | 1998-01-16 | 1999-07-30 | Toyota Autom Loom Works Ltd | コンパレータ回路 |
GB2336958B (en) * | 1998-05-01 | 2003-04-23 | Sgs Thomson Microelectronics | Comparators |
JP2001036397A (ja) * | 1999-07-22 | 2001-02-09 | Sanyo Electric Co Ltd | 入力バッファ |
US6784700B1 (en) * | 2002-09-03 | 2004-08-31 | Cypress Semiconductor Corporation | Input buffer circuit |
JP2004282121A (ja) | 2003-03-12 | 2004-10-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路及び差動増幅器 |
US8659322B2 (en) | 2011-01-28 | 2014-02-25 | Freescale Semiconductor, Inc. | Memory having a latching sense amplifier resistant to negative bias temperature instability and method therefor |
JP2012199664A (ja) | 2011-03-18 | 2012-10-18 | Seiko Epson Corp | 差動増幅回路及び集積回路装置 |
CN104052484B (zh) * | 2013-03-11 | 2019-03-08 | 恩智浦美国有限公司 | 控制比较器输入偏移电压的装置 |
-
2019
- 2019-01-25 JP JP2019011215A patent/JP7301544B2/ja active Active
- 2019-07-23 US US16/520,116 patent/US11101780B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001285037A (ja) | 2000-03-28 | 2001-10-12 | Fuji Electric Co Ltd | コンパレータ |
JP2005516443A (ja) | 2002-01-22 | 2005-06-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電圧制限半導体パスゲート回路 |
JP2007173823A (ja) | 2005-12-20 | 2007-07-05 | Internatl Rectifier Corp | 入力電圧感知回路 |
JP2017079431A (ja) | 2015-10-21 | 2017-04-27 | 株式会社東芝 | 電圧比較回路 |
CN207385976U (zh) | 2017-05-25 | 2018-05-22 | 商丘工学院 | 电雷管电阻检测仪 |
Also Published As
Publication number | Publication date |
---|---|
US11101780B2 (en) | 2021-08-24 |
US20200244238A1 (en) | 2020-07-30 |
JP2020120320A (ja) | 2020-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7417415B2 (en) | Voltage-controlled current source | |
US20160357206A1 (en) | Ldo regulator with improved load transient performance for internal power supply | |
US7932707B2 (en) | Voltage regulator with improved transient response | |
US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
US8368429B2 (en) | Hysteresis comparator | |
US9455628B2 (en) | Voltage regulator with overshoot suppression circuit and capability to stop overshoot suppression | |
JP6498503B2 (ja) | 電流検出回路 | |
US9882487B2 (en) | Voltage regulator having wide common voltage operating range and operating method thereof | |
US20160342171A1 (en) | Voltage regulator | |
US10444777B2 (en) | Reverse-current-prevention circuit and power supply circuit | |
JP7131965B2 (ja) | ボルテージディテクタ | |
US20160218715A1 (en) | Differential output buffer | |
US10551860B2 (en) | Regulator for reducing power consumption | |
JP7301544B2 (ja) | コンパレータ回路 | |
KR20200047349A (ko) | 기준 전압 회로 및 파워 온 리셋 회로 | |
US10007283B2 (en) | Voltage regulator | |
US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
US10915132B1 (en) | Sub-threshold region based low dropout regulator | |
US10476447B2 (en) | Source follower | |
US7961037B2 (en) | Intermediate potential generation circuit | |
US10571946B2 (en) | Constant voltage output circuit | |
JP2018205814A (ja) | 電源回路 | |
JP2020022103A (ja) | 差動増幅回路を備える装置 | |
US10877504B2 (en) | Low-voltage reference current circuit | |
JP2017201451A (ja) | 安定化電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7301544 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |