JP2012251830A - 半導体装置、ｅｃｕ、ｅｃｕを備えた自動車 - Google Patents

Abstract

【課題】天絡により検出端子電圧が高電位になったときに発生する検出端子入力電流を抑制する。
【解決手段】一つの実施形態によれば、半導体装置は、閾値生成部、第１の抵抗、検出部、及び検出出力部が設けられる。閾値生成部は、設定電圧を生成し、設定電圧を第１の電流として変換する。第１の抵抗は一端が検出端子に接続される。検出部は、第１の抵抗の他端に接続され、第１の電流が検出され、検出端子に印加される印加電圧が高電位側電源電圧の所定倍以上のときに、検出端子側から第１の抵抗側へ一定な検出端子入力電流を流す。検出出力部は、検出部の出力信号が入力され、印加電圧が高電位側電源電圧の所定倍未満のときに検出出力端子に高電位側電源電圧を出力し、印加電圧が高電位側電源電圧の所定倍以上のときに検出出力端子に低電位側電源電圧を出力する。
【選択図】 図１

Description

本発明の実施形態は、半導体装置、ＥＣＵ、ＥＣＵを備えた自動車に関する。

車載などの電子システムでは、バッテリや電池パックから比較的電圧の低い複数の電圧が生成される。生成される複数の電圧は電子機器に適用される。車載用ドライバでは、バッテリや電池パックなどから発生される比較的高電圧を有する電源による万が一の天絡を検知し、ＥＣＵ（electronic control unit）などで制御される回路部を天絡による破壊から保護する電圧検出回路が設けられる。電圧検出回路は抵抗分割回路や検知コンパレータを備えている。

バッテリや電池パックによる天絡により検出端子電圧が高電圧になると検出端子入力電流が発生する。検出端子入力電流は、検出端子電圧が高電圧になるほど増加するという問題点がある。また、検出端子電圧が所定の電圧以上の高電圧になると検知コンパレータの耐圧を超えてしまい、検知コンパレータが劣化或いは破壊するという問題点がある。検知コンパレータの劣化或いは破壊対策としてダイオードクランプ回路を追加すると検出端子入力電流が増大するという問題点がある。

特開２０００−６５８７０号公報

本発明は、天絡により検出端子電圧が高電位になったときに発生する検出端子入力電流を抑制することができる半導体装置、ＥＣＵ、ＥＣＵを備えた自動車を提供することにある。

一つの実施形態によれば、半導体装置は、閾値生成部、第１の抵抗、検出部、及び検出出力部が設けられる。閾値生成部は、高電位側電源と低電位側電源の間に設けられ、設定電圧を生成し、設定電圧を第１の電流として変換する。第１の抵抗は一端が検出端子に接続される。検出部は、高電位側電源と低電位側電源の間に設けられ、第１の抵抗の他端に接続され、第１の電流が検出され、検出端子に印加される印加電圧が高電位側電源電圧の所定倍以上のときに、検出端子側から第１の抵抗側へ一定な検出端子入力電流を流す。検出出力部は、高電位側電源と低電位側電源の間に設けられ、検出部の出力信号が入力され、検出端子の電圧が高電位側電源電圧の所定倍未満のときに検出出力端子に第１の信号を出力し、印加電圧が高電位側電源電圧の所定倍以上のときに検出出力端子に第２の信号を出力する。

他の実施形態によれば、ＥＣＵは、出力ドライブ部、電圧検出回路、及び前記出力ドライブ部を制御する制御部が設けられる。ＥＣＵは、前記出力ドライブ部から出力ドライブ信号を出力する。出力ドライブ部は検出端子を介して制御対象部を動作する出力ドライブ信号を出力する。電圧検出回路は閾値生成部、第１の抵抗、検出部、及び検出出力部を有する。閾値生成部は高電位側電源と低電位側電源の間に設けられ、高電位側電源電圧よりも低い設定電圧を生成し、設定電圧を第１の電流として変換する。第１の抵抗は一端が検出端子に接続される。検出部は高電位側電源と低電位側電源の間に設けられ、第１の抵抗の他端に接続され、第１の電流が検出され、検出端子に印加される印加電圧が（高電位側電源電圧＋設定電圧）以上のときに、検出端子側から第１の抵抗側へ一定な検出端子入力電流を流す。検出出力部は高電位側電源と低電位側電源の間に設けられ、検出部の出力信号が入力され、印加電圧が（高電位側電源電圧＋設定電圧）未満のときに検出出力端子に第１の信号を出力し、印加電圧が（高電位側電源電圧＋設定電圧）以上のときに検出出力端子に第２の信号を出力する。制御部は検出出力端子を介して検出出力部から出力される信号が入力され、検出端子に印加された電圧が（高電位側電源電圧＋設定電圧）以上のときに出力ドライブ部の動作を停止する制御信号を出力する。

他の実施形態によれば、ＥＣＵを備えた自動車は、エンジン、タイヤ、バッテリ或いは電池パック、ＥＣＵ、及びＥＣＵによる制御対象部を有する。ＥＣＵは出力ドライブ部、電圧検出回路、及び前記出力ドライブ部を制御する制御部を有する。出力ドライブ部は検出端子を介して制御対象部を動作する出力ドライブ信号を出力する。電圧検出回路は高電位側電源と低電位側電源の間に設けられ、検出端子に印加される印加電圧が（高電位側電源電圧＋設定電圧）以上のときに、検出端子側から第１の抵抗側へ一定な検出端子入力電流を流し、検出出力端子から低電位側電源電圧を出力し、検出端子に印加される印加電圧が（高電位側電源電圧＋設定電圧）未満のときに、検出出力端子から第１の信号を出力する。制御部は検出出力端子から第１の信号が入力されたときに出力ドライブ部を動作する制御信号を出力し、検出出力端子から第２の信号が入力されたときに、出力ドライブ信号の出力を停止する制御信号を出力ドライブ部に出力し、制御対象部の動作を停止する。

第一の実施形態に係る電圧検出回路の構成を示す回路図である。 比較例の電圧検出回路の構成を示す回路図である。 第一の実施形態に係る電圧検出回路が天絡した場合を示す図である。 第一の実施形態に係る電圧検出回路のトランジスタに高電圧が印加されるのを説明する図である。 第一の実施形態に係る電源電圧と閾値の関係を説明する図である。 第一の実施形態に係る検出端子電圧に対する特性変化を説明する図である。 第二の実施形態に係る電圧検出回路の構成を示す回路図である。 第三の実施形態に係る電圧検出回路の構成を示す回路図である。 実施形態に係るＥＣＵを備えた自動車の概略構成を示す図である。 実施形態に係るＥＣＵ、制御対象部、ワイヤーハーネスを示す概略図である。

以下本発明の実施形態について図面を参照しながら説明する。

（第一の実施形態）
まず、実施形態に係る半導体装置、ＥＣＵ、ＥＣＵを備えた自動車について、図９及び図１０を参照して説明する。図９はＥＣＵを備えた自動車の概略構成を示す図である。図１０はＥＣＵ、制御対象部、ワイヤーハーネスを示す概略図である。

図９に示すように、自動車２００には、タイヤ２１、エンジン２２、電源２３、ＥＣＵ２４、センサ３１乃至３４、スイッチ３５、モータ３６、モータ３７、ミラー３８、及びミラー３９が設けられる。

ＥＣＵ２４（electronic control unit 自動車向け電子制御装置）は、自動車２００内での電子制御を行う。自動車２００には、タイヤ２１が通常４箇所配置される。電源２３は、バッテリ或いは電池パックから構成される。バッテリでは１２Ｖの高電位側電源が発生され、電池パックでは数十Ｖから数百Ｖの高電位側電源が発生される。エンジン２２は、電源２３から高電位側電源が供給され、ＥＣＵ２４により動作が制御される。センサ３１乃至３４、スイッチ３５、モータ３６、モータ３７は、ＥＣＵ２４により動作が制御される。

図１０に示すように、ＥＣＵ２４には、レギュレータ５１、ドライバ５２、ＭＣＵ５３が設けられる。ＥＣＵ２４には、電源２３から高電位側電源Ｖｃｃが供給される。

レギュレータ５１は、電源２３から高電位側電源Ｖｃｃが入力され、降圧された高電位側電源Ｖｄｄを生成する。レギュレータ５１は、例えば同期整流型降圧スイッチングレギュレータである。

半導体装置としてのドライバ５２は、高電位側電源Ｖｄｄが供給される。ドライバ５２には、出力ドライブ部６１及び電圧検出回路９０が設けられる。出力ドライブ部６１は、検出端子Ｐａｄ１に接続される信号線ＳＬ１を介して出力ドライブ信号Ｓｏｕｔ２を出力する。出力ドライブ信号Ｓｏｕｔ２は、ＥＣＵ２４で制御される制御対象部４２のモータ３６及びモータ３７に入力される。モータ３６及びモータ３７は、出力ドライブ信号Ｓｏｕｔ２により動作が制御される。モータ３６及びモータ３７は、例えばパワーウインド用モータ或いはミラー３８及びミラー３９の角度調整用モータなどであり、比較的低電圧で動作するモータである。

高電位側電源Ｖｃｃ、高電位側電源Ｖｄｄ、低電位側電源（接地電位）Ｖｓｓなどの各種電源線、及びＥＣＵ２４から出力される出力ドライブ信号Ｓｏｕｔ２を伝送する信号線ＳＬ１を含む各種信号線は、ＥＣＵ２４に接続されるワイヤーハーネス４１を介して自動車２００内の各種機器や回路に供給される。

電圧検出回路９０には、抵抗Ｒ１、検出端子Ｐａｄ１、検出出力端子Ｐａｄ２が設けられる(詳細な回路構成は後述する)。電圧検出回路９０は、天絡したとき（例えば、信号線ＳＬ１が高電位側電源Ｖｃｃに接触したとき）、その電圧を検出端子Ｐａｄ１で検知し、検出出力端子Ｐａｄ２から検出出力信号Ｓｏｕｔ１を出力する。電圧検出回路９０は、天絡検出と回路保護の役目を行う。

制御部としてのＭＣＵ（microcontroller unit）５３は、自動車２００内の各種機器や回路を制御する比較的低電圧の制御信号を生成する。ＭＣＵ５３は、例えば検出出力端子Ｐａｄ２を介して検出出力信号Ｓｏｕｔ１が入力され、制御信号Ｓｓｇ１をドライバ５２に出力する。ＭＣＵ５３は、電圧検知回路９０で天絡が検知されたときにディセーブル状態の制御信号Ｓｓｇ１をドライバ５２に出力し、ドライバ５２の動作を停止する。ドライバ５２の動作の停止により、モータ３６及びモータ３７に出力ドライブ信号Ｓｏｕｔ２が入力されなくなる。そのため、モータ３６及びモータ３７の天絡による誤動作や内部回路の破壊等が防止される。ＭＣＵ５３は、電圧検知回路９０で天絡が検知されない通常動作のときにイネーブル状態の制御信号Ｓｓｇ１をドライバ５２に出力し、ドライバ５２を動作させる。

次に、半導体装置としてのドライバ５２に設けられる電圧検出回路について、図面を参照して説明する。図１は電圧検出回路の構成を示す回路図である。図２は比較例の電圧検出回路の構成を示す回路図である。本実施形態の電圧検出回路では、閾値生成部で設定電圧を生成した後に電流に変換し、検出部で検出端子に接続される抵抗の両端間の電圧差を制御することにより、天絡した場合に発生する検出端子入力電流を抑制している。

図１に示すように、電圧検出回路９０には、閾値生成部１、検出部２、検出出力部３、抵抗Ｒ１、検出端子Ｐａｄ１、及び検出出力端子Ｐａｄ２が設けられる。電圧検出回路９０近傍には、高電位側電源Ｖｃｃが供給される電源線が配置される。高電位側電源Ｖｃｃは、電圧検知回路９０に供給される高電位側電源Ｖｄｄよりも高電位に設定される。

電圧検出回路９０は、例えば高電位側電源Ｖｃｃの接触によるドライバの天絡等の電圧検出回路として使用される。電圧検出回路９０は、高電位側電源Ｖｃｃによる天絡発生のときに検出端子Ｐａｄ１で高電位側電源Ｖｃｃを検知し、検出出力端子Ｐａｄ２から出力される検出出力信号Ｓｏｕｔ１を低電位側電源（接地電位）Ｖｓｓレベルに設定してドライバ５２や出力ドライブ電流Ｓｏｕｔ２で動作する制御対象部４２などを保護する役目をする。このドライバは、ステッピングモータドライバ、Ｈブリッジドライバ、或いは出力ドライバなどである。

閾値生成部１には、トランジスタＴＲ１乃至４、抵抗Ｒ２乃至５が設けられる。閾値生成部１は、設定電圧を生成し、設定電圧を電流Ｉａに変換する。

抵抗Ｒ２は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ１に接続される。抵抗Ｒ３は一端がノードＮ１に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。抵抗Ｒ２及びＲ３は、抵抗分割回路として動作し、抵抗Ｒ２の両端間に高電位側電源Ｖｄｄ電圧の（１／ｎ）の設定電圧（ただし、ｎ＞１）を発生する。以降の説明においては、検出端子Ｐａｄ１が天絡したと判断する場合を、一例として、検出端子Ｐａｄ１の電圧が高電位側電源Ｖｄｄ電圧の１．１倍｛１＋（１／ｎ）｝以上になった場合として説明するため、ここでは、抵抗Ｒ２と抵抗Ｒ３の抵抗値及び抵抗比を所定の値に設定することにより、ｎの値を１０に設定し、抵抗Ｒ２の両端間に高電位側電源Ｖｄｄ電圧の１０％の設定電圧を発生している。

トランジスタＴＲ１は、ＮＰＮトランジスタである。トランジスタＴＲ１は、コレクタ（第１の端子）が高電位側電源Ｖｄｄに接続され、ベース（制御端子）がノードＮ１に接続され、エミッタ（第２の端子）がノードＮ２に接続される。抵抗Ｒ４は、一端がノードＮ２に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。

抵抗Ｒ５は、一端が高電位側電源Ｖｄｄに接続される。抵抗Ｒ５の一端から他端側に電流Ｉａが流れる。トランジスタＴＲ２は、ＰＮＰトランジスタである。トランジスタＴＲ２は、エミッタ（第１の端子）が抵抗Ｒ５の他端に接続され、ベース（制御端子）がノードＮ２に接続され、コレクタ（第２の端子）がノードＮ３に接続される。トランジスタＴＲ３は、ＮＰＮトランジスタである。トランジスタＴＲ３は、コレクタ（第１の端子）がノードＮ３に接続され、ベース（制御端子）がノードＮ４に接続され、エミッタ（第２の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。トランジスタＴＲ４は、ＮＰＮトランジスタである。トランジスタＴＲ４は、コレクタ（第１の端子）が高電位側電源Ｖｄｄに接続され、ベース（制御端子）がノードＮ３に接続され、エミッタ（第２の端子）がノードＮ４に接続される。

トランジスタＴＲ３及びＴＲ４は、カレントミラー回路を構成している。高電位側電源Ｖｄｄが供給されると、トランジスタＴＲ３及びＴＲ４は動作する。トランジスタＴＲ４は、電流増幅率（ｈｆｅ）が増大した場合のベース電流の低下、アーリー電圧の低下によるベース電流のバラツキなどの補正を行い、一定なベース電流がノードＮ４に流れるようにする。ベースがコレクタに接続されるトランジスタＴＲ３のみ用いた場合に比較し、安定したカレントミラー回路が実現できる。

閾値生成部１は、抵抗Ｒ２の両端間の設定電圧をトランジスタＴＲ１及びトランジスタＴＲ２で折り返し、抵抗Ｒ５で設定電圧を電流Ｉａに変換している。

抵抗Ｒ１は、一端が検出端子Ｐａｄ１に接続され、他端が検出部２のノードＮ８に接続される。ここで、抵抗Ｒ１と閾値生成部１の抵抗Ｒ５は、同一な抵抗値に設定している。

検出部２には、トランジスタＴＲ５乃至１０、ダイオードＤ１、及びダイオードＤ２が設けられる。検出部２は、天絡したときに、抵抗Ｒ１の両端間の電圧を抵抗Ｒ２の両端間の設定電圧と同じ値になるように設定している。

ダイオードＤ１は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ１は、高電位側電源ＶｄｄとノードＮ５の間に設けられる。ダイオードＤ２は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２は、ノードＮ８とノードＮ９の間に設けられる。

トランジスタＴＲ５は、Ｎｃｈ パワーＭＯＳトランジスタである。トランジスタＴＲ５は、ドレイン（第１の端子）がノードＮ５に接続され、ゲート（制御端子）が高電位側電源Ｖｄｄに接続され、ソース（第２の端子）がノードＮ６に接続される。トランジスタＴＲ５は、高電位側電源Ｖｄｄが供給されているときオンする。

トランジスタＴＲ６は、Ｎｃｈ パワーＭＯＳトランジスタである。トランジスタＴＲ６は、ドレイン（第１の端子）がノードＮ９に接続され、ゲート（制御端子）が高電位側電源Ｖｄｄに接続され、ソース（第２の端子）がノードＮ１０に接続される。トランジスタＴＲ６は、高電位側電源Ｖｄｄが供給され、検出端子Ｐａｄ１が所定の電圧以上になるとオンする。

ここで、パワーＭＯＳトランジスタとは、ＤＭＯＳやトレンチパワーＭＯＳなどをいう。パワーＭＯＳトランジスタは、比較的低電圧で動作するロジック系のＭＯＳトランジスタと比較し、ゲート−ドレイン間耐圧、ゲート−ソース間耐圧、ゲート−基板間耐圧、及びドレイン−ソース間耐圧を高く設定することができる。このため、高電圧が印加されても素子の劣化や破壊を大幅に抑制することができる。

トランジスタＴＲ７は、Ｐｃｈ ＭＯＳトランジスタである。トランジスタＴＲ７は、ソース（第１の端子）がノードＮ６に接続され、ゲート（制御端子）がドレイン（第２の端子）及びノードＮ７に接続される。トランジスタＴＲ８は、Ｐｃｈ ＭＯＳトランジスタである。トランジスタＴＲ８は、ソース（第１の端子）がノードＮ１０に接続され、ゲート（制御端子）がトランジスタＴＲ７のゲート（制御端子）に接続され、ドレイン（第２の端子）がノードＮ１１に接続される。

トランジスタＴＲ７及びＴＲ８は、カレントミラー回路を構成する。トランジスタＴＲ７及びＴＲ８には、ＭＯＳトランジスタの代わりに、ＭＩＳトランジスタ或いはジャンクションＦＥＴを用いてもよい。ここでは、トランジスタＴＲ７及びＴＲ８は、従来の電圧検出回路に使用される検知コンパレータと同様な動作をする。従って、ベース電流が流れるＮＰＮトランジスタやＰＮＰトランジスタを使用するのは好ましくない。

トランジスタＴＲ９は、ＮＰＮトランジスタである。トランジスタＴＲ９は、コレクタ（第１の端子）がノードＮ７に接続され、ベース（制御端子）がノードＮ４及びトランジスタＴＲ３のベース（制御端子）に接続され、エミッタ（第２の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。トランジスタＴＲ９は、トランジスタＴＲ３とカレントミラー回路を構成し、低電位側電源（接地電位）Ｖｓｓ側に電流Ｉｂを流す。

トランジスタＴＲ１０は、ＮＰＮトランジスタである。トランジスタＴＲ１０は、コレクタ（第１の端子）がノードＮ１１に接続され、ベース（制御端子）がノードＮ４及びトランジスタＴＲ３のベース（制御端子）に接続され、エミッタ（第２の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。トランジスタＴＲ１０は、トランジスタＴＲ３とカレントミラー回路を構成し、トランジスタＴＲ６がオンすると低電位側電源（接地電位）Ｖｓｓ側に電流Ｉｃを流す。

検出出力部３には、トランジスタＴＲ１１及びＴＲ１２、抵抗Ｒ６及びＲ７が設けられる。検出出力部３は、検出端子Ｐａｄ１に印加される電圧が高電位側電源Ｖｄｄ電圧の１．１倍｛１＋（１／ｎ）、ｎが１０のとき｝未満のとき、高電位側電源Ｖｄｄ電圧の検出出力信号Ｓｏｕｔ１を検出出力端子Ｐａｄ２に出力する。検出出力部３は、電圧検出回路９０が天絡を検知したとき［検出端子Ｐａｄ１に印加される電圧が高電位側電源Ｖｄｄ電圧の１．１倍｛１＋（１／ｎ）、ｎが１０のとき｝以上のとき］、低電位側電源（接地電位）Ｖｓｓ電圧の検出出力信号Ｓｏｕｔ１を検出出力端子Ｐａｄ２に出力する。

トランジスタＴＲ１１は、Ｎｃｈ ＭＯＳトランジスタである。トランジスタＴＲ１１は、ドレイン（第１の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がノードＮ１１に接続され、ソース（第２の端子）がノードＮ１２に接続される。抵抗Ｒ６は、一端がノードＮ１２に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。

抵抗Ｒ７は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ１３に接続される。トランジスタＴＲ１２は、ＮＰＮトランジスタである。トランジスタＴＲ１２は、コレクタ（第１の端子）がノードＮ１３に接続され、ベース（制御端子）がノードＮ１２に接続され、エミッタ（第２の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。トランジスタＴＲ１２のドレイン側（ノードＮ１３側）から検出出力信号Ｓｏｕｔ１が出力される。

図２に示すように、比較例の電圧検出回路１００には、電源５、コンパレータ６、抵抗Ｒａ、抵抗Ｒｂ、ダイオードＤａ、検出端子Ｐａｄ１、及び検出出力端子Ｐａｄ２が設けられる。電圧検出回路１００近傍には、高電位側電源Ｖｃｃが供給される電源線が配置される。

抵抗Ｒａは、一端が検出端子Ｐａｄ１に接続され、他端がノードＮａに接続される。抵抗Ｒｂは、一端がノードＮａに接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。抵抗Ｒａ及びＲｂは、抵抗分割回路として動作し、ノードＮａから抵抗分割された電圧を出力する。ノードＮａの電圧は、検出端子Ｐａｄ１の電圧によって変化する。

ダイオードＤａは、カソードがノードＮａに接続され、アノードが低電位側電源（接地電位）Ｖｓｓに接続される。ダイオードＤａは、電圧検出回路１００が天絡されて（例えば、検出端子Ｐａｄ１が高電位側電源Ｖｃｃになったとき）、コンパレータ６に高電圧が印加されないようにノードＮａが所定電圧以上の電圧になるのを防ぐ（ダイオードクランプ回路として機能する）。

電源５は、コンパレータ６の入力側の（−）ポートと低電位側電源（接地電位）Ｖｓｓの間に設けられ、基準電圧Ｖｒｅｆを発生する。

検知コンパレータとしてのコンパレータ６は、高電位側電源Ｖｄｄと低電位側電源（接地電位）Ｖｓｓの間に設けられる。コンパレータ６は、入力側の（＋）ポートがノードＮａに接続され、入力側の（−）ポートに基準電圧Ｖｒｅｆが入力され、比較増幅した信号を検出出力信号Ｓｏｕｔ１として検出出力端子Ｐａｄ２に出力する。

検出端子Ｐａｄ１が所定電圧未満のとき、コンパレータ６は比較増幅した検出出力信号Ｓｏｕｔ１を出力し、電圧検出回路１００が天絡されて検出端子Ｐａｄ１が所定電圧以上のとき、コンパレータ６は低電位側電源（接地電位）Ｖｓｓの検出出力信号Ｓｏｕｔ１を出力する。

このため、比較例の電圧検出回路１００では、天絡されて検出端子Ｐａｄ１の電圧が上昇するにつれて検出端子Ｐａｄ１側から抵抗Ｒａ側に流れる検出端子入力電流が増大する。例えば高電位側電源Ｖｃｃが４０Ｖの場合、検出端子入力電流として数十μＡ以上の電流が流れる。また、ダイオードクランプ回路であるダイオードＤａが機能すると検出端子入力電流が更に増大する。

次に、検出端子に接続する線が天絡した場合について図３乃至６を参照して説明する。図３は電源検出回路が天絡した場合を示す図である。図３に示すように、電圧検出回路９０では、検出端子Ｐａｄ１が高電位側電源Ｖｃｃと接触すると、高電位側電源Ｖｃｃと高電位側電源Ｖｄｄの関係が
Vcc＞＞Vdd・・・・・・・・・・・・・・・・・式（１）
に設定されているので、電圧検出回路９０で天絡が発生する。ここで、例えば高電位側電源Ｖｄｄが５Ｖに設定され、高電位側電源Ｖｃｃが４０Ｖ（電池パック）に設定されている。

電圧検出回路９０が天絡されると、検出端子Ｐａｄ１側から抵抗Ｒａ側に検出端子入力電流Ｉｉｎが流れ始める。トランジスタＴＲ６がオンするとトランジスタＴＲ３及びＴＲ１０から構成するカレントミラー回路が動作して検出端子入力電流Ｉｉｎが電流Ｉｃレベルとなる。

図４は電圧検出回路のトランジスタに高電圧が印加されるのを説明する図である。図４に示すように、電圧検出回路９０が天絡されると、抵抗Ｒ１の一端が高電位側電源Ｖｃｃ電圧となり、ノードＮ９（トランジスタＴＲ６のドレイン）に抵抗Ｒ１及びダイオードＤ２を介して高電圧が印加される。このとき、トランジスタＴＲ６のドレイン−基板間、ドレイン−ソース間、及びドレイン−ゲート間に高電圧が印加される。

ところが、トランジスタＴＲ６には、Ｎｃｈ パワーＭＯＳトランジスタを用いているのでドレイン側に高電圧が印加されても、特性の劣化や破壊の発生を防止することが出来る。

なお、Ｐｂ（鉛）バッテリの場合は高電位側電源Ｖｃｃが１２Ｖ、多段セルの電池パックの場合は高電位側電源Ｖｃｃが１４４Ｖの場合などがある。いずれの場合でも、高電位側電源Ｖｃｃ以上の耐圧を有する高耐圧のパワーＭＯＳトランジスタをトランジスタＴＲ６に用いることにより、トランジスタＴＲ６の特性劣化や破壊の発生を防止することが出来る。

図５は電源電圧と閾値の関係を説明する図である。図５に示すように、例えば高電位側電源Ｖｄｄ電圧が５Ｖのときに、電圧検出回路９０に供給される高電位側電源Ｖｄｄ電圧が±１０％変化しても閾値の変化は非常に小さく、閾値は略１．１に設定されている。この設定は、天絡が発生して検出端子Ｐａｄ１に閾値電圧（５．５Ｖ）以上の電圧が印加されたとき、検出出力端子Ｐａｄ２から出力される検出出力電圧Ｖｏｕｔ１を低電位側電源（接地電位）Ｖｓｓレベルに設定するためのものである。天絡された場合、抵抗Ｒ１の両端間には高電位側電源Ｖｄｄ電圧の１０％が印加される。

図６は検出端子電圧に対する特性変化を説明する図である。図６は、検出端子Ｐａｄ１に直線的に電圧が昇圧される検出端子電圧Ｖｐａｄ１が印加された場合の特性図である。図中の第１の領域が通常動作領域である。図中の第２の領域が天絡の発生したときの動作領域である。

図６に示すように、検出端子電圧Ｖｐａｄ１が第１の領域の低電圧領域では逆バイアスとなり、検出端子入力電流Ｉｉｎは流れない。すなわち、検出出力端子Ｖｐａｄ１が高電位側電源Ｖｄｄの１．１倍（閾値５．５Ｖ）未満の第１の領域では、検出出力部３のトランジスタＴＲ１１、ＴＲ１２はオフであり、検出出力信号Ｓｏｕｔ１として出力される検出出力電圧Ｖｏｕｔ１は高電位側電源Ｖｄｄ電圧（５Ｖ）となっている。検出端子電圧Ｖｐａｄ１が上昇し、閾値電圧（５．５Ｖ）に近づくと検出端子入力電流Ｉｉｎが流れ始める。

検出部２の高電位側電源Ｖｄｄ電圧とノードＮ７間の基準電圧Ｖｒｅｆ、電流Ｉ（ＴＲ５）は、
Vref=Vf(D1)+{Ron(TR5)×I(TR5)}+Vth(TR7)・・・・・式（２）
I(TR5)=[Vdd×{r2/(r2+r3)}]／r5 ・・・・・・・・・式（３）
と表される。ここで、Ｖｆ（Ｄ１）はダイオードＤ１の順方向電圧、Ｒｏｎ（ＴＲ５）は トランジスタＴＲ５のオン抵抗、I（ＴＲ５）はトランジスタＴＲ５に流れる電流、Ｖｔｈ（ＴＲ７）はトランジスタＴＲ７の閾値電圧、ｒ２は抵抗Ｒ２の抵抗値、ｒ３は抵抗Ｒ３の抵抗値、ｒ５は抵抗Ｒ５の抵抗値である。

検出部２の高電位側電源Ｖｄｄ電圧とノードＮ７間の電位差Ｖｄｎ７が基準電圧Ｖｒｅｆに近づくと、検出端子入力電流Ｉｉｎが流れ始める。

ベース接地のダイオードＤ２に例えば電流Ｉｃの（１／２）の電流Ｉ１が流れるときの検出端子Ｐａｄ１とノードＮ１１の間の電位差Vpn11は、
Vpn11=Vf(D2)+{(Ron(TR6)×I1)/2}+Vth(TR8)+{(r1×I1)/2}・・・式（４）
と表される。

例えば、高電位側電源Ｖｃｃが４０Ｖ、高電位側電源Ｖｄｄが５Ｖ、天絡判断の閾値電圧が５．５Ｖに設定されたとき、ベース接地のダイオードＤ２は、電流Ｉｃが（１／２）になると順方向電圧Ｖｆは電流Ｉｃのときよりも１８ｍＶ低下する。このため、検出端子電圧Ｖｐａｄ１が閾値（５．５V）から４０ｍＶ低い電圧のときに、検出端子入力電流Ｉｉｎである電流Ｉ１は電流Ｉｃの（１／２）だけ流れる。

検出端子電圧Ｖｐａｄ１が高電位側電源Ｖｄｄの１．１倍（閾値電圧５．５Ｖ）になると、トランジスタＴＲ６がオンし、トランジスタＴＲ３及びＴＲ１０から構成されるカレントミラー回路が動作して検出出力部３から検出出力信号Ｓｏｕｔ１として出力される検出出力電圧Ｖｏｕｔ１は低電位側電源（接地電位）Ｖｓｓ電圧となる。

検出端子電圧Ｖｐａｄ１が高電位側電源Ｖｄｄの１．１倍（閾値電圧５．５Ｖ）以上になると、抵抗Ｒ５と抵抗Ｒ１が同一の抵抗値に設定されており、閾値生成部１と検出部２の動作により抵抗Ｒ１の両端間に高電位側電源Ｖｄｄの１０％の一定な電圧が印加される。このため、高電位側電源Ｖｄｄの１．１倍（閾値電圧５．５Ｖ）以上の第２の領域では、一定な電流値を有する検出端子入力電流Ｉｉｎが流れ、検出出力部３のトランジスタＴＲ１１がオンし、ノードＮ１２が低電位側電源（接地電位）Ｖｓｓよりも昇圧されトランジスタＴＲ１２がオンするので、検出出力信号Ｓｏｕｔ１として出力される検出出力電圧Ｖｏｕｔ１が低電位側電源（接地電位）Ｖｓｓ電圧となる。一定な電流値として、例えば検出端子入力電流Ｉｉｎが７μＡ流れる。この値は比較例と比べ大幅に小さな値である。

第２の領域での検出端子入力電流Ｉｉｎの電流値（７μＡ）は、比較例の電圧検出回路１００に流れる検出端子入力電流Ｉｉｎの電流値よりも大幅に低減することができる。また、比較例の電圧検出回路１００では、天絡した場合に印加される高電圧値をその都度考慮する必要がある。従って、比較例の電圧検出回路１００では、コンパレータ６を含め高電圧が印加される素子の設計をする再設計する必要が生じる。

本実施形態の電圧検出回路９０では、再設計は不要である。また、本実施形態の電圧検出回路９０では、抵抗Ｒ１及びＲ５を同一な抵抗値に設定し、抵抗Ｒ１及びＲ５を適切な抵抗値に設定しているので、高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍という電圧を固定した閾値として設定することができる。天絡したときの高電圧値によらず閾値設定の見直しを行う必要がない。

上述したように、本実施形態の半導体装置、ＥＣＵ、ＥＣＵを備えた自動車では、タイヤ２１、エンジン２２、電源２３、ＥＣＵ２４、センサ３１乃至３４、スイッチ３５、モータ３６、モータ３７、ミラー３８、及びミラー３９が自動車２００に設けられる。レギュレータ５１、ドライバ５２、ＭＣＵ５３がＥＣＵ２４に設けられる。ドライバ５２には、閾値生成部１、検出部２、検出出力部３、抵抗Ｒ１、検出端子Ｐａｄ１、及び検出出力端子Ｐａｄ２が設けられる。閾値生成部１には、トランジスタＴＲ１乃至４、抵抗Ｒ２乃至５が設けられる。検出部２には、トランジスタＴＲ５乃至１０、ダイオードＤ１、及びダイオードＤ２が設けられる。検出部２は、天絡したときに、抵抗Ｒ１の両端間の電圧を抵抗Ｒ２の両端間の設定電圧と同じ値になるように設定している。

このため、天絡のときに発生する検出端子入力電流Ｉｉｎを大幅に抑制することができる。検出端子入力電流Ｉｉｎは天絡のときに印加される高電圧値によらず一定な値にすることができる。また、天絡時の高電圧による電圧検出回路９０を構成する内部素子の劣化や破壊を防止することが出来る。従って、天絡を考慮した素子の再設計が不要となる。天絡時の高電圧によらず閾値設定の見直しが不要となる。また、天絡時には出力ドライブ部６１が停止するのでドライバ５２の劣化や破壊を防止することができ、高信頼性を有するＥＣＵ２４を提供することができる。また、天絡時にはＥＣＵ２４で制御される制御対象部４２が動作を停止するので制御対象部４２の劣化や破壊を防止でき、ＥＣＵを備えた自動車２００の高信頼性化を達成することができる。

なお、本実施形態では、閾値生成部１をバイポーラトランジスタで構成し、検出部２及び検出出力部３をＢｉＣＭＯＳで構成しているが必ずしもこれに限定されるものではない。例えば、閾値生成部１、検出部２、及び検出出力部３をＣＭＯＳ構成（ただし、パワーＭＯＳトランジスタであるトランジスタＴＲ５及びＴＲ６を除く）にしてもよい。

また、本実施形態では、電圧検出回路９０を車載用ドライバ５２の電圧検出回路として使用しているが、必ずしもこれに限定されるものではない。産業用や民生用機器用出力ドライバの電圧検出回路として使用する場合、例えば複数の高電圧電源配線と隣接して配置される。

（第二の実施形態）
次に、本発明の第二の実施形態に係る半導体装置、ＥＣＵ、ＥＣＵを備えた自動車について、図面を参照して説明する。図７は電圧検出回路の構成を示す回路図である。本実施形態では、検出部と検出出力部の構成を変更している。

以下、第一の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

図７に示すように、電圧検出回路９１には、閾値生成部１、検出部２ａ、検出出力部３ａ、抵抗Ｒ１、検出端子Ｐａｄ１、及び検出出力端子Ｐａｄ２が設けられる。電圧検出回路９１近傍には、高電位側電源Ｖｃｃが供給される電源線が配置される。電圧検出回路９１は、第一の実施形態と同様に、自動車を電子制御するＥＣＵのドライバに設けられる。電圧検出回路９１は、第一の実施形態の電圧検出回路９０と同様な動作をしてドライバのバッテリ天絡等の電圧検出回路として使用される。

検出部２ａには、電流源１３、トランジスタＴＲ９、トランジスタＴＲ１０、トランジスタＴＲ２１乃至ＴＲ２６、及びダイオードＤ２２乃至２５が設けられる。検出部２ａは、第一の実施形態の検出部２と同様な動作をする。検出部２ａは、天絡したとき（検出端子Ｐａｄ１が高電位側電源Ｖｃｃに接するとき）に、抵抗Ｒ１の両端間の電圧を抵抗Ｒ２の両端間の設定電圧と同じ値になるように設定する。

ダイオードＤ２２は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２２は、高電位側電源ＶｄｄとノードＮ２２の間に設けられる。ダイオードＤ２３は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２３は、抵抗Ｒ１とノードＮ２５の間に設けられる。

トランジスタＴＲ２１は、Ｎｃｈ パワーＭＯＳトランジスタである。トランジスタＴＲ２１は、ドレイン（第１の端子）がノードＮ２２に接続され、ゲート（制御端子）が高電位側電源Ｖｄｄに接続され、ソース（第２の端子）がノードＮ２３に接続される。トランジスタＴＲ２１は、高電位側電源Ｖｄｄが供給されているときオンする。

トランジスタＴＲ２２は、Ｎｃｈ パワーＭＯＳトランジスタである。トランジスタＴＲ２２は、ドレイン（第１の端子）がノードＮ２５に接続され、ゲート（制御端子）が高電位側電源Ｖｄｄに接続され、ソース（第２の端子）がノードＮ２６に接続される。トランジスタＴＲ２２は、高電位側電源Ｖｄｄが供給され、検出端子Ｐａｄ１が所定の電圧以上になるとオンする。

ダイオードＤ２４は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２４は、ノードＮ２３とノードＮ２４及びトランジスタＴＲ９のコレクタ（第１の端子）の間に設けられる。ダイオードＤ２５は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２５は、ノードＮ２６とノードＮ２７及びトランジスタＴＲ１０のコレクタ（第１の端子）の間に設けられる。

トランジスタＴＲ９は、第１の実施形態と同様に、低電位側電源（接地電位）Ｖｓｓ側に電流Ｉｂを流す。トランジスタＴＲ１０は、第１の実施形態と同様に、低電位側電源（接地電位）Ｖｓｓ側に電流Ｉｃを流す。

電流源１３とトランジスタＴＲ２３乃至２６は、コンパレータを構成する。このコンパレータは、ノードＮ２４の電圧とノードＮ２７の電圧を比較し、比較増幅した信号をノードＮ２８から出力する。

トランジスタＴＲ２３は、ＰＮＰトランジスタである。トランジスタＴＲ２３は、エミッタ（第１の端子）が高電位側電源Ｖｄｄに接続され、ベース（制御端子）がノードＮ３０に接続され、コレクタ（第２の端子）がノードＮ２８に接続される。トランジスタＴＲ２４は、ＰＮＰトランジスタである。トランジスタＴＲ２４は、エミッタ（第１の端子）が高電位側電源Ｖｄｄに接続され、ベース（制御端子）がトランジスタＴＲ２３のベース（制御端子）、コレクタ（第２の端子）、及びノードＮ３０に接続される。トランジスタＴＲ２３及びＴＲ２４はカレントミラー回路を構成し、コンパレータの負荷として機能する。

トランジスタＴＲ２５は、ＮＰＮトランジスタである。トランジスタＴＲ２５は、コレクタ（第１の端子）がノードＮ２８に接続され、ベース（制御端子）がノードＮ２４に接続され、エミッタ（第２の端子）がノードＮ２９に接続される。トランジスタＴＲ２６は、ＮＰＮトランジスタである。トランジスタＴＲ２６は、コレクタ（第１の端子）がノードＮ３０に接続され、ベース（制御端子）がノードＮ２７に接続され、エミッタ（第２の端子）がノードＮ２９に接続される。トランジスタＴＲ２５及びＴＲ２６は差動対をなす。

電流源１３は、一端がノードＮ２９に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。電流源１３は、低電位側電源（接地電位）Ｖｓｓ側に電流を流す。

電流源１３とトランジスタＴＲ２３乃至２６から構成されるコンパレータは、ノードＮ２４の電圧がノードＮ２７の電圧よりも大きなとき（図６の第１の領域）、ノードＮ２８から“Ｌｏｗ”レベルの信号を出力する。ノードＮ２４の電圧がノードＮ２７の電圧よりも小さなとき（図６の第２の領域）、ノードＮ２８から“Ｈｉｇｈ”レベルの信号を出力する。

検出出力部３ａには、電流源１４、ヒステリシスコンパレータ１５、インバータ１６、及びトランジスタＴＲ２７が設けられる。検出出力部３ａは、第一の実施形態と同様に、検出端子Ｐａｄ１に印加される電圧が高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍未満のとき、高電位側電源Ｖｄｄ電圧の検出出力信号Ｓｏｕｔ１を検出出力端子Ｐａｄ２に出力する。検出出力部３ａは、第一の実施形態と同様に、電圧検出回路９１が天絡を検知したとき［検出端子Ｐａｄ１に印加される電圧が高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍以上のとき］、低電位側電源（接地電位）Ｖｓｓ電圧の検出出力信号Ｓｏｕｔ１を検出出力端子Ｐａｄ２に出力する。

トランジスタＴＲ２７は、ＰＮＰトランジスタである。トランジスタＴＲ２７は、エミッタ（第１の端子）が高電位側電源Ｖｄｄに接続され、ベース（制御端子）がノードＮ２８に接続され、コレクタ（第２の端子）がノードＮ３１に接続される。

電流源１４は、一端がノードＮ３１に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。電流源１４は、低電位側電源（接地電位）Ｖｓｓ側に電流を流す。

ヒステリシスコンパレータ１５は、入力側がノードＮ３１に接続され、出力側がノードＮ３２に接続される。インバータ１６は、入力側がノードＮ３２に接続され、出力側が検出出力端子Ｐａｄ２に接続される。

このような第二の実施形態によれば、第一の実施形態と同様な閾値生成部１を有し、閾値設定に基づくノードＮ２４の電圧と、検出端子Ｐａｄ１の端子電圧に基づくノードＮ２７の電圧との比較を行い、その比較結果に基づくノードＮ２８の電圧に応じた検出出力信号Ｓｏｕｔ１が検出出力端子Ｐａｄ２に出力される。

ノードＮ２４の電圧がノードＮ２７の電圧よりも大きく、ノードＮ２８が“Ｌｏｗ”レベルのとき（図６の第１の領域）、トランジスタＴＲ２７はオンし、ノードＮ３１が低電位側電源（接地電位）Ｖｓｓよりも昇圧された電圧となる。ヒステリシスコンパレータ１５の出力側のノードＮ３２が“Ｌｏｗ”レベルとなり、インバータ１６で信号反転され、検出出力信号Ｓｏｕｔ１である検出出力電圧Ｖｏｕｔ１は高電位側電源Ｖｄｄ電圧となる。

ノードＮ２７の電圧がノードＮ２４の電圧よりも大きく、ノードＮ２８が“Ｈｉｇｈ”レベルのとき（図６の第２の領域）、トランジスタＴＲ２７はオフし、ノードＮ３１が低電位側電源（接地電位）Ｖｓｓレベルとなる。ヒステリシスコンパレータ１５の出力側のノードＮ３２が“Ｈｉｇｈ”レベルとなり、インバータ１６で信号反転され、検出出力信号Ｓｏｕｔ１である検出出力電圧Ｖｏｕｔ１は低電位側電源（接地電位）Ｖｓｓとなる。

このように、第二の実施形態における電圧検出回路９１は、天絡を検知し、検出端子Ｐａｄ１に印加される電圧が高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍以上のとき、第一の実施形態の電圧検出回路９０と同様に、検出端子入力電流Ｉｉｎの値を大幅に低減することができる。本実施形態の電圧検出回路９１では再素子設計は不要であり、閾値生成部１の設定により高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍という電圧を固定した閾値として設定することができる。天絡したときの高電圧値によらず閾値設定の見直しを行う必要がない。

上述したように、本実施形態の半導体装置、ＥＣＵ、ＥＣＵを備えた自動車では、閾値生成部１、検出部２ａ、検出出力部３ａ、抵抗Ｒ１、検出端子Ｐａｄ１、及び検出出力端子Ｐａｄ２が自動車に搭載されるＥＣＵのドライバに設けられる。閾値生成部１には、トランジスタＴＲ１乃至４、抵抗Ｒ２乃至５が設けられる。検出部２ａには、電流源１３、トランジスタＴＲ９、トランジスタＴＲ１０、トランジスタＴＲ２１乃至ＴＲ２６、及びダイオードＤ２２乃至２５が設けられる。検出部２ａは、天絡したときに、抵抗Ｒ１の両端間の電圧を抵抗Ｒ２の両端間の設定電圧と同じ値になるように設定する。

このため、天絡のときに発生する検出端子入力電流Ｉｉｎを大幅に抑制することができる。検出端子入力電流Ｉｉｎは天絡のときに印加される高電圧値によらず一定な値にすることができる。また、天絡時の高電圧による電圧検出回路９１を構成する内部素子の劣化や破壊を防止することが出来る。従って、天絡を考慮した素子の再設計が不要となる。天絡時の高電圧によらず閾値設定の見直しが不要となる。また、天絡時に印加される高電位側電源電圧の値によらずドライバの破壊を防止することができるので高信頼性を有するＥＣＵを提供することができる。また、ＥＣＵで制御される制御対象部の劣化や破壊を防止でき、ＥＣＵを備えた自動車の高信頼性化を達成することができる。

なお、本実施形態では、コンパレータをバイポーラトランジスタで構成しているが必ずしもこれに限定されるものではない。例えばＣＭＯＳ構成やＢｉＣＭＯＳ構成にしてもよい。

（第三の実施形態）
次に、本発明の第三の実施形態に係る半導体装置、ＥＣＵ、ＥＣＵを備えた自動車について、図面を参照して説明する。図８は電圧検出回路の構成を示す回路図である。本実施形態では、閾値生成部で設定電圧を設定している。

図８に示すように、電圧検出回路９２には、閾値生成部１ｂ、検出部２ｂ、検出出力部３ｂ、抵抗Ｒ２２、検出端子Ｐａｄ１、及び検出出力端子Ｐａｄ２が設けられる。電圧検出回路９２は、第一の実施形態と同様に、自動車を電子制御するＥＣＵのドライバに設けられる。電圧検出回路９２近傍には、高電位側電源Ｖｃｃが供給される電源線が配置される。電圧検出回路９２は、第一の実施形態の電圧検出回路９０と同様な動作をする。電圧検出回路９２は、ドライバのバッテリ天絡等の電圧検出回路として使用される。

閾値生成部１ｂには、抵抗Ｒ２１及びダイオードＤ２１が設けられる。閾値生成部１ｂは、抵抗Ｒ２１の両端間に高電位側電源Ｖｄｄの（１／ｎ）の電圧である設定電圧を生成する。

抵抗Ｒ２１は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ２１に接続される。ダイオードＤ２１は、カソードがノードＮ２１に接続され、アノードが低電位側電源（接地電位）Ｖｓｓに接続される。

抵抗Ｒ２２は、一端が検出端子Ｐａｄ１に接続され、他端が検出部２ｂのダイオードＤ２３に接続される。抵抗Ｒ２２の両端間に高電位側電源Ｖｄｄの（１／ｎ）の電圧である設定電圧が設定される。

検出部２ｂには、電流源１１乃至１３、トランジスタＴＲ２１、トランジスタＴＲ２２、トランジスタＴＲ２５、トランジスタＴＲ２６、トランジスタＴＲ４１、抵抗Ｒ４１、及びダイオードＤ２２乃至２５が設けられる。検出部２ｂは、天絡したときに、抵抗Ｒ２２の両端間の電圧を抵抗Ｒ２１の両端間の設定電圧と同じ値になるように設定する。

ダイオードＤ２２は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２２は、高電位側電源ＶｄｄとノードＮ２２の間に設けられる。ダイオードＤ２３は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２３は、抵抗Ｒ２２とノードＮ２５の間に設けられる。

トランジスタＴＲ２１は、Ｎｃｈ パワーＭＯＳトランジスタである。トランジスタＴＲ２１は、ドレイン（第１の端子）がノードＮ２２に接続され、ゲート（制御端子）がノードＮ２１に接続され、ソース（第２の端子）がノードＮ２３に接続される。トランジスタＴＲ２１は、高電位側電源Ｖｄｄが供給されているときオンする。

トランジスタＴＲ２２は、Ｎｃｈ パワーＭＯＳトランジスタである。トランジスタＴＲ２２は、ドレイン（第１の端子）がノードＮ２５に接続され、ゲート（制御端子）がノードＮ２１に接続され、ソース（第２の端子）がノードＮ２６に接続される。トランジスタＴＲ２２は、高電位側電源Ｖｄｄが供給され、検出端子Ｐａｄ１が所定の電圧以上になるとオンする。

ダイオードＤ２４は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２４は、ノードＮ２３とノードＮ２４の間に設けられる。ダイオードＤ２５は、ベースがコレクタに接続されるＮＰＮトランジスタから構成される。ダイオードＤ２５は、ノードＮ２６とノードＮ２７の間に設けられる。

電流源１１は、一端がノードＮ２４に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。電流源１１は、低電位側電源（接地電位）Ｖｓｓ側に電流を流す。電流源１２は、一端がノードＮ２７に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。電流源１２は、低電位側電源（接地電位）Ｖｓｓ側に電流を流す。

電流源１３、トランジスタＴＲ２５、トランジスタＴＲ２６、トランジスタＴＲ４１、及び抵抗Ｒ４１は、コンパレータを構成する。このコンパレータは、ノードＮ２４の電圧とノードＮ２７の電圧を比較し、比較増幅した信号をノードＮ４２から出力する。

抵抗Ｒ４１は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ４１及びトランジスタＴＲ２５のコレクタ（第１の端子）に接続される。抵抗Ｒ４１は、負荷として機能する。

トランジスタＴＲ４１は、Ｐｃｈ ＭＯＳトランジスタである。トランジスタＴＲ４１は、ソース（第１の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がドレイン（第２の端子）、ノードＮ４２、及びトランジスタＴＲ２６のドレイン（第１の端子）に接続される。

トランジスタＴＲ２５は、ＮＰＮトランジスタである。トランジスタＴＲ２５は、コレクタ（第１の端子）がノードＮ４１に接続され、ベース（制御端子）がノードＮ２４に接続され、エミッタ（第２の端子）がノードＮ２９に接続される。トランジスタＴＲ２６は、ＮＰＮトランジスタである。トランジスタＴＲ２６は、コレクタ（第１の端子）がノードＮ４２に接続され、ベース（制御端子）がノードＮ２７に接続され、エミッタ（第２の端子）がノードＮ２９に接続される。トランジスタＴＲ２５及びＴＲ２６は差動対をなす。

電流源１３は、一端がノードＮ２９に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。電流源１３は、低電位側電源（接地電位）Ｖｓｓ側に電流を流す。

ノードＮ２４の電圧がノードＮ２７の電圧よりも大きなとき（図６の第１の領域）、ノードＮ４２は“Ｈｉｇｈ”レベルとなる。ノードＮ２４の電圧がノードＮ２７の電圧よりも小さなとき（図６の第２の領域）、ノードＮ４２は“Ｌｏｗ”レベルとなる。

検出出力部３ｂには、電流源１４、ヒステリシスコンパレータ１５、インバータ１６、トランジスタＴＲ４２、トランジスタＴＲ４３、及び抵抗Ｒ４２が設けられる。検出出力部３ｂは、第一の実施形態や第二の実施形態と同様に、検出端子Ｐａｄ１に印加される電圧が高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍未満のとき、高電位側電源Ｖｄｄ電圧の検出出力信号Ｓｏｕｔ１を検出出力端子Ｐａｄ２に出力する。検出出力部３ｂは、第一の実施形態や第二の実施形態と同様に、電圧検出回路９２が天絡を検知したとき［検出端子Ｐａｄ１に印加される電圧が高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍以上のとき］、低電位側電源（接地電位）Ｖｓｓ電圧の検出出力信号Ｓｏｕｔ１を検出出力端子Ｐａｄ２に出力する。

トランジスタＴＲ４２は、Ｐｃｈ ＭＯＳトランジスタである。トランジスタＴＲ４２は、ソース（第１の端子）が高電位側電源Ｖｄｄに接続され、ゲート（制御端子）がトランジスタＴＲ４１のゲート（制御端子）及びノードＮ４２に接続され、ドレイン（第２の端子）がノードＮ４３に接続される。トランジスタＴＲ４２は、トランジスタＴＲ４１とカレントミラー回路を構成する。

電流源１４は、一端がノードＮ４３に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。電流源１４は、低電位側電源（接地電位）Ｖｓｓ側に電流を流す。

抵抗Ｒ４２は、一端が高電位側電源Ｖｄｄに接続され、他端がノードＮ４４に接続される。トランジスタＴＲ４３は、Ｎｃｈ ＭＯＳトランジスタである。トランジスタＴＲ４３は、ドレイン（第１の端子）がノード４４及びヒステリシスコンパレータ１５の入力側に接続され、ゲート（制御端子）がノードＮ４３に接続され、ソース（第２の端子）が低電位側電源（接地電位）Ｖｓｓに接続される。

このような第三の実施形態によれば、閾値生成部１ｂによる閾値設定に基づくノードＮ２４の電圧と、検出端子Ｐａｄ１の端子電圧に基づくノードＮ２７の電圧との比較を行い、その比較結果に基づくノードＮ２８の電圧に応じた検出出力信号Ｓｏｕｔ１が検出出力端子Ｐａｄ２に出力される。

ノードＮ２４の電圧がノードＮ２７の電圧よりも大きく、ノードＮ４２が“Ｈｉｇｈ”レベルのとき（図６の第１の領域）、ノードＮ４３が“Ｌｏｗ”レベル、トランジスタＴＲ４３がオフ、ノードＮ４４が“Ｈｉｇｈ”レベル、ノードＮ３２が“Ｌｏｗ”レベルとなり、検出出力信号Ｓｏｕｔ１である検出出力電圧Ｖｏｕｔ１は高電位側電源Ｖｄｄ電圧となる。

ノードＮ２７の電圧がノードＮ２４の電圧よりも大きく、ノードＮ４２が“Ｌｏｗ”レベルのとき（図６の第２の領域）、ノードＮ４３が“Ｈｉｇｈ”レベル、トランジスタＴＲ４３がオン、ノードＮ４４が“Ｌｏｗ”レベル、ノードＮ３２が“Ｈｉｇｈ”レベルとなり、検出出力信号Ｓｏｕｔ１である検出出力電圧Ｖｏｕｔ１は低電位側電源（接地電位）Ｖｓｓとなる。

この第三の実施形態における電圧検出回路９２においても、天絡を検知し、検出端子Ｐａｄ１に印加される電圧が高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍以上のとき、第一の実施形態の電圧検出回路９０や第二の実施形態の電圧検出回路９１と同様に、検出端子入力電流Ｉｉｎの値を大幅に低減することができる。本実施形態の電圧検出回路９２では再素子設計は不要であり、閾値設定部１ｂの設定により高電位側電源Ｖｄｄ電圧の｛１＋（１／ｎ）｝倍という電圧を固定した閾値として設定することができる。天絡したときの高電圧値によらず閾値設定の見直しを行う必要がない。

上述したように、本実施形態の半導体装置、ＥＣＵ、ＥＣＵを備えた自動車では、閾値生成部１ｂ、検出部２ｂ、検出出力部３ｂ、抵抗Ｒ２２、検出端子Ｐａｄ１、及び検出出力端子Ｐａｄ２が設けられる。閾値生成部１ｂには、抵抗Ｒ２１及びダイオードＤ２１が設けられる。検出部２ｂには、電流源１１乃至１３、トランジスタＴＲ２１、トランジスタＴＲ２２、トランジスタＴＲ２５、トランジスタＴＲ２６、トランジスタＴＲ４１、ダイオードＤ２２乃至２５、及び抵抗Ｒ４１が設けられる。検出部２ｂは、天絡したときに、抵抗Ｒ２２の両端間の電圧を抵抗Ｒ２１の両端間の設定電圧と同じ値になるように設定する。

このため、天絡のときに発生する検出端子入力電流Ｉｉｎを大幅に抑制することができる。検出端子入力電流Ｉｉｎは天絡のときに印加される高電圧値によらず一定な値にすることができる。また、天絡時の高電圧による電圧検出回路９２を構成する内部素子の劣化や破壊を防止することが出来る。従って、天絡を考慮した素子の再設計が不要となる。天絡時の高電圧によらず閾値設定の見直しが不要となる。また、天絡時に印加される高電位側電源電圧の値によらずドライバの破壊を防止することができるので高信頼性を有するＥＣＵを提供することができる。また、ＥＣＵで制御される制御対象部の劣化や破壊を防止できるのでＥＣＵを備えた自動車の高信頼性化を達成することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１、１ａ 閾値生成部
２、２ａ、２ｂ 検出部
３、３ａ、３ｂ 検出出力部
４ ワイヤーハーネス
５ 電源
６ コンパレータ
１１〜１４ 電流源
１５ ヒステリシスコンパレータ
１６ インバータ
２１ タイヤ
２２ エンジン
２３ 電源
２４ ＥＣＵ
３１〜３４ センサ
３５ スイッチ
３６、３７ モータ
３８、３９ ミラー
４１ ワイヤーハーネス
４２ 制御対象部
５１ レギュレータ
５２ ドライバ
５３ ＭＣＵ
６１ 出力ドライブ部
９０〜９２、１００ 電圧検出回路
２００ 自動車
Ｄ１、Ｄ２、Ｄａ、Ｄ２１〜２５ ダイオード
Ｉａ、Ｉｂ、Ｉｃ 電流
Ｉｉｎ 検出端子入力電流
Ｎ１〜１３、Ｎａ、Ｎ２１〜３２、Ｎ４１〜４４ ノード
Ｐａｄ１ 検出端子
Ｐａｄ２ 検出出力端子
Ｒ１〜７、Ｒａ、Ｒｂ、Ｒ２１、Ｒ２２、Ｒ４１、Ｒ４２ 抵抗
Ｓｓｇ１ 制御信号
ＳＬ１ 信号線
Ｓｏｕｔ１ 検出出力信号
Ｓｏｕｔ２ 出力ドライブ信号
ＴＲ１〜１２、ＴＲ２１〜２７、ＴＲ４１〜４３ トランジスタ
Ｖｃｃ、Ｖｄｄ 高電位側電源
Ｖｏｕｔ１ 検出出力電圧
Ｖｐａｄ１ 検出端子電圧
Ｖｒｅｆ 基準電圧
Ｖｓｓ 低電位側電源（接地電位）

Claims (8)

1. 高電位側電源と低電位側電源の間に設けられ、高電位側電源電圧の（１／ｎ）の設定電圧（ただし、ｎ＞１）を生成し、前記設定電圧を第１の電流として変換する閾値生成部と、
   一端が検出端子に接続される第１の抵抗と、
   前記高電位側電源と前記低電位側電源の間に設けられ、前記第１の抵抗の他端に接続され、前記第１の電流が検出され、前記検出端子に印加される印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍以上のときに、前記検出端子側から前記第１の抵抗側へ一定な検出端子入力電流を流す検出部と、
   前記高電位側電源と前記低電位側電源の間に設けられ、前記検出部の出力信号が入力され、前記印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍未満のときに検出出力端子に第１の信号を出力し、前記印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍以上のときに前記検出出力端子に第２の信号を出力する検出出力部と、
   を具備することを特徴とする半導体装置。
2. 前記閾値生成部は第２乃至５の抵抗及び第１乃至４のトランジスタを有し、
   前記第２の抵抗は一端が前記高電位側電源に接続され、
   前記第３の抵抗は一端が前記第２の抵抗の他端に接続され、他端が前記低電位側電源に接続され、前記第２の抵抗と前記第３の抵抗とは抵抗分割回路を構成して前記第２の抵抗の両端間に前記高電位側電源電圧の（１／ｎ）の前記設定電圧を発生し、
   前記第１のトランジスタは第１の端子が前記高電位側電源に接続され、制御端子が前記第２の抵抗の他端に接続され、
   前記第４の抵抗は一端が前記第１のトランジスタの第２の端子に接続され、他端が前記低電位側電源に接続され、
   前記第５の抵抗は一端が前記高電位側電源に接続され、
   前記第２のトランジスタは第１の端子が前記第５の抵抗の他端に接続され、制御端子が前記第１のトランジスタの第２の端子に接続され、
   前記第３のトランジスタは第１の端子が前記第２のトランジスタの第２の端子に接続され、第２の端子が前記低電位側電源に接続され、
   前記第４のトランジスタは第１の端子が前記高電位側電源に接続され、制御端子が前記第３のトランジスタの第１の端子に接続され、第２の端子が前記第３のトランジスタの制御端子に接続され、
   前記検出回路は第５乃至１０のトランジスタを有し、
   前記第５のトランジスタは第１の端子が第１のダイオードを介して前記高電位側電源に接続され、制御端子が前記高電位側電源に接続され、
   前記第６のトランジスタは第１の端子が第２のダイオードを介して前記第１の抵抗の他端に接続され、
   前記第７のトランジスタは第１の端子が前記第５のトランジスタの第２の端子に接続され、制御端子が当該トランジスタの第２の端子に接続され、
   前記第８のトランジスタは第１の端子が前記第６のトランジスタの第２の端子に接続され、制御端子が前記第７のトランジスタの制御端子に接続され、前記第７のトランジスタとカレントミラー回路を構成し、
   前記第９のトランジスタは第１の端子が前記第７のトランジスタの第２の端子に接続され、制御端子が前記第３のトランジスタの制御端子に接続され、第２の端子が前記低電位側電源に接続され、前記第３のトランジスタとカレントミラー回路構成し、
   前記第１０のトランジスタは第１の端子が前記第８のトランジスタの第２の端子に接続され、制御端子が前記第３のトランジスタの制御端子に接続され、第２の端子が前記低電位側電源に接続され、前記第３のトランジスタとカレントミラー回路構成する
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記第１及び５の抵抗は、抵抗値が同一に設定されることを特徴とする請求項２に記載の半導体装置。
4. 前記第５及び第６のトランジスタは、パワーＭＯＳトランジスタであることを特徴とする請求項２又は３に記載の半導体装置。
5. 一端が高電位側電源に接続される第１の抵抗と、カソードが前記第１の抵抗の他端に接続され、アノードが低電位側電源に接続される第１のダイオードとを有し、前記第１の抵抗の両端間に高電位側電源電圧の（１／ｎ）の設定電圧を生成する閾値生成部と、
   一端が検出端子に接続される第２の抵抗と、
   前記高電位側電源と前記低電位側電源の間に設けられ、前記高電位側電源電圧から前記設定電圧だけ降圧された電圧が前記閾値生成部から入力され、前記第２の抵抗の他端に接続され、前記検出端子に印加される印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍以上のときに、前記検出端子側から前記第２の抵抗側へ一定な検出端子入力電流を流す検出部と、
   前記高電位側電源と前記低電位側電源の間に設けられ、前記検出部から出力される信号が入力され、前記印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍未満のときに検出出力端子に第１の信号を出力し、前記印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍以上のときに前記検出出力端子に第２の信号を出力する検出出力部と、
   を具備することを特徴とする半導体装置。
6. 前記検出部は第１及び第２のトランジスタ、第１及び第２の電流源、及びコンパレータを有し、
   前記第１のトランジスタは第１の端子が第２のダイオードを介して前記高電位側電源に接続され、制御端子が前記第１の抵抗の他端に接続され、
   前記第２のトランジスタは第１の端子が第３のダイオードを介して前記第２の抵抗の他端に接続され、制御端子が前記第１の抵抗の他端に接続され、
   前記第１の電流源は一端が第４のダイオードを介して前記第１のトランジスタの第２の端子に接続され、他端が前記低電位側電源に接続され、
   前記第２の電流源は一端が第５のダイオードを介して前記第２のトランジスタの第２の端子に接続され、他端が前記低電位側電源に接続され、
   前記コンパレータは前記第１の電流源の一端側から出力される信号と、前記第２の電流源の一端側から出力される信号とが入力され、比較増幅した信号を前記検出出力部に出力する
   ことを特徴とする請求項５に記載の半導体装置。
7. 出力ドライブ部、電圧検出回路、及び前記出力ドライブ部を制御する制御部を備え、前記出力ドライブ部から出力ドライブ信号を出力するＥＣＵであって、
   前記出力ドライブ部は、検出端子を介して制御対象部を動作する前記出力ドライブ信号を出力し、
   前記電圧検出回路は、高電位側電源と低電位側電源の間に設けられ、高電位側電源電圧の（１／ｎ）の設定電圧（ただし、ｎ＞１）を生成し、前記設定電圧を第１の電流として変換する閾値生成部と、
   一端が前記検出端子に接続される第１の抵抗と、
   前記高電位側電源と前記低電位側電源の間に設けられ、前記第１の抵抗の他端に接続され、前記第１の電流が検出され、前記検出端子に印加される印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍以上のときに、前記検出端子側から前記第１の抵抗側へ一定な検出端子入力電流を流す検出部と、
   前記高電位側電源と前記低電位側電源の間に設けられ、前記検出部の出力信号が入力され、前記印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍未満のときに検出出力端子に第１の信号を出力し、前記印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍以上のときに前記検出出力端子に第２の信号を出力する検出出力部と
   を有し、
   前記制御部は前記検出出力端子を介して前記検出出力部から出力される信号が入力され、前記検出端子に印加された電圧が（前記高電位側電源電圧＋前記設定電圧）以上のときに前記出力ドライブ部の動作を停止する制御信号を出力する
   ことを特徴とするＥＣＵ。
8. エンジン、タイヤ、バッテリ或いは電池パック、ＥＣＵ、及びＥＣＵによる制御対象部を有する、ＥＣＵを備えた自動車であって、
   前記ＥＣＵは出力ドライブ部、電圧検出回路、及び前記出力ドライブ部を制御する制御部を備え、
   前記出力ドライブ部は、検出端子を介して前記制御対象部を動作する前記出力ドライブ信号を出力し、
   前記電圧検出回路は、
   高電位側電源と低電位側電源の間に設けられ、高電位側電源電圧の（１／ｎ）の設定電圧（ただし、ｎ＞１）を生成し、前記設定電圧を第１の電流として変換する閾値生成部と、
   一端が前記検出端子に接続される第１の抵抗と、
   前記高電位側電源と前記低電位側電源の間に設けられ、前記第１の抵抗の他端に接続され、前記第１の電流が検出され、前記検出端子に印加される印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍以上のときに、前記検出端子側から前記第１の抵抗側へ一定な検出端子入力電流を流す検出部と、
   前記高電位側電源と前記低電位側電源の間に設けられ、前記検出部の出力信号が入力され、前記印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍未満のときに検出出力端子に第１の信号を出力し、前記印加電圧が前記高電位側電源電圧の｛１＋（１／ｎ）｝倍以上のときに前記検出出力端子に第２の信号を出力する検出出力部と
   を有し、
   前記制御部は、前記検出出力端子から前記第１の信号が入力されたときに前記ドライブ部を動作する制御信号を出力し、前記検出出力端子から前記第２の信号が入力されたときに前記出力ドライブ信号の出力を停止する制御信号を前記出力ドライブ部に出力し、前記制御対象部の動作を停止する
   ことを特徴とするＥＣＵを備えた自動車。

Images