JP4400666B2 - 半導体集積回路装置およびスイッチ入力回路 - Google Patents
半導体集積回路装置およびスイッチ入力回路 Download PDFInfo
- Publication number
- JP4400666B2 JP4400666B2 JP2007259979A JP2007259979A JP4400666B2 JP 4400666 B2 JP4400666 B2 JP 4400666B2 JP 2007259979 A JP2007259979 A JP 2007259979A JP 2007259979 A JP2007259979 A JP 2007259979A JP 4400666 B2 JP4400666 B2 JP 4400666B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- mosfet
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Electronic Switches (AREA)
Description
請求項4に記載した手段によれば、判定回路はシュミット回路から構成されているので、別途基準電圧とコンパレータを準備する必要がなく、レイアウト面積を低減できるとともに判定信号を安定して出力することができる。
以下、本発明を車両のイグニッションスイッチの入力回路に適用した第1の実施形態について図1を参照しながら説明する。
図1は、例えば車両に設けられたエアコンのブロアモータ(以下、モータと称す)の制御システムを示しており、従来回路を示す図8、図9と同一部分には同一符号を付している。基板上に形成された制御回路21は、CMOSプロセスにより製造されたIC22(半導体集積回路装置)と、イグニッションスイッチ3とIC22の入力端子22aとの間に外付けされた抵抗23とから構成されている。
イグニッションスイッチ3がオンすると、バッテリ2から入力保護用の抵抗23を通してMOSFET33に電流ID1が流れ、MOSFET34には、MOSFET33と34のトランジスタサイズ(W/L)の比で決まる電流ID2が流れる。このとき、入力端子22aの電圧Vinは、ダイオード接続されたMOSFET33のゲート・ソース間電圧VGSに制限される。
Vcc>(VGS−Vf) …(1)
VD2=Vcc−ID2・R35 …(2)
この電圧VD2がシュミットインバータ36の低レベルしきい値Vn(出力がLレベルからHレベルに変化する際のしきい値)よりも低い場合、判定信号SIGがLレベルからHレベルになり、スイッチ入力回路26はイグニッションスイッチ3がオンしたことを検出する。
はじめに、静電気耐量に基づいて入力保護用の抵抗23の抵抗値R23(一例として56kΩ)を決定するとともに、所望のゲート・ソース間電圧VGS(一例として1.15V)を得るために必要なMOSFET33、34のサイズ(W/L)を決定する。
ID1=(VB1−VGS)/R23 …(3)
MOSFET33、34のミラー比を1:1とすると、抵抗35の抵抗値R35は、次の(4)式を満たすように設定する必要がある。Vnは、上述の通りシュミットインバータ36の低レベルしきい値である。(4)式に(3)式を代入すると(5)式が得られる。
R35>(Vcc−Vn)/ID1 …(4)
R35>(Vcc−Vn)/(VB1−VGS)・R23 …(5)
ID1=(VB2−VGS)/R23 …(6)
VD2=Vcc−ID1・R35=Vcc−(VB2−VGS)・R35/R23 …(7)
Vp=Vcc−(VB2−VGS)・R35/R23 …(8)
次に、本発明の第2の実施形態について図2を参照しながら説明する。
図2は、図1と同様に車両に設けられたエアコンのブロアモータの制御システムを示しており、図1と同一部分には同一符号を付している。入力保護ダイオード31、32は、MOSFETのゲート・ソース間が接続された実際の構造により表している。
(Vcc−VGS)>−Vf …(9)
以上説明した本実施形態によっても、第1の実施形態と同様の作用および効果が得られる。
次に、本発明に関連する第3の実施形態について図3ないし図5を参照しながら説明する。
R3:R4=1:9.5 …(11)
R1+R2=R3+R4 …(12)
コンパレータ68(判定回路に相当)は、非反転入力端子、反転入力端子にそれぞれ入力される上記第1、第2の電圧V1、V2を比較して判定信号SIGを出力するようになっている。なお、抵抗58、65は、静電気に対してコンパレータ68を保護するように作用する。
電源線29、30間に一定の電源電圧Vcc(5V)が供給されている場合、クランプ回路64の端子間電圧は、ダイオード接続されたMOSFET62、63のゲート・ソース間電圧2・VGSとなり、一定温度の下で抵抗回路67の出力電圧V2は(13)式のように一定になる。
V2=2・VGS・R4/(R3+R4)=1.81・VGS …(13)
V1=2・VGS・R2/(R1+R2)=1.905・VGS …(14)
Vcc>(2・VGS−Vf) …(15)
次に、本発明に関連する第4の実施形態について図6および図7を参照しながら説明する。
図6は、図1相当図であって図1、図3と同一部分には同一符号を付している。制御回路71は、CMOSプロセスにより製造され且つ端子72a〜72cを備えたIC72を有している。IC72には入力処理回路73が形成されており、この入力処理回路73と抵抗23とによりスイッチ入力回路74が構成されている。
なお、本発明は上記し且つ図面に示す第1、第2の実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第1、第2の実施形態において、電流−電圧変換回路は抵抗に限られず、例えばトランジスタを用いた能動回路であってもよい。また、判定回路はシュミットインバータに限られず、シュミット回路、インバータ、バッファ、基準電圧生成回路とコンパレータなどで構成してもよい。電位固定用の抵抗37、46は必要に応じて設ければよい。
第3、第4の実施形態において、第1、第2のクランプ回路は、ダイオード接続された1または3以上の直列のMOSFETから構成してもよい。また、クランプ回路57、64のMOSFET55、56、62、63に替えて、ダイオードやダイオード接続されたバイポーラトランジスタを用いてもよい。
Claims (5)
- 第1、第2の電源線から電源電圧の供給を受けて動作する入力処理回路が当該電源電圧に耐え得るだけの耐圧を持つ低耐圧プロセスを採用したMOSFETにより形成された半導体集積回路装置であって、
前記入力処理回路は、
ドレインが入力端子に接続され、ソースが前記第1の電源線に接続され、ゲートとソースが接続された入力保護MOSFETと、
ドレインが入力端子に接続され、ソースが前記第2の電源線に接続され、ゲートとソースが接続された入力保護MOSFETと、
ゲートとドレインが前記入力端子に接続され、ソースが前記第2の電源線に接続された第1のMOSFETと、
この第1のMOSFETとカレントミラー接続をなす第2のMOSFETと、
前記第1の電源線と前記第2のMOSFETとの間に接続され、前記第2のMOSFETに流れる電流を電圧に変換する電流−電圧変換回路と、
この電流−電圧変換回路の出力電圧のレベルに基づいて前記入力端子に与えられる信号の状態を判定する判定回路とを備えて構成されていることを特徴とする半導体集積回路装置。 - 前記第1のMOSFETのゲート・ソース間に電位固定用抵抗が接続されていることを特徴とする請求項1記載の半導体集積回路装置。
- 前記電流−電圧変換回路は抵抗から構成されていることを特徴とする請求項1または2記載の半導体集積回路装置。
- 前記判定回路はシュミット回路から構成されていることを特徴とする請求項1ないし3の何れかに記載の半導体集積回路装置。
- スイッチ回路の開閉状態を検出するスイッチ入力回路であって、
請求項1ないし4の何れかに記載の半導体集積回路装置と、
前記スイッチ回路と前記半導体集積回路装置の入力処理回路に係る入力端子との間に接続された抵抗とから構成されていることを特徴とするスイッチ入力回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259979A JP4400666B2 (ja) | 2007-02-16 | 2007-10-03 | 半導体集積回路装置およびスイッチ入力回路 |
US12/068,763 US20080197910A1 (en) | 2007-02-16 | 2008-02-12 | Input processing circuit and switch input circuit using the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007036213 | 2007-02-16 | ||
JP2007259979A JP4400666B2 (ja) | 2007-02-16 | 2007-10-03 | 半導体集積回路装置およびスイッチ入力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008228266A JP2008228266A (ja) | 2008-09-25 |
JP4400666B2 true JP4400666B2 (ja) | 2010-01-20 |
Family
ID=39846284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259979A Expired - Fee Related JP4400666B2 (ja) | 2007-02-16 | 2007-10-03 | 半導体集積回路装置およびスイッチ入力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4400666B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5176871B2 (ja) * | 2008-10-29 | 2013-04-03 | ミツミ電機株式会社 | ドライバ回路およびdc−dcコンバータ |
JP2012154256A (ja) * | 2011-01-26 | 2012-08-16 | Denso Corp | 内燃機関点火装置 |
-
2007
- 2007-10-03 JP JP2007259979A patent/JP4400666B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008228266A (ja) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10168363B1 (en) | Current sensor with extended voltage range | |
US4926068A (en) | Voltage comparator having hysteresis characteristics | |
US7952400B2 (en) | Reset device | |
US10591947B2 (en) | Power supply voltage monitoring circuit | |
JP2003258581A (ja) | クランプ回路 | |
JP5545045B2 (ja) | コンパレータ回路 | |
JP7416087B2 (ja) | 比較回路、半導体装置 | |
EP3416287B1 (en) | High voltage comparator | |
JP7403238B2 (ja) | 電子回路およびセンサシステム | |
JP2012251830A (ja) | 半導体装置、ecu、ecuを備えた自動車 | |
US20080197910A1 (en) | Input processing circuit and switch input circuit using the same | |
US9831665B2 (en) | Overcurrent protection circuit | |
JP4400666B2 (ja) | 半導体集積回路装置およびスイッチ入力回路 | |
JP6658269B2 (ja) | 過電流検出回路 | |
US20230246640A1 (en) | Wide voltage gate driver using low gate oxide transistors | |
US6876180B2 (en) | Power supply circuit having a start up circuit | |
US10094857B2 (en) | Current detection circuit | |
JP2017005609A (ja) | 過電圧検出回路 | |
US20200379054A1 (en) | Current detection circuit | |
CN114726352A (zh) | 半导体器件 | |
JP5666694B2 (ja) | 負荷電流検出回路 | |
US9356587B2 (en) | High voltage comparison circuit | |
US6359474B1 (en) | Input interface circuit | |
JP2018061115A (ja) | イネーブル信号生成回路 | |
JP7131700B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091019 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |