JP5176871B2

JP5176871B2 - ドライバ回路およびｄｃ−ｄｃコンバータ

Info

Publication number: JP5176871B2
Application number: JP2008277652A
Authority: JP
Inventors: 正紀黒籔; 富幸永井
Original assignee: Mitsumi Electric Co Ltd
Current assignee: Mitsumi Electric Co Ltd
Priority date: 2008-10-29
Filing date: 2008-10-29
Publication date: 2013-04-03
Anticipated expiration: 2028-10-29
Also published as: JP2010110071A

Description

本発明は、出力端子に接続された負荷を駆動するドライバ回路およびインダクタ（コイル）を駆動するドライバ回路を有するスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータに関し、特に降圧型のＤＣ−ＤＣコンバータに適用して有効な技術に関する。

直流入力電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータがある。かかるＤＣ−ＤＣコンバータには、直流電源から供給される直流電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流用スイッチング素子と、これらのスイッチング素子をオン、オフ制御する制御回路を備えたＤＣ−ＤＣコンバータがある。

上記ＤＣ−ＤＣコンバータにおいては、駆動用スイッチング素子と整流用スイッチング素子とが電源端子と接地端子との間に直列に接続されたドライバ回路を構成している。かかるドライバ回路においては、ハイサイド側とローサイド側のスイッチング素子が同時にオンすると貫通電流が流れて無駄な消費電力が多くなるため、図７に示すように、スイッチング素子を切り替える際に２つの素子をオフ状態にするデッドタイムを設ける制御が行なわれている（例えば特許文献１参照）。
特開２００８−０９８９２０号公報特開２００３−２１９６３７号公報

スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータは、スイッチング周波数を高くすると、使用するインダクタの値を小さくして小型化を図ることができるため高周波化が進んでおり、近年では５００ｋＨｚ程度で動作するＤＣ−ＤＣコンバータが実用化されている。このような高周波数のＤＣ−ＤＣコンバータにおいて、出力部のドライバ回路の駆動信号にデッドタイムを設けると降圧比が充分にとれなくなるという課題がある。

具体的には、例えば１ＭＨｚの周波数で制御する場合、信号の変化に要する時間を考慮するとデッドタイムとしては１００ｎｓ程度とる必要があり、それ以下にするのは困難である。この場合、１周期（１μｓ）の１／１０がデッドタイムになるので、降圧比は１／１０以下にできないことになる。

そのため、例えば３０Ｖの入力電圧を降圧して１Ｖの電圧を出力したい場合には、２段階で降圧する必要が生じ、回路規模の増大を招くという課題がある。また、貫通電流を防止するためのデッドタイムを設ける場合、１ＭＨｚ以上の周波数で制御することができないため、高周波化が充分に図れないということになる。なお、ドライバ回路における貫通電流を抑制するようにしたＤＣ／ＤＣコンバータに関する発明として、例えば特許文献２に記載されているものがある。

本発明は上記のような課題に着目してなされたもので、その目的とするところは、デッドタイムを設けることなく貫通電流を抑制することができるドライバ回路およびＤＣ／ＤＣコンバータを提供することにある。

本発明の他の目的は、貫通電流を抑制しつつ高周波化を図ることができるドライバ回路およびＤＣ／ＤＣコンバータを提供することにある。

本発明は、上記目的を達成するため、電源端子と接地端子との間に直列形態に接続され、デッドタイムのない相補的な一対の制御信号によってオン、オフ駆動される第１のスイッチング素子および第２のスイッチング素子を備えるドライバ回路において、少なくとも前記第１のスイッチング素子の制御端子に、オン状態での制御電圧を制限するリミッタ回路を接続するようにした。

上記のような構成によれば、リミッタ回路によって第１のスイッチング素子に流れる電流が抑制されるため、第１のスイッチング素子と第２のスイッチング素子をデッドタイムなしに相補的にオン、オフ駆動させても貫通電流を抑え、回路の消費電力を減らすことができる。また、制御信号にデッドタイムを設ける必要がないため、高周波化が可能になる。

また、望ましくは、前記第１のスイッチング素子と前記第２のスイッチング素子の制御端子に、その制御電圧を制限するリミッタ回路をそれぞれ接続するように構成する。これにより、第１のスイッチング素子がオンする際も第２のスイッチング素子がオンする際もオン電流が抑制されるため、より一層貫通電流を抑えることができるようになる。

さらに、望ましくは、前記スイッチング素子は電界効果トランジスタであり、前記リミッタ回路は、対応するスイッチング素子のゲート電位点とソース電位点との間に直列に設けられた複数のダイオード接続のトランジスタにより構成する。これにより、リミッタ回路の構成を簡略化することができる。

また、望ましくは、前記リミッタ回路を構成する複数のダイオード接続のトランジスタと直列に接続されたスイッチング・トランジスタと、対応するスイッチング素子のゲート電圧の上昇に応じて前記スイッチング・トランジスタのゲート電圧を一時的に持ち上げるブースト回路とを設ける。これにより、スイッチング素子の切り替わりの際に一時的にそのゲート電圧を制限して貫通電流を抑制できるとともに、その後はゲート電圧を制限しないためリミッタ回路に流れる無効電流をなくしてトータルの消費電力を低減することができる。

また、本発明に係るＤＣ−ＤＣコンバータは、電圧変換用のインダクタと、直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる第１のスイッチング素子と、該第１のスイッチング素子がオフされているエネルギー放出期間にオンされる第２のスイッチング素子と、前記第１のスイッチング素子と第２のスイッチング素子をデッドタイムなしに相補的にオン、オフさせる制御信号を生成し、前記第１のスイッチング素子のオン時間を制御することで出力電圧の制御を行なうスイッチング制御回路と、を備え、少なくとも前記第１のスイッチング素子の制御端子に、オン状態での制御電圧を制限するリミッタ回路を接続するようにした。

上記のような構成によれば、リミッタ回路によって第１のスイッチング素子に流れる電流が抑制されるため、第１のスイッチング素子と第２のスイッチング素子をデッドタイムなしに相補的にオン、オフ駆動させても貫通電流を抑えることができる。また、デッドタイムが不要であるのでスイッチング周波数を高めることができ、それによってインダクタンス値の小さなコイルを使用することができるようになるとともに、降圧比を高くとることができるため、多段に構成する必要がなく、装置の小型化を図ることができるようになる。

本発明に従うと、デッドタイムを設けることなく貫通電流を抑制することができるとともに、貫通電流を抑制しつつ高周波化を図ることができるドライバ回路およびＤＣ／ＤＣコンバータを実現できるという効果がある。

以下、本発明の好適な実施の形態を図面に基づいて説明する。

図１は、本発明を適用したドライバ回路を備えたスイッチング・レギュレータ方式のＤＣ−ＤＣコンバータの一実施形態を示す。

この実施形態のＤＣ−ＤＣコンバータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に電流を流すＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなるハイサイド側スイッチング素子としての駆動用トランジスタＳＷ１、電圧入力端子ＩＮと接地点との間にＳＷ１と直列に接続されたＮチャネルＭＯＳＦＥＴからなるローサイド側スイッチング素子としての整流用トランジスタＳＷ２、これらのトランジスタＳＷ１，ＳＷ２のオン、オフ制御信号を生成するスイッチング制御回路ＣＮＴ、該制御信号に基づいてトランジスタＳＷ１，ＳＷ２のゲート端子をオン、オフ駆動するインバータＩＮＶ１，ＩＮＶ２、上記コイルＬ１の他方の端子と接地点との間に接続された平滑コンデンサＣ０を備える。

図示しないが、スイッチング制御回路ＣＮＴは、出力のフィードバック電圧を分圧するブリーダ抵抗、このブリーダ抵抗で分圧された電圧と所定の参照電圧とを比較して電位差に応じた電圧を出力する誤差アンプ、該誤差アンプ出力と鋸歯（三角波）のような波形信号とを比較して出力電圧に応じたパルスを生成するＰＷＭコンパレータなどから構成される。

この実施形態のＤＣ−ＤＣコンバータにおいては、ハイサイド側とローサイド側のトランジスタＳＷ１、ＳＷ２を相補的にオン、オフさせるような駆動パルスがスイッチング制御回路ＣＮＴにより生成されるようになっており、定常状態では、トランジスタＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子へ向かう電流が流されて平滑用コンデンサＣ０が充電され、トランジスタＳＷ１がオフされると代わってトランジスタＳＷ２がオンされ、このオンされたトランジスタＳＷ２を通してコイルＬ１に電流が流される。そして、ＳＷ１の制御端子（ゲート端子）に入力される駆動パルスのパルス幅を出力電圧に応じて制御することで、直流入力電圧Ｖｉｎを所望の電位に降圧した直流出力電圧Ｖoutが発生される。

本実施形態では、上記トランジスタＳＷ１、ＳＷ２のゲート端子にそれぞれゲート駆動信号の電圧レベルを制限するリミッタ回路ＬＭＴ１，ＬＭＴ２が設けられている。図２には、上記リミッタ回路ＬＭＴ１，ＬＭＴ２の具体的な回路例が示されている。

図２に示すリミッタ回路ＬＭＴ１は、ハイサイド側のトランジスタＳＷ１のゲート駆動電圧Ｖｇ１がゲート端子およびドレイン端子に印加されるＭＯＳＦＥＴ（以下、ＭＯＳトランジスタと記す）Ｑ１１と、Ｑ１１のソース端子と出力ノードＮ１との間に直列に設けられたダイオード接続のＭＯＳトランジスタＱ１２とから構成されている。また、リミッタ回路ＬＭＴ２も同様に、ローサイド側のトランジスタＳＷ２のゲート駆動電圧Ｖｇ２がゲート端子およびドレイン端子に印加されるＭＯＳトランジスタＱ２１と、Ｑ２１のソース端子と接地端子（ＳＷ２のソース端子）との間に直列に設けられたダイオード接続のＭＯＳトランジスタＱ２２とから構成されている。なお、Ｑ１１〜Ｑ２２は、Ｎチャネル型のＭＯＳＦＥＴである。

この実施例のリミッタ回路ＬＭＴ１，ＬＭＴ２は、Ｑ１１〜Ｑ２２のしきい値電圧をＶthとすると、ゲート駆動電圧Ｖｇ１，Ｖｇ２がそれぞれハイレベルに変化された際に、トランジスタＳＷ１，ＳＷ２のゲート・ソース間電圧Ｖgsを約２Ｖthに制限するように働く。そのため、実際にトランジスタＳＷ１，ＳＷ２のゲート端子に印加される電圧は、図３に破線で示すように、Ｑ１１〜Ｑ２２を設けない場合よりも低くされる。

その結果、ＳＷ１，ＳＷ２のゲート駆動信号にデッドタイムが設けられてなくても、ＳＷ１，ＳＷ２のそれぞれのオン状態におけるドレイン電流が制限され、貫通電流が抑制されるようになる。なお、リミッタ回路Ｑ１１〜Ｑ２２を構成するトランジスタＱ１１〜Ｑ２２の素子サイズはスイッチング・トランジスタＳＷ１，ＳＷ２の素子サイズに比較するとはるかに小さくすることができ、Ｑ１１〜Ｑ２２に流れる電流（無効電流）はＳＷ１，ＳＷ２の貫通電流に比べると無視できる大きさである。

本発明者ら行なったシミュレーションでは、リミッタ回路ＬＭＴ１，ＬＭＴ２を設けない回路においてデッドタイムのないゲート駆動信号でＳＷ１，ＳＷ２を駆動した場合に１０ｍＡの電流が流れていたものを、リミッタ回路ＬＭＴ１，ＬＭＴ２を設けることで、２ｍＡ程度に抑えることができることが分かった。

次に、本発明の他の実施例を説明する。図４に示すリミッタ回路は、図２に示すリミッタ回路における上記無効電流を減少するための工夫をしたものである。具体的には、リミッタ回路ＬＭＴ１，ＬＭＴ２のＭＯＳトランジスタＱ１１，Ｑ１２およびＱ２１，Ｑ２２と直列にそれぞれスイッチとして機能するＭＯＳトランジスタＱ１３とＱ２３をそれぞれ設けるとともに、トランジスタ列Ｑ１１〜Ｑ１３と並列に、直列形態のコンデンサＣ１および抵抗Ｒ１を、また、トランジスタ列Ｑ２１〜Ｑ２３と並列に、直列形態のコンデンサＣ２および抵抗Ｒ２をそれぞれ設けたものである。

この実施例のリミッタ回路においては、ＳＷ１，ＳＷ２のそれぞれのゲート駆動電圧Ｖｇ１，Ｖｇ２が各々ハイレベルに変化した直後に、コンデンサＣ１，Ｃ２がブースト回路として働くことによって、トランジスタＱ１３，Ｑ２３のゲート電圧が一時的に引き上げられてオン状態となり、Ｑ１３，Ｑ２３がオンしている間だけＱ１１，Ｑ１２とＱ２１，Ｑ２２によるリミッタの機能が働くようにされる。その後、抵抗Ｒ１，Ｒ２がプルダウン抵抗として働くことによって、Ｑ１３，Ｑ２３のゲート電位が下がるためＱ１３，Ｑ２３がオフし、無効電流のパスが遮断される。

すなわち、図５に破線で示すように、ＳＷ１，ＳＷ２のゲート駆動電圧Ｖｇ１，Ｖｇ２は、ハイレベルに立ち上がる際に一時的に低い状態になり、その後はＱ１３，Ｑ２３がオフされるため本来のレベルまで上がる。貫通電流はＳＷ１とＳＷ２のオン、オフ状態が切り替わる際に一時的に流れる電流であるため、図５のようにＶｇ１，Ｖｇ２が一時的に低い状態になることによって、ＳＷ１，ＳＷ２に流れる貫通電流を充分に抑制することができる上、その後オフされることでＱ１１〜Ｑ２２に流れる無効電流を減少させることができる。

図６には、上記実施例のリミッタ回路の変形例を示す。このうち、図６（Ａ）は図２の実施例において設けられているリミッタ回路ＬＭＴ１，ＬＭＴ２のうちハイサイド側のリミッタ回路ＬＭＴ１を設けるようにしたもの、図６（Ｂ）は、ハイサイド側のトランジスタＳＷ１としてＰチャネル型のＭＯＳトランジスタを使用するとともに、ハイサイド側にのみリミッタ回路を設けた場合の例である。

図６（Ｂ）の変形例では、電源端子とトランジスタＳＷ１のゲート端子との間に、ダイオード接続されたＰチャネル型ＭＯＳトランジスタＱ１１’，Ｑ１２’からなるリミッタ回路ＬＭＴ１が設けられている。この変形例のドライバ回路は、ＳＷ１のゲート駆動信号Ｖｇ１がハイレベルからロウレベルに変化してＳＷ１がオン状態にされると、トランジスタＱ１１’，Ｑ１２’がオンしてＳＷ１のゲート・ソース間電圧を制限し、デッドタイムがなくても貫通電流を抑制するように動作する。また、上記のようにハイサイド側のトランジスタＳＷ１のゲート端子にのみリミッタ回路を設けてもある程度貫通電流を抑制する効果が得られる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態のリミッタ回路では、トランジスタＳＷ１，ＳＷ２のゲート・ソース間に、ダイオード接続のＭＯＳトランジスタを２個直列に接続しているが、その数は２個に限定されず、入力電圧Ｖｉｎに応じて３個以上のＭＯＳトランジスタを直列に接続するように構成しても良い。

また、前記実施例では、リミッタ回路をダイオード接続のＭＯＳトランジスタで構成しているが、ＭＯＳトランジスタの代わりにダイオード素子を使用してその順方向電圧でＳＷ１，ＳＷ２のゲート電圧を制限するように構成しても良い。さらに、前記実施例では、ハイサイド側のリミッタ回路を構成するダイオード接続のＭＯＳトランジスタＱ１２のソース端子を対応するスイッチング素子ＳＷ１のソース電位と同一の電位点に接続しているが、例えば定電圧回路に生成された定電位が供給される所定の定電位点に接続するように構成しても良い。

以上の説明では、本発明を非絶縁型のＤＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、トランスを有する絶縁型のＤＣ−ＤＣコンバータにおいてコイルを駆動するドライバ回路などにも適用することができる。

本発明を適用したドライバ回路を備えたＤＣ−ＤＣコンバータの一実施形態を示す回路構成図である。リミッタ回路の具体例を示す回路図である。図２のリミッタ回路を使用したドライバ回路のゲート駆動波形を示す波形図である。リミッタ回路の他の実施例を示す回路図である。図３のリミッタ回路を使用したドライバ回路のゲート駆動波形を示す波形図である。（Ａ）は図２のリミッタ回路の変形例を示す回路図、（Ｂ）はリミッタ回路の他の変形例を示す回路図である。従来のドライバ回路のゲート駆動波形を示す波形図である。

符号の説明

ＳＷ１コイル駆動用トランジスタ（駆動用スイッチング素子）
ＳＷ２整流用トランジスタ（整流用スイッチング素子）
ＬＭＴ１，ＬＭＴ２リミッタ回路
Ｌ１コイル（インダクタ）
Ｃ０平滑コンデンサ
ＣＮＴスイッチング制御回路

Claims

電源端子と接地端子との間に直列形態に接続され、デッドタイムのない相補的な一対の制御信号によってオン、オフ駆動される第１のスイッチング素子および第２のスイッチング素子を備えるドライバ回路であって、
少なくとも前記第１のスイッチング素子の制御端子には、オン状態での制御電圧を制限するリミッタ回路が接続され、
前記スイッチング素子は電界効果トランジスタであり、
前記リミッタ回路は、対応するスイッチング素子のゲート電位点とソース電位点との間に直列に設けられた複数のダイオード接続のトランジスタを備え、
前記リミッタ回路を構成する複数のダイオード接続のトランジスタと直列に接続されたスイッチング・トランジスタと、対応するスイッチング素子のゲート電圧の上昇に応じて前記スイッチング・トランジスタのゲート電圧を一時的に持ち上げるブースト回路とが設けられていることを特徴とするドライバ回路。
前記第１のスイッチング素子と前記第２のスイッチング素子の制御端子には、
対応するスイッチング素子のゲート電位点とソース電位点との間に直列に設けられた複数のダイオード接続のトランジスタを備え、対応するスイッチング素子の制御電圧を制限するリミッタ回路がそれぞれ接続され、
各リミッタ回路には、
当該リミッタ回路を構成する複数のダイオード接続のトランジスタと直列に接続されたスイッチング・トランジスタと、対応するスイッチング素子のゲート電圧の上昇に応じて前記スイッチング・トランジスタのゲート電圧を一時的に持ち上げるブースト回路とがそれぞれ設けられていることを特徴とする請求項１に記載のドライバ回路。
電圧変換用のインダクタと、
直流電源から供給される直流入力電圧を前記インダクタに印加して電流を流しインダクタにエネルギーを蓄積させる第１のスイッチング素子と、
該第１のスイッチング素子がオフされているエネルギー放出期間にオンされる第２のスイッチング素子と、
前記第１のスイッチング素子と第２のスイッチング素子をデッドタイムなしに相補的にオン、オフさせる制御信号を生成し、前記第１のスイッチング素子のオン時間を制御することで出力電圧の制御を行なうスイッチング制御回路と、
を備え、
少なくとも前記第１のスイッチング素子の制御端子には、オン状態での制御電圧を制限するリミッタ回路が接続され、
前記スイッチング素子は電界効果トランジスタであり、
前記リミッタ回路は、対応するスイッチング素子のゲート電位点とソース電位点との間に直列に設けられた複数のダイオード接続のトランジスタを備え、
前記リミッタ回路を構成する複数のダイオード接続のトランジスタと直列に接続されたスイッチング・トランジスタと、対応するスイッチング素子のゲート電圧の上昇に応じて前記スイッチング・トランジスタのゲート電圧を一時的に持ち上げるブースト回路とが設けられていることを特徴とするＤＣ−ＤＣコンバータ。