JP2000293240A - 電圧制御回路、ネットワーク機器および電圧検知方法 - Google Patents
電圧制御回路、ネットワーク機器および電圧検知方法Info
- Publication number
- JP2000293240A JP2000293240A JP2000019637A JP2000019637A JP2000293240A JP 2000293240 A JP2000293240 A JP 2000293240A JP 2000019637 A JP2000019637 A JP 2000019637A JP 2000019637 A JP2000019637 A JP 2000019637A JP 2000293240 A JP2000293240 A JP 2000293240A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control circuit
- comparison
- external
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 例えばＣＰＳ機能を実現するための電圧制御
回路として、高電圧の外部電圧と、基準電圧との比較を
精度良く実現可能にする。 【解決手段】 ダイオード接続されたトランジスタ２Ａ
は、端子１に外付けされた電圧降下用抵抗１１と併せ
て、外部電圧ＶDD＿extをこれよりも低い電圧Ｖａに変
換する。コンパレータ３は変換電圧Ｖａと所定の比較電
圧Ｖｂとの比較を行う。トランジスタ２Ａのサイズは、
外部電圧ＶDD＿extが基準電圧の近傍にある比較領域に
おいて、外部電圧ＶDD＿extの増分に対する変換電圧Ｖ
ａの増分の比が充分高くなるように設定する。これによ
り、コンパレータ３の検知精度は向上する。一方、クラ
ンプ回路２０は変換電圧Ｖａに対して所定の制限電圧Ｖ
ｃでクランプをかける。このため、比較領域よりも高電
圧側において、変換電圧Ｖａが回路の耐電圧を越えるこ
とがない。
回路として、高電圧の外部電圧と、基準電圧との比較を
精度良く実現可能にする。 【解決手段】 ダイオード接続されたトランジスタ２Ａ
は、端子１に外付けされた電圧降下用抵抗１１と併せ
て、外部電圧ＶDD＿extをこれよりも低い電圧Ｖａに変
換する。コンパレータ３は変換電圧Ｖａと所定の比較電
圧Ｖｂとの比較を行う。トランジスタ２Ａのサイズは、
外部電圧ＶDD＿extが基準電圧の近傍にある比較領域に
おいて、外部電圧ＶDD＿extの増分に対する変換電圧Ｖ
ａの増分の比が充分高くなるように設定する。これによ
り、コンパレータ３の検知精度は向上する。一方、クラ
ンプ回路２０は変換電圧Ｖａに対して所定の制限電圧Ｖ
ｃでクランプをかける。このため、比較領域よりも高電
圧側において、変換電圧Ｖａが回路の耐電圧を越えるこ
とがない。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＥＥＥ１
３９４規格のＣＰＳ（Cable Power Status：ケーブル給
電）機能においてケーブルを介して供給される電源電圧
のような外部供給電圧と、基準電圧との大小関係を検知
する機能を有する電圧制御回路に関する。
３９４規格のＣＰＳ（Cable Power Status：ケーブル給
電）機能においてケーブルを介して供給される電源電圧
のような外部供給電圧と、基準電圧との大小関係を検知
する機能を有する電圧制御回路に関する。
【０００２】
【従来の技術】近年のパソコンを中心としたマルチメデ
ィア化の発展に伴い、画像データのような膨大なデータ
を高速に処理する機能が各情報機器に求められている。
これに伴い、機器間のデータ転送レートを向上させる技
術も重要になっている。このような背景から、高速デー
タ転送が可能な技術として、ＩＥＥＥ１３９４規格が提
唱され、これに従った開発が進んでいる。ＩＥＥＥ１３
９４規格は、バスの本数を従来よりも大幅に減らし、そ
の代わりに転送のための動作周波数を向上させることに
よって、転送レートを高めるシリアル転送手法を示すも
のである。
ィア化の発展に伴い、画像データのような膨大なデータ
を高速に処理する機能が各情報機器に求められている。
これに伴い、機器間のデータ転送レートを向上させる技
術も重要になっている。このような背景から、高速デー
タ転送が可能な技術として、ＩＥＥＥ１３９４規格が提
唱され、これに従った開発が進んでいる。ＩＥＥＥ１３
９４規格は、バスの本数を従来よりも大幅に減らし、そ
の代わりに転送のための動作周波数を向上させることに
よって、転送レートを高めるシリアル転送手法を示すも
のである。
【０００３】図８はＩＥＥＥ１３９４のネットワークシ
ステムの構成の一部を示す図である。図８において、各
ネットワーク機器がケーブルを介して接続されている。
ケーブルは、４本のデータ線（データ線対およびストロ
ーブ線対）および電源・グランド線の計６本の線で構成
される。なお、ケーブルの種類によっては、電源・グラ
ンド線を有さない４本構成のものもある。
ステムの構成の一部を示す図である。図８において、各
ネットワーク機器がケーブルを介して接続されている。
ケーブルは、４本のデータ線（データ線対およびストロ
ーブ線対）および電源・グランド線の計６本の線で構成
される。なお、ケーブルの種類によっては、電源・グラ
ンド線を有さない４本構成のものもある。
【０００４】ＩＥＥＥ１３９４準拠のＬＳＩはその機能
から、主としてデータ入出力を司るＰＨＹ部と、転送プ
ロトコルを制御するＬＩＮＫ部とに分けられる。データ
受信の場合は、信号は転送ケーブルからＰＨＹ部へ、そ
してＰＨＹ部からＬＩＮＫ部へと転送される。データ送
信の場合は、この逆方向に信号が転送される。
から、主としてデータ入出力を司るＰＨＹ部と、転送プ
ロトコルを制御するＬＩＮＫ部とに分けられる。データ
受信の場合は、信号は転送ケーブルからＰＨＹ部へ、そ
してＰＨＹ部からＬＩＮＫ部へと転送される。データ送
信の場合は、この逆方向に信号が転送される。
【０００５】また、ＩＥＥＥ１３９４規格では、高速デ
ータ転送の他に、データ転送用のケーブルを介して電源
を供給するＣＰＳ機能もサポートしている。ＩＥＥＥ１
３９４規格にはその転送レートに応じて、ＩＥＥＥ１３
９４＿１９９５、ＩＥＥＥ１３９４．Ａ、ＩＥＥＥ１３
９４．Ｂといった複数の規格があるが、これら全てにＣ
ＰＳ機能が規定されている。
ータ転送の他に、データ転送用のケーブルを介して電源
を供給するＣＰＳ機能もサポートしている。ＩＥＥＥ１
３９４規格にはその転送レートに応じて、ＩＥＥＥ１３
９４＿１９９５、ＩＥＥＥ１３９４．Ａ、ＩＥＥＥ１３
９４．Ｂといった複数の規格があるが、これら全てにＣ
ＰＳ機能が規定されている。
【０００６】すなわち、ＩＥＥＥ１３９４規格に準拠し
たＬＳＩでは、ケーブルによって供給される電源電圧が
所定範囲内にある場合に、ＣＰＳ機能を動作させる必要
がある。そして、このＣＰＳ機能はデータ入出力を司る
ＰＨＹ部の規格であるので、ＰＨＹ部では、ケーブルに
よって給電される電源電圧が所定範囲内にあるか否かを
検知する機能を持つことが必要である。
たＬＳＩでは、ケーブルによって供給される電源電圧が
所定範囲内にある場合に、ＣＰＳ機能を動作させる必要
がある。そして、このＣＰＳ機能はデータ入出力を司る
ＰＨＹ部の規格であるので、ＰＨＹ部では、ケーブルに
よって給電される電源電圧が所定範囲内にあるか否かを
検知する機能を持つことが必要である。
【０００７】例えばＩＥＥＥ１３９４＿１９９５では、
ＣＰＳ機能において外部から供給される電圧は８〜４０
Ｖと規定されている。これは、少なくとも８〜４０Ｖの
範囲ではＣＰＳ機能が動作すべき、ということであり、
したがって、この規格に準拠したＬＳＩを開発するため
には、ケーブルから供給される電圧が８〜４０Ｖの範囲
にあるか否かを検知する機能を設ける必要がある。
ＣＰＳ機能において外部から供給される電圧は８〜４０
Ｖと規定されている。これは、少なくとも８〜４０Ｖの
範囲ではＣＰＳ機能が動作すべき、ということであり、
したがって、この規格に準拠したＬＳＩを開発するため
には、ケーブルから供給される電圧が８〜４０Ｖの範囲
にあるか否かを検知する機能を設ける必要がある。
【０００８】図９は図８に示すようなシステムを構成す
るネットワーク機器の内部構成の一例を示す図である。
図９において、ＰＨＹ部はＣＰＳ機能を有しており、ケ
ーブルを介して供給された外部電圧ＶDD＿extが所定の
範囲内にあるか否かを判定する電圧判定部１５を備えて
いる。
るネットワーク機器の内部構成の一例を示す図である。
図９において、ＰＨＹ部はＣＰＳ機能を有しており、ケ
ーブルを介して供給された外部電圧ＶDD＿extが所定の
範囲内にあるか否かを判定する電圧判定部１５を備えて
いる。
【０００９】
【発明が解決しようとする課題】一方、８〜４０Ｖとい
う高電圧をＬＳＩに直接印加することは、ＬＳＩの破壊
につながり、好ましくない。このため規格では、供給電
圧を４００ｋΩの電圧降下用抵抗を介して降下させてか
らＰＨＹ部に印加することとしている。よって、ＰＨＹ
部は降下後の電圧を検知して供給電圧を推測する構成と
なり、電圧検知精度に加えて電圧降下の精度が、規格順
守のためのきわめて重要な要素となる。
う高電圧をＬＳＩに直接印加することは、ＬＳＩの破壊
につながり、好ましくない。このため規格では、供給電
圧を４００ｋΩの電圧降下用抵抗を介して降下させてか
らＰＨＹ部に印加することとしている。よって、ＰＨＹ
部は降下後の電圧を検知して供給電圧を推測する構成と
なり、電圧検知精度に加えて電圧降下の精度が、規格順
守のためのきわめて重要な要素となる。
【００１０】ところが、本願発明者が調査した範囲で
は、上記のような規格をみたす回路構成は未だ提案され
ていない。
は、上記のような規格をみたす回路構成は未だ提案され
ていない。
【００１１】図１０は本願発明者が考案した、上記の規
格を満たす電圧判定部１５の回路構成を示す図である。
図１０では、ケーブル１２は電圧降下用抵抗１１（抵抗
値Ｒ０）を介して電圧制御回路５０の入力端子５１と接
続されており、また電圧制御回路５０内部では、抵抗素
子５２（抵抗値Ｒ１）が、抵抗１１と直列に配置される
ように入力端子５１に接続されている。ケーブル１２か
らグランドＶssに電流Ｉcps が流れ、外部電圧ＶDD＿ex
tは電圧制御回路５０において電圧Ｖａに変換される。
コンパレータ５３は変換電圧Ｖａと比較電圧Ｖｂとを比
較し、この比較結果を示す信号Ｖcps を出力する。信号
Ｖcps は変換電圧Ｖａが比較電圧Ｖｂよりも高いとき
“Ｈ”になり、これにより、外部電圧ＶDD＿extとして
ケーブル給電可能な電圧が供給されていることが検知さ
れる。
格を満たす電圧判定部１５の回路構成を示す図である。
図１０では、ケーブル１２は電圧降下用抵抗１１（抵抗
値Ｒ０）を介して電圧制御回路５０の入力端子５１と接
続されており、また電圧制御回路５０内部では、抵抗素
子５２（抵抗値Ｒ１）が、抵抗１１と直列に配置される
ように入力端子５１に接続されている。ケーブル１２か
らグランドＶssに電流Ｉcps が流れ、外部電圧ＶDD＿ex
tは電圧制御回路５０において電圧Ｖａに変換される。
コンパレータ５３は変換電圧Ｖａと比較電圧Ｖｂとを比
較し、この比較結果を示す信号Ｖcps を出力する。信号
Ｖcps は変換電圧Ｖａが比較電圧Ｖｂよりも高いとき
“Ｈ”になり、これにより、外部電圧ＶDD＿extとして
ケーブル給電可能な電圧が供給されていることが検知さ
れる。
【００１２】図１１は図１０の回路構成における外部電
圧ＶDD＿extと変換電圧Ｖａとの関係を示すグラフであ
る。図１１では、電圧制御回路５０の電源電圧ＶDD＿in
tを３．３Ｖ、最大耐電圧Ｖmax を３．６Ｖとしてい
る。図１１に示すように、図１０の回路構成では、外部
電圧ＶDD＿extと変換電圧Ｖａとは終始比例関係にあ
る。そして、抵抗素子５２の抵抗値Ｒ１は、外部電圧Ｖ
DD＿extとして４０Ｖが与えられた場合であっても変換
電圧Ｖａが最大耐電圧Ｖmax である３．６Ｖを越えない
ような値に設定する。すなわち、 ３．６／Ｒ１＝４０／（Ｒ０＋Ｒ１） から Ｒ１＝３．６・Ｒ０／（４０−３．６） ＝０．０９８９・４００ｋ＝３９．５６ｋΩ また、マージンをみて変換電圧Ｖａの最大値を３．３Ｖ
と設定すると、 Ｒ１＝３．３・Ｒ０／（４０−３．３） ＝０．０８９９・Ｒ０＝３５．９５ｋΩ したがって、抵抗素子５２の抵抗値Ｒ１は３５ｋΩ〜４
０ｋΩの範囲に設定するのが好ましい。もちろん、ケー
ブル給電電圧や最大耐電圧、あるいは電圧降下用抵抗の
抵抗値に応じて、抵抗素子５２の抵抗値Ｒ１は変わる。
圧ＶDD＿extと変換電圧Ｖａとの関係を示すグラフであ
る。図１１では、電圧制御回路５０の電源電圧ＶDD＿in
tを３．３Ｖ、最大耐電圧Ｖmax を３．６Ｖとしてい
る。図１１に示すように、図１０の回路構成では、外部
電圧ＶDD＿extと変換電圧Ｖａとは終始比例関係にあ
る。そして、抵抗素子５２の抵抗値Ｒ１は、外部電圧Ｖ
DD＿extとして４０Ｖが与えられた場合であっても変換
電圧Ｖａが最大耐電圧Ｖmax である３．６Ｖを越えない
ような値に設定する。すなわち、 ３．６／Ｒ１＝４０／（Ｒ０＋Ｒ１） から Ｒ１＝３．６・Ｒ０／（４０−３．６） ＝０．０９８９・４００ｋ＝３９．５６ｋΩ また、マージンをみて変換電圧Ｖａの最大値を３．３Ｖ
と設定すると、 Ｒ１＝３．３・Ｒ０／（４０−３．３） ＝０．０８９９・Ｒ０＝３５．９５ｋΩ したがって、抵抗素子５２の抵抗値Ｒ１は３５ｋΩ〜４
０ｋΩの範囲に設定するのが好ましい。もちろん、ケー
ブル給電電圧や最大耐電圧、あるいは電圧降下用抵抗の
抵抗値に応じて、抵抗素子５２の抵抗値Ｒ１は変わる。
【００１３】また、外部電圧ＶDD＿extの判定の基準と
なる基準電圧は８Ｖであるが、マージンを持たせて５Ｖ
〜７．５Ｖ程度に設定することが一般的であるので、こ
こでは基準電圧を７Ｖとし、比較電圧Ｖｂを０．６３Ｖ
に設定している。この比較電圧Ｖｂは、基準電圧と、電
圧降下用抵抗１１および抵抗素子５２の抵抗値の比とに
基づいて、設定すればよい。
なる基準電圧は８Ｖであるが、マージンを持たせて５Ｖ
〜７．５Ｖ程度に設定することが一般的であるので、こ
こでは基準電圧を７Ｖとし、比較電圧Ｖｂを０．６３Ｖ
に設定している。この比較電圧Ｖｂは、基準電圧と、電
圧降下用抵抗１１および抵抗素子５２の抵抗値の比とに
基づいて、設定すればよい。
【００１４】しかしながら、図１０のような回路構成で
は、外部電圧ＶDD＿extと変換電圧Ｖａとは比例関係に
あり、しかも変換電圧Ｖａは外部電圧ＶDD＿extのほぼ
１／１０となるので、外部電圧ＶDD＿extが大きく変化
しても変換電圧Ｖａはその１／１０程度しか変化しな
い。逆に言うと、外部電圧ＶDD＿extの検知に対し、比
較電圧Ｖｂやコンパレータ５３の検知精度のばらつきは
その１０倍に増幅されて効くことになる。また、抵抗５
２の抵抗値のばらつきも外部電圧ＶDD＿extの検知精度
に大きな影響を与える。
は、外部電圧ＶDD＿extと変換電圧Ｖａとは比例関係に
あり、しかも変換電圧Ｖａは外部電圧ＶDD＿extのほぼ
１／１０となるので、外部電圧ＶDD＿extが大きく変化
しても変換電圧Ｖａはその１／１０程度しか変化しな
い。逆に言うと、外部電圧ＶDD＿extの検知に対し、比
較電圧Ｖｂやコンパレータ５３の検知精度のばらつきは
その１０倍に増幅されて効くことになる。また、抵抗５
２の抵抗値のばらつきも外部電圧ＶDD＿extの検知精度
に大きな影響を与える。
【００１５】さらに、コンパレータの入力は、感度の面
から、電源電圧の１／２程度に設定するのが望ましいと
されている。図１０の回路構成では、コンパレータ５３
の入力信号のレベルはグランド電位Ｖssに近い値になっ
ており、このことは検出精度の面で好ましくない。
から、電源電圧の１／２程度に設定するのが望ましいと
されている。図１０の回路構成では、コンパレータ５３
の入力信号のレベルはグランド電位Ｖssに近い値になっ
ており、このことは検出精度の面で好ましくない。
【００１６】前記の問題に鑑み、本発明は、例えばＣＰ
Ｓ機能を実現するための電圧制御回路として、外部電圧
と基準電圧との比較を精度良く実現可能にすることを目
的とする。
Ｓ機能を実現するための電圧制御回路として、外部電圧
と基準電圧との比較を精度良く実現可能にすることを目
的とする。
【００１７】
【課題を解決するための手段】前記の課題を解決するた
めに、本発明は、外部電圧が基準電圧の近傍にある領域
において、変換電圧の範囲を広げ、かつ、この範囲をよ
り高電圧側にシフトさせることによって、外部電圧と基
準電圧との比較の精度を高めるものである。
めに、本発明は、外部電圧が基準電圧の近傍にある領域
において、変換電圧の範囲を広げ、かつ、この範囲をよ
り高電圧側にシフトさせることによって、外部電圧と基
準電圧との比較の精度を高めるものである。
【００１８】具体的には、請求項１の発明が講じた解決
手段は、外部から供給された外部電圧と、その比較基準
となる基準電圧との大小関係を検知する電圧制御回路と
して、外部電圧が電圧降下用抵抗を介して印加可能な入
力端子と、前記入力端子に印加された外部電圧を前記電
圧降下用抵抗と併せて外部電圧よりも低い電圧に変換す
る電圧変換手段と、前記電圧変換手段から出力された変
換電圧を所定の比較電圧と比較し、この比較結果を示す
信号を、外部電圧と基準電圧との大小関係を示す信号と
して出力する比較手段とを備え、前記電圧変換手段は、
外部電圧と変換電圧との関係において、外部電圧の増分
に対する変換電圧の増分の比が、外部電圧が基準電圧の
近傍にある比較領域においては、相対的に高く、前記比
較領域よりも高電圧側の領域においては、相対的に低く
なるように、電圧変換を行うものである。
手段は、外部から供給された外部電圧と、その比較基準
となる基準電圧との大小関係を検知する電圧制御回路と
して、外部電圧が電圧降下用抵抗を介して印加可能な入
力端子と、前記入力端子に印加された外部電圧を前記電
圧降下用抵抗と併せて外部電圧よりも低い電圧に変換す
る電圧変換手段と、前記電圧変換手段から出力された変
換電圧を所定の比較電圧と比較し、この比較結果を示す
信号を、外部電圧と基準電圧との大小関係を示す信号と
して出力する比較手段とを備え、前記電圧変換手段は、
外部電圧と変換電圧との関係において、外部電圧の増分
に対する変換電圧の増分の比が、外部電圧が基準電圧の
近傍にある比較領域においては、相対的に高く、前記比
較領域よりも高電圧側の領域においては、相対的に低く
なるように、電圧変換を行うものである。
【００１９】請求項１の発明によると、外部電圧は、電
圧変換手段によって、外部電圧の増分に対する変換電圧
の増分の比が、比較領域においては、相対的に高く、比
較領域よりも高電圧側の領域においては、相対的に低く
なるように、変換される。このため、比較領域よりも高
電圧側の領域において、変換電圧が回路の耐電圧を越え
ないようにしつつ、比較領域における変換電圧の範囲を
広く設定することができる。したがって、比較電圧や、
比較手段の検知精度のばらつきが、外部電圧の判定に対
して与える影響を、低く抑えることができるので、外部
電圧と基準電圧との比較の精度を高めることができる。
圧変換手段によって、外部電圧の増分に対する変換電圧
の増分の比が、比較領域においては、相対的に高く、比
較領域よりも高電圧側の領域においては、相対的に低く
なるように、変換される。このため、比較領域よりも高
電圧側の領域において、変換電圧が回路の耐電圧を越え
ないようにしつつ、比較領域における変換電圧の範囲を
広く設定することができる。したがって、比較電圧や、
比較手段の検知精度のばらつきが、外部電圧の判定に対
して与える影響を、低く抑えることができるので、外部
電圧と基準電圧との比較の精度を高めることができる。
【００２０】そして、請求項２の発明では、前記請求項
１の電圧制御回路における電圧変換手段は、前記電圧降
下用抵抗と直列に配置されるように前記入力端子と接続
された，ダイオード、またはダイオード接続されたトラ
ンジスタを備えているものとする。
１の電圧制御回路における電圧変換手段は、前記電圧降
下用抵抗と直列に配置されるように前記入力端子と接続
された，ダイオード、またはダイオード接続されたトラ
ンジスタを備えているものとする。
【００２１】さらに、請求項３の発明では、前記請求項
２の電圧制御回路における比較手段は、前記比較電圧を
生成する比較電圧生成手段を備え、前記比較電圧生成手
段は、定電流源と、前記定電流源と直列に配置された，
ダイオード、またはダイオード接続されたトランジスタ
とを備えているものとする。
２の電圧制御回路における比較手段は、前記比較電圧を
生成する比較電圧生成手段を備え、前記比較電圧生成手
段は、定電流源と、前記定電流源と直列に配置された，
ダイオード、またはダイオード接続されたトランジスタ
とを備えているものとする。
【００２２】また、請求項４の発明では、前記請求項１
の電圧制御回路における電圧変換手段は、前記電圧降下
用抵抗と直列に配置されるように前記入力端子と接続さ
れた電圧降下素子と、前記電圧降下素子の、前記入力端
子側の電圧が、所定の制限電圧を越えないように制限を
かけるクランプ回路とを備えたものとする。
の電圧制御回路における電圧変換手段は、前記電圧降下
用抵抗と直列に配置されるように前記入力端子と接続さ
れた電圧降下素子と、前記電圧降下素子の、前記入力端
子側の電圧が、所定の制限電圧を越えないように制限を
かけるクランプ回路とを備えたものとする。
【００２３】そして、請求項５の発明では、前記請求項
４の電圧制御回路におけるクランプ回路は、前記電圧降
下素子と並列に設けられたトランジスタと、前記トラン
ジスタのドレイン電圧を一方の入力とするとともに、前
記制限電圧を他方の入力とし、その出力が前記トランジ
スタのゲート入力となるコンパレータとを備えているも
のとする。
４の電圧制御回路におけるクランプ回路は、前記電圧降
下素子と並列に設けられたトランジスタと、前記トラン
ジスタのドレイン電圧を一方の入力とするとともに、前
記制限電圧を他方の入力とし、その出力が前記トランジ
スタのゲート入力となるコンパレータとを備えているも
のとする。
【００２４】また、請求項６の発明では、前記請求項４
の電圧制御回路におけるクランプ回路は、前記電圧降下
素子と並列に設けられた、１つまたは直列に配置された
複数のダイオードまたはダイオード接続されたトランジ
スタを備えているものとする。
の電圧制御回路におけるクランプ回路は、前記電圧降下
素子と並列に設けられた、１つまたは直列に配置された
複数のダイオードまたはダイオード接続されたトランジ
スタを備えているものとする。
【００２５】また、請求項７の発明では、前記請求項４
の電圧制御回路における電圧降下素子は、抵抗、ダイオ
ード、またはダイオード接続されたトランジスタである
ものとする。
の電圧制御回路における電圧降下素子は、抵抗、ダイオ
ード、またはダイオード接続されたトランジスタである
ものとする。
【００２６】また、請求項８の発明は、ケーブルが接続
可能に構成されたネットワーク機器として、ケーブルを
介して供給された外部供給電圧が、所定の範囲内にある
か否かを判定する電圧判定部を備え、前記電圧判定部
は、前記請求項１の電圧制御回路と、一端がこの電圧制
御回路の前記入力端子に接続され、他端に前記外部供給
電圧が与えられる電圧降下用抵抗とを備えているもので
ある。
可能に構成されたネットワーク機器として、ケーブルを
介して供給された外部供給電圧が、所定の範囲内にある
か否かを判定する電圧判定部を備え、前記電圧判定部
は、前記請求項１の電圧制御回路と、一端がこの電圧制
御回路の前記入力端子に接続され、他端に前記外部供給
電圧が与えられる電圧降下用抵抗とを備えているもので
ある。
【００２７】また、請求項９の発明が講じた解決手段
は、外部から供給された外部電圧とその比較基準となる
基準電圧との大小関係を検知する電圧制御回路として、
外部電圧が電圧降下用抵抗を介して印加可能な入力端子
と、一端が前記入力端子に接続され、他端が接地された
抵抗素子と、前記抵抗素子の前記一端の電圧を、前記基
準電圧と対応する所定の比較電圧と比較し、この比較結
果を示す信号を外部電圧と基準電圧との大小関係を示す
信号として出力するコンパレータとを備えたものであ
る。
は、外部から供給された外部電圧とその比較基準となる
基準電圧との大小関係を検知する電圧制御回路として、
外部電圧が電圧降下用抵抗を介して印加可能な入力端子
と、一端が前記入力端子に接続され、他端が接地された
抵抗素子と、前記抵抗素子の前記一端の電圧を、前記基
準電圧と対応する所定の比較電圧と比較し、この比較結
果を示す信号を外部電圧と基準電圧との大小関係を示す
信号として出力するコンパレータとを備えたものであ
る。
【００２８】また、請求項１０の発明では、前記請求項
９の電圧制御回路における前記電圧降下用抵抗の抵抗値
は４００ＫΩであり、前記抵抗素子の抵抗値は３５ｋΩ
〜４０ｋΩであるものとする。
９の電圧制御回路における前記電圧降下用抵抗の抵抗値
は４００ＫΩであり、前記抵抗素子の抵抗値は３５ｋΩ
〜４０ｋΩであるものとする。
【００２９】さらに、請求項１１の発明では、前記請求
項９の電圧制御回路における所定の比較電圧は、前記基
準電圧と、前記電圧降下用抵抗および前記抵抗素子の抵
抗値の比とに基づいて設定されるものとする。
項９の電圧制御回路における所定の比較電圧は、前記基
準電圧と、前記電圧降下用抵抗および前記抵抗素子の抵
抗値の比とに基づいて設定されるものとする。
【００３０】また、請求項１２の発明が講じた解決手段
は、ネットワーク機器において、ケーブルを介して供給
された外部供給電圧とその比較基準となる基準電圧との
大小関係を検知する方法として、前記外部供給電圧をこ
れよりも低い電圧に変換するステップと、前記電圧変換
ステップにおいて得られた変換電圧を前記基準電圧と対
応する所定の比較電圧と比較するステップとを備え、前
記電圧変換ステップは、外部供給電圧と変換電圧との関
係において、外部供給電圧の増分に対する変換電圧の増
分の比が、外部供給電圧が基準電圧の近傍にある比較領
域においては相対的に高く、前記比較領域よりも高電圧
側の領域においては相対的に低くなるように、電圧変換
を行うものである。
は、ネットワーク機器において、ケーブルを介して供給
された外部供給電圧とその比較基準となる基準電圧との
大小関係を検知する方法として、前記外部供給電圧をこ
れよりも低い電圧に変換するステップと、前記電圧変換
ステップにおいて得られた変換電圧を前記基準電圧と対
応する所定の比較電圧と比較するステップとを備え、前
記電圧変換ステップは、外部供給電圧と変換電圧との関
係において、外部供給電圧の増分に対する変換電圧の増
分の比が、外部供給電圧が基準電圧の近傍にある比較領
域においては相対的に高く、前記比較領域よりも高電圧
側の領域においては相対的に低くなるように、電圧変換
を行うものである。
【００３１】
【発明の実施の形態】以下、本発明の実施形態につい
て、ＩＥＥＥ１３９４規格のＣＰＳ機能に対する構成を
例にとって、図面を参照して説明する。
て、ＩＥＥＥ１３９４規格のＣＰＳ機能に対する構成を
例にとって、図面を参照して説明する。
【００３２】（第１の実施形態）図１は本発明の第１の
実施形態に係る電圧制御回路の回路構成を示す図であ
る。図１では、電圧制御回路１０において、ケーブルを
介して供給される外部電圧ＶDD＿extと基準電圧との比
較を行うための構成のみを示している。図１において、
２はダイオード接続されたＮ型ＭＯＳトランジスタであ
る。ＭＯＳトランジスタ２は、ドレインおよびゲートが
入力端子１と接続され、ソースがグランドＶssと接続さ
れており、入力端子１に接続された外付けの電圧降下用
抵抗１１と直列に配置されるように構成されている。こ
のＭＯＳトランジスタ２によって、電圧変換手段が構成
されている。３は変換電圧としてのＭＯＳトランジスタ
２のドレイン電圧Ｖａを比較電圧Ｖｂと比較し、この比
較結果を示す信号Ｖcps を外部電圧ＶDD＿extと基準電
圧との大小関係を示す信号として出力する比較手段とし
てのコンパレータである。
実施形態に係る電圧制御回路の回路構成を示す図であ
る。図１では、電圧制御回路１０において、ケーブルを
介して供給される外部電圧ＶDD＿extと基準電圧との比
較を行うための構成のみを示している。図１において、
２はダイオード接続されたＮ型ＭＯＳトランジスタであ
る。ＭＯＳトランジスタ２は、ドレインおよびゲートが
入力端子１と接続され、ソースがグランドＶssと接続さ
れており、入力端子１に接続された外付けの電圧降下用
抵抗１１と直列に配置されるように構成されている。こ
のＭＯＳトランジスタ２によって、電圧変換手段が構成
されている。３は変換電圧としてのＭＯＳトランジスタ
２のドレイン電圧Ｖａを比較電圧Ｖｂと比較し、この比
較結果を示す信号Ｖcps を外部電圧ＶDD＿extと基準電
圧との大小関係を示す信号として出力する比較手段とし
てのコンパレータである。
【００３３】図２は図１の回路構成における外部電圧Ｖ
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
ＭＯＳトランジスタ２はダイオード接続されているの
で、変換電圧Ｖａはダイオード特性すなわち２乗特性
（飽和特性）を示す。したがって、図２に示すように、
外部電圧ＶDD＿extが低い領域ではグラフの傾きは急峻
になり、一方、外部電圧ＶDD＿extが高くなるにつれ
て、変換電圧Ｖａの上昇カーブは鈍くなっていく。この
ダイオード特性の曲線は、ＭＯＳトランジスタ２のサイ
ズによって決定される。
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
ＭＯＳトランジスタ２はダイオード接続されているの
で、変換電圧Ｖａはダイオード特性すなわち２乗特性
（飽和特性）を示す。したがって、図２に示すように、
外部電圧ＶDD＿extが低い領域ではグラフの傾きは急峻
になり、一方、外部電圧ＶDD＿extが高くなるにつれ
て、変換電圧Ｖａの上昇カーブは鈍くなっていく。この
ダイオード特性の曲線は、ＭＯＳトランジスタ２のサイ
ズによって決定される。
【００３４】回路の検知性能の面からいうと、外部電圧
ＶDD＿extが基準電圧の近傍にある低電圧側の比較領域
Ａにおける曲線の傾きは大きい方が望ましいが、比較領
域Ａにおける傾きを大きくすればするほど、高電圧側の
変換電圧Ｖａが高くなるので、場合によっては、変換電
圧Ｖａが耐電圧Ｖmax を越えてしまう。よって、外部電
圧ＶDD＿extが４０Ｖのときに変換電圧Ｖａが耐電圧Ｖm
ax すなわち３．６Ｖを越えない範囲で、ＭＯＳトラン
ジスタ２のサイズを最適化するのが望ましい。なお、規
格の上限電圧４０Ｖは、回路保護の観点から目安として
定められたものであり、４０Ｖを越えると回路を動作不
可にする必要は必ずしもない。したがって、外部電圧Ｖ
DD＿extが４０Ｖのときに変換電圧Ｖａが耐電圧Ｖmax
を越えないようにすればよいので、外部電圧ＶDD＿ext
と４０Ｖとの大小関係を判別する必要は必ずしもない。
ＶDD＿extが基準電圧の近傍にある低電圧側の比較領域
Ａにおける曲線の傾きは大きい方が望ましいが、比較領
域Ａにおける傾きを大きくすればするほど、高電圧側の
変換電圧Ｖａが高くなるので、場合によっては、変換電
圧Ｖａが耐電圧Ｖmax を越えてしまう。よって、外部電
圧ＶDD＿extが４０Ｖのときに変換電圧Ｖａが耐電圧Ｖm
ax すなわち３．６Ｖを越えない範囲で、ＭＯＳトラン
ジスタ２のサイズを最適化するのが望ましい。なお、規
格の上限電圧４０Ｖは、回路保護の観点から目安として
定められたものであり、４０Ｖを越えると回路を動作不
可にする必要は必ずしもない。したがって、外部電圧Ｖ
DD＿extが４０Ｖのときに変換電圧Ｖａが耐電圧Ｖmax
を越えないようにすればよいので、外部電圧ＶDD＿ext
と４０Ｖとの大小関係を判別する必要は必ずしもない。
【００３５】すなわち、本実施形態によると、１）外部
電圧ＶDD＿extが基準電圧の近傍にある比較領域Ａにお
いては、外部電圧ＶDD＿extの増分に対する変換電圧Ｖ
ａの増分の比（曲線の傾き）を大きくすることができる
ので、検知精度が高まる。また、比較電圧Ｖｂをより高
く、内部電源電圧ＶDD＿intの１／２程度に設定するこ
とが可能になる。そして、これとともに、２）比較領域
Ａよりも高電圧側の領域Ｂにおいては、変換電圧Ｖａが
最大耐電圧Ｖmax を超えないように制御できる。本実施
形態では、ダイオード特性を利用して、１個のトランジ
スタ２によって、領域Ａと領域Ｂにおける特性を実現し
ている。
電圧ＶDD＿extが基準電圧の近傍にある比較領域Ａにお
いては、外部電圧ＶDD＿extの増分に対する変換電圧Ｖ
ａの増分の比（曲線の傾き）を大きくすることができる
ので、検知精度が高まる。また、比較電圧Ｖｂをより高
く、内部電源電圧ＶDD＿intの１／２程度に設定するこ
とが可能になる。そして、これとともに、２）比較領域
Ａよりも高電圧側の領域Ｂにおいては、変換電圧Ｖａが
最大耐電圧Ｖmax を超えないように制御できる。本実施
形態では、ダイオード特性を利用して、１個のトランジ
スタ２によって、領域Ａと領域Ｂにおける特性を実現し
ている。
【００３６】例えば課題の項で示した図１１では、外部
電圧ＶDD＿extが５Ｖ〜１０Ｖの範囲で変化したとき、
変換電圧Ｖａは０．４５Ｖ〜０．９Ｖの範囲で変化す
る。これに対して、図２では、外部電圧ＶDD＿extが５
Ｖ〜１０Ｖの範囲で変化したとき、変換電圧Ｖａは１．
１Ｖ〜１．６２Ｖの範囲で変化する。すなわち、外部電
圧ＶDD＿extが基準電圧近傍の所定の範囲にあるとき、
変換電圧Ｖａは、変化する範囲が大きく、かつ、レベル
が高くなっている。これによって、比較電圧Ｖｂやコン
パレータ３の検知精度のばらつきの影響が小さくなり、
かつ、コンパレータの検知感度も向上する。したがっ
て、検知精度を向上させることが可能となる。
電圧ＶDD＿extが５Ｖ〜１０Ｖの範囲で変化したとき、
変換電圧Ｖａは０．４５Ｖ〜０．９Ｖの範囲で変化す
る。これに対して、図２では、外部電圧ＶDD＿extが５
Ｖ〜１０Ｖの範囲で変化したとき、変換電圧Ｖａは１．
１Ｖ〜１．６２Ｖの範囲で変化する。すなわち、外部電
圧ＶDD＿extが基準電圧近傍の所定の範囲にあるとき、
変換電圧Ｖａは、変化する範囲が大きく、かつ、レベル
が高くなっている。これによって、比較電圧Ｖｂやコン
パレータ３の検知精度のばらつきの影響が小さくなり、
かつ、コンパレータの検知感度も向上する。したがっ
て、検知精度を向上させることが可能となる。
【００３７】（第１の実施形態の変形例）図３は本発明
の第１の実施形態の変形例を示す回路図である。図３に
示す電圧制御回路１０Ａは、比較電圧Ｖｂを生成する比
較電圧生成手段として、定電流源４およびダイオード接
続されたＮ型ＭＯＳトランジスタ５を備えている。この
比較電圧生成手段とコンパレータ３とによって、比較手
段が構成されている。
の第１の実施形態の変形例を示す回路図である。図３に
示す電圧制御回路１０Ａは、比較電圧Ｖｂを生成する比
較電圧生成手段として、定電流源４およびダイオード接
続されたＮ型ＭＯＳトランジスタ５を備えている。この
比較電圧生成手段とコンパレータ３とによって、比較手
段が構成されている。
【００３８】第１の実施形態では、図１０の構成に比べ
て、外部電圧ＶDD＿extが基準電圧の近傍にあるときの
変換電圧Ｖａの範囲を拡大することができた。ところ
が、トランジスタ２の特性がプロセスや温度のばらつき
によって変化したとき、これに伴い、変換電圧Ｖａも変
動してしまうおそれがある。本変形例は、トランジスタ
２の特性のばらつきに対しても、さらに方策を施したも
のである。
て、外部電圧ＶDD＿extが基準電圧の近傍にあるときの
変換電圧Ｖａの範囲を拡大することができた。ところ
が、トランジスタ２の特性がプロセスや温度のばらつき
によって変化したとき、これに伴い、変換電圧Ｖａも変
動してしまうおそれがある。本変形例は、トランジスタ
２の特性のばらつきに対しても、さらに方策を施したも
のである。
【００３９】図３において、トランジスタ５は、トラン
ジスタ２と同様にドレインとゲートとが接続されたダイ
オード接続になっており、そのドレインには定電流源４
が接続されている。このため、トランジスタ５には定電
流源４から常に一定の電流が供給され、トランジスタ５
のゲート電圧が比較電圧Ｖｂとして出力される。
ジスタ２と同様にドレインとゲートとが接続されたダイ
オード接続になっており、そのドレインには定電流源４
が接続されている。このため、トランジスタ５には定電
流源４から常に一定の電流が供給され、トランジスタ５
のゲート電圧が比較電圧Ｖｂとして出力される。
【００４０】図３の構成では、コンパレータ３は、トラ
ンジスタ２によって制御された変換電圧Ｖａとトランジ
スタ５によって制御された比較電圧Ｖｂとを比較する。
このため、トランジスタ２の特性の変化に起因して変換
電圧Ｖａが変動しても、比較電圧Ｖｂもまたトランジス
タ５の特性の変化に起因して同様に変動し、かつ、電圧
Ｖａ，Ｖｂの変動方向は同一であるので、その差には、
電圧変動の影響は現れない。したがって、トランジスタ
２の特性変化に起因する誤検知を防止することができ、
検知性能を向上させることができる。
ンジスタ２によって制御された変換電圧Ｖａとトランジ
スタ５によって制御された比較電圧Ｖｂとを比較する。
このため、トランジスタ２の特性の変化に起因して変換
電圧Ｖａが変動しても、比較電圧Ｖｂもまたトランジス
タ５の特性の変化に起因して同様に変動し、かつ、電圧
Ｖａ，Ｖｂの変動方向は同一であるので、その差には、
電圧変動の影響は現れない。したがって、トランジスタ
２の特性変化に起因する誤検知を防止することができ、
検知性能を向上させることができる。
【００４１】（第２の実施形態）第１の実施形態におい
て、トランジスタ２のサイズをこれに流れる電流Ｉ１が
さらに少なくなるように調整すれば、図２の曲線が全体
的に上昇し、比較領域Ａにおける曲線の傾きが大きくな
る。これにより、外部電圧ＶDD＿extが基準電圧の近傍
にあるときの変換電圧Ｖａの範囲がさらに拡大されるの
で、検知精度をさらに高めることができる。ところがこ
の場合、比較領域Ａよりも高電圧側の領域Ｂにおいて、
変換電圧Ｖａが耐電圧Ｖmax を越えてしまうおそれが生
じる。
て、トランジスタ２のサイズをこれに流れる電流Ｉ１が
さらに少なくなるように調整すれば、図２の曲線が全体
的に上昇し、比較領域Ａにおける曲線の傾きが大きくな
る。これにより、外部電圧ＶDD＿extが基準電圧の近傍
にあるときの変換電圧Ｖａの範囲がさらに拡大されるの
で、検知精度をさらに高めることができる。ところがこ
の場合、比較領域Ａよりも高電圧側の領域Ｂにおいて、
変換電圧Ｖａが耐電圧Ｖmax を越えてしまうおそれが生
じる。
【００４２】そこで、本発明の第２の実施形態では、変
換電圧Ｖａが所定の制限電圧を越えないように制限をか
けるクランプ回路を設ける。これにより、外部電圧ＶDD
＿extが基準電圧の近傍にある比較領域Ａにおいて、外
部電圧ＶDD＿extの増分に対する変換電圧Ｖａの増分の
比をさらに高めることができる。
換電圧Ｖａが所定の制限電圧を越えないように制限をか
けるクランプ回路を設ける。これにより、外部電圧ＶDD
＿extが基準電圧の近傍にある比較領域Ａにおいて、外
部電圧ＶDD＿extの増分に対する変換電圧Ｖａの増分の
比をさらに高めることができる。
【００４３】図４は本発明の第２の実施形態に係る電圧
制御回路の回路構成を示す図である。図４において、２
Ａは電圧降下素子としてのダイオード接続されたＮ型Ｍ
ＯＳトランジスタであり、図１のトランジスタ２より
も、ゲート幅が小さく、またはゲート長が大きく構成さ
れている。これにより、トランジスタ２Ａの電流Ｉ１Ａ
は図１のトランジスタ２を流れる電流Ｉ１よりも小さく
なる。２０は変換電圧Ｖａが所定の制限電圧Ｖｃを越え
ないように制限をかけるクランプ回路であって、トラン
ジスタ２Ａと並列に設けられたＮ型ＭＯＳトランジスタ
２１と、このトランジスタ２１のドレイン電圧すなわち
変換電圧Ｖａを一方の入力とするとともに、制限電圧Ｖ
ｃを他方の入力とし、その出力がトランジスタ２１のゲ
ート入力となるコンパレータ２２とを備えている。な
お、内部電源電圧ＶDD＿intは常に印加されているもの
とする。
制御回路の回路構成を示す図である。図４において、２
Ａは電圧降下素子としてのダイオード接続されたＮ型Ｍ
ＯＳトランジスタであり、図１のトランジスタ２より
も、ゲート幅が小さく、またはゲート長が大きく構成さ
れている。これにより、トランジスタ２Ａの電流Ｉ１Ａ
は図１のトランジスタ２を流れる電流Ｉ１よりも小さく
なる。２０は変換電圧Ｖａが所定の制限電圧Ｖｃを越え
ないように制限をかけるクランプ回路であって、トラン
ジスタ２Ａと並列に設けられたＮ型ＭＯＳトランジスタ
２１と、このトランジスタ２１のドレイン電圧すなわち
変換電圧Ｖａを一方の入力とするとともに、制限電圧Ｖ
ｃを他方の入力とし、その出力がトランジスタ２１のゲ
ート入力となるコンパレータ２２とを備えている。な
お、内部電源電圧ＶDD＿intは常に印加されているもの
とする。
【００４４】コンパレータ２２は変換電圧Ｖａと制限電
圧Ｖｃとを比較し、変換電圧Ｖａの方が高くなると
“Ｈ”を出力する。このとき、トランジスタ２１はゲー
ト電圧が“Ｈ”になるためオン状態になり、トランジス
タ２ＡのドレインからグランドＶｓｓに電流Ｉ２を流
す。この結果、変換電圧Ｖａは制限電圧Ｖｃを越えなく
なり、すなわち、制限電圧Ｖｃでクランプされる。
圧Ｖｃとを比較し、変換電圧Ｖａの方が高くなると
“Ｈ”を出力する。このとき、トランジスタ２１はゲー
ト電圧が“Ｈ”になるためオン状態になり、トランジス
タ２ＡのドレインからグランドＶｓｓに電流Ｉ２を流
す。この結果、変換電圧Ｖａは制限電圧Ｖｃを越えなく
なり、すなわち、制限電圧Ｖｃでクランプされる。
【００４５】図５は図４の回路構成における外部電圧Ｖ
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
図５に示すように、比較領域Ａにおいては、トランジス
タ２Ａのサイズ調整によって、曲線の傾きが大きくな
り、外部電圧ＶDD＿extが基準電圧の近傍にあるときの
変換電圧Ｖａの範囲が図２よりも拡大されている。一
方、領域Ｂにおいては、クランプ回路２０によって、変
換電圧Ｖａはその上限が制限電圧Ｖｃに抑制されるの
で、変換電圧Ｖａが耐電圧Ｖmax を越えることはない。
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
図５に示すように、比較領域Ａにおいては、トランジス
タ２Ａのサイズ調整によって、曲線の傾きが大きくな
り、外部電圧ＶDD＿extが基準電圧の近傍にあるときの
変換電圧Ｖａの範囲が図２よりも拡大されている。一
方、領域Ｂにおいては、クランプ回路２０によって、変
換電圧Ｖａはその上限が制限電圧Ｖｃに抑制されるの
で、変換電圧Ｖａが耐電圧Ｖmax を越えることはない。
【００４６】（第２の実施形態の変形例）図６は第２の
実施形態の変形例を示す回路図である。図６に示す電圧
制御回路１０Ｃは、図４のトランジスタ２Ａの代わりに
電圧降下素子としての抵抗６を備え、また、抵抗６と並
列に設けられ、かつ、直列に配置された３個のダイオー
ド接続されたＮ型ＭＯＳトランジスタ２３ａ，２３ｂ，
２３ｃを有するクランプ回路２３を、クランプ回路２０
の代わりに備えている。クランプ回路２３の各トランジ
スタ２３ａ，２３ｂ，２３ｃは、変換電圧Ｖａが３Ｖｔ
（ＶｔはＮ型ＭＯＳトランジスタのしきい値電圧）を越
えるとオン状態になり、抵抗６の入力端子側の端からグ
ランドＶｓｓに電流Ｉ２Ａを流す。この結果、変換電圧
Ｖａは３Ｖｔを越えなくなり、すなわち、所定の制限電
圧としての３Ｖｔでクランプされる。
実施形態の変形例を示す回路図である。図６に示す電圧
制御回路１０Ｃは、図４のトランジスタ２Ａの代わりに
電圧降下素子としての抵抗６を備え、また、抵抗６と並
列に設けられ、かつ、直列に配置された３個のダイオー
ド接続されたＮ型ＭＯＳトランジスタ２３ａ，２３ｂ，
２３ｃを有するクランプ回路２３を、クランプ回路２０
の代わりに備えている。クランプ回路２３の各トランジ
スタ２３ａ，２３ｂ，２３ｃは、変換電圧Ｖａが３Ｖｔ
（ＶｔはＮ型ＭＯＳトランジスタのしきい値電圧）を越
えるとオン状態になり、抵抗６の入力端子側の端からグ
ランドＶｓｓに電流Ｉ２Ａを流す。この結果、変換電圧
Ｖａは３Ｖｔを越えなくなり、すなわち、所定の制限電
圧としての３Ｖｔでクランプされる。
【００４７】図７は図６の回路構成における外部電圧Ｖ
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
図７に示すように、比較領域Ａにおいては、抵抗６によ
って、外部電圧ＶDD＿extと変換電圧Ｖａとは比例関係
になる。また、コンパレータ３の入力となる比較電圧Ｖ
ｂが電源電圧のほぼ１／２程度に設定されるので、コン
パレータ３の感度の面からみて検出精度が改善される。
一方、領域Ｂにおいては、クランプ回路２３によって、
変換電圧Ｖａはその上限が３Ｖｔに抑制されるので、変
換電圧Ｖａが耐電圧Ｖmax を越えることはない。
DD＿extと変換電圧Ｖａとの関係を示すグラフである。
図７に示すように、比較領域Ａにおいては、抵抗６によ
って、外部電圧ＶDD＿extと変換電圧Ｖａとは比例関係
になる。また、コンパレータ３の入力となる比較電圧Ｖ
ｂが電源電圧のほぼ１／２程度に設定されるので、コン
パレータ３の感度の面からみて検出精度が改善される。
一方、領域Ｂにおいては、クランプ回路２３によって、
変換電圧Ｖａはその上限が３Ｖｔに抑制されるので、変
換電圧Ｖａが耐電圧Ｖmax を越えることはない。
【００４８】なお、図６の構成では、クランプ回路２３
はＮ型ＭＯＳトランジスタによって構成されているが、
Ｐ型トランジスタによって構成してもかまわない。この
場合、各トランジスタにおいて、基板電位をソース電位
と共通にすることによって、基板効果の影響を少なくす
ることもできる。
はＮ型ＭＯＳトランジスタによって構成されているが、
Ｐ型トランジスタによって構成してもかまわない。この
場合、各トランジスタにおいて、基板電位をソース電位
と共通にすることによって、基板効果の影響を少なくす
ることもできる。
【００４９】また、図６の構成では、クランプ回路２３
を構成するトランジスタの個数を３としたが、このトラ
ンジスタの個数は、クランプをかける制限電圧に応じて
任意に設定可能であり、３に限定されるものではない。
また、この個数は、耐電圧Ｖmax とトランジスタのしき
い値電圧Ｖｔに基づいて、適宜設定すればよい。
を構成するトランジスタの個数を３としたが、このトラ
ンジスタの個数は、クランプをかける制限電圧に応じて
任意に設定可能であり、３に限定されるものではない。
また、この個数は、耐電圧Ｖmax とトランジスタのしき
い値電圧Ｖｔに基づいて、適宜設定すればよい。
【００５０】さらに、図６の構成では、クランプ回路２
３を構成するトランジスタ２３ａ，２３ｂ，２３ｃの特
性のばらつきによって、クランプをかける制限電圧にば
らつきが生じることが予想される。ところがこの場合で
も、クランプをかける制限電圧が、比較電圧Ｖｂよりも
充分高く、耐電圧Ｖmax よりも充分低い範囲にあれば、
回路動作上、特に問題は生じない。
３を構成するトランジスタ２３ａ，２３ｂ，２３ｃの特
性のばらつきによって、クランプをかける制限電圧にば
らつきが生じることが予想される。ところがこの場合で
も、クランプをかける制限電圧が、比較電圧Ｖｂよりも
充分高く、耐電圧Ｖmax よりも充分低い範囲にあれば、
回路動作上、特に問題は生じない。
【００５１】また、図４の構成において、クランプ回路
２０の代わりに、図６のクランプ回路２３を設けてもよ
い。また、図４の構成において、トランジスタ２Ａの代
わりに抵抗６を設けてもかまわない。さらに、図４およ
び図６の構成において、トランジスタ２Ａまたは抵抗６
の代わりに、電圧降下素子として、ゲートに所定電圧が
印加されたトランジスタを設けてもかまわない。このト
ランジスタを、非飽和の線形領域で動作させることによ
って、比較領域Ａにおける曲線の傾きを急峻にすること
も可能である。
２０の代わりに、図６のクランプ回路２３を設けてもよ
い。また、図４の構成において、トランジスタ２Ａの代
わりに抵抗６を設けてもかまわない。さらに、図４およ
び図６の構成において、トランジスタ２Ａまたは抵抗６
の代わりに、電圧降下素子として、ゲートに所定電圧が
印加されたトランジスタを設けてもかまわない。このト
ランジスタを、非飽和の線形領域で動作させることによ
って、比較領域Ａにおける曲線の傾きを急峻にすること
も可能である。
【００５２】また、図４または図６の構成において、図
３に示すような比較電圧生成手段を併せて設けてもかま
わない。
３に示すような比較電圧生成手段を併せて設けてもかま
わない。
【００５３】また、図１のダイオード接続されたトラン
ジスタ２、図４のダイオード接続されたトランジスタ２
Ａの代わりに、ダイオードを設けてもかまわない。ま
た、図３のダイオード接続されたトランジスタ２，５の
代わりに、ダイオードを設けてもよい。さらに、図６の
クランプ回路２３を構成するダイオード接続されたトラ
ンジスタ２３ａ，２３ｂ，２３ｃの代わりに、ダイオー
ドを設けてもかまわない。
ジスタ２、図４のダイオード接続されたトランジスタ２
Ａの代わりに、ダイオードを設けてもかまわない。ま
た、図３のダイオード接続されたトランジスタ２，５の
代わりに、ダイオードを設けてもよい。さらに、図６の
クランプ回路２３を構成するダイオード接続されたトラ
ンジスタ２３ａ，２３ｂ，２３ｃの代わりに、ダイオー
ドを設けてもかまわない。
【００５４】そして図９に示すネットワーク機器におい
て、課題の項で示した電圧制御回路５０の代わりに、各
実施形態または各変形例に係る電圧制御回路１０，１０
Ａ，１０Ｂ，１０Ｃを用いて電圧判定部１５を構成する
ことによって、ＰＨＹ部のＣＰＳ機能をより精度よく実
現することができる。
て、課題の項で示した電圧制御回路５０の代わりに、各
実施形態または各変形例に係る電圧制御回路１０，１０
Ａ，１０Ｂ，１０Ｃを用いて電圧判定部１５を構成する
ことによって、ＰＨＹ部のＣＰＳ機能をより精度よく実
現することができる。
【００５５】
【発明の効果】以上のように本発明によると、比較領域
よりも高電圧側の領域において、変換電圧が回路の耐電
圧を越えないようにしつつ、比較領域における変換電圧
の範囲を広く設定することができる。したがって、比較
電圧や、比較手段の検知精度のばらつきが外部電圧の判
定に対して与える影響を、低く抑えることができるの
で、外部電圧と基準電圧との比較の精度を高めることが
できる。
よりも高電圧側の領域において、変換電圧が回路の耐電
圧を越えないようにしつつ、比較領域における変換電圧
の範囲を広く設定することができる。したがって、比較
電圧や、比較手段の検知精度のばらつきが外部電圧の判
定に対して与える影響を、低く抑えることができるの
で、外部電圧と基準電圧との比較の精度を高めることが
できる。
【００５６】そして、本発明に係る電圧制御回路を用い
ることによって、ＩＥＥＥ１３９４規格を満足するＰＨ
Ｙ部の開発が可能になる。
ることによって、ＩＥＥＥ１３９４規格を満足するＰＨ
Ｙ部の開発が可能になる。
【図１】本発明の第１の実施形態に係る電圧制御回路の
回路構成を示す図である。
回路構成を示す図である。
【図２】図１の回路構成における外部電圧と変換電圧と
の関係を示すグラフである。
の関係を示すグラフである。
【図３】本発明の第１の実施形態の変形例を示す回路図
である。
である。
【図４】本発明の第２の実施形態に係る電圧制御回路の
回路構成を示す図である。
回路構成を示す図である。
【図５】図４の回路構成における外部電圧と変換電圧と
の関係を示すグラフである。
の関係を示すグラフである。
【図６】本発明の第２の実施形態の変形例を示す回路図
である。
である。
【図７】図６の回路構成における外部電圧と変換電圧と
の関係を示すグラフである。
の関係を示すグラフである。
【図８】ネットワークシステムの構成の一部を示す図で
ある。
ある。
【図９】図８に示すようなシステムを構成するネットワ
ーク機器の内部構成の一例を示す図である。
ーク機器の内部構成の一例を示す図である。
【図１０】本願発明者が考案した、ＩＥＥＥ１３９４規
格を満たす回路構成図である。
格を満たす回路構成図である。
【図１１】図１０の回路構成における外部電圧と内部電
圧との関係を示すグラフである。
圧との関係を示すグラフである。
ＶDD＿ext 外部電圧 Ｖａ 変換電圧 Ｖｂ 比較電圧 Ｖcps 外部電圧と基準電圧との大小関係を示す信号 Ａ 比較領域 １ 入力端子 ２ ダイオード接続されたトランジスタ（電圧変換手
段） ２Ａ ダイオード接続されたトランジスタ（電圧降下素
子） ３ コンパレータ（比較手段） ４ 定電流源 ５ ダイオード接続されたトランジスタ ６ 抵抗（電圧降下素子） １０，１０Ａ，１０Ｂ，１０Ｃ 電圧制御回路 １１ 電圧降下用抵抗 １２ ケーブル １５ 電圧判定部 ２０ クランプ回路 ２１ トランジスタ ２２ コンパレータ ２３ クランプ回路 ２３ａ，２３ｂ，２３ｃ トランジスタ ５１ 抵抗素子
段） ２Ａ ダイオード接続されたトランジスタ（電圧降下素
子） ３ コンパレータ（比較手段） ４ 定電流源 ５ ダイオード接続されたトランジスタ ６ 抵抗（電圧降下素子） １０，１０Ａ，１０Ｂ，１０Ｃ 電圧制御回路 １１ 電圧降下用抵抗 １２ ケーブル １５ 電圧判定部 ２０ クランプ回路 ２１ トランジスタ ２２ コンパレータ ２３ クランプ回路 ２３ａ，２３ｂ，２３ｃ トランジスタ ５１ 抵抗素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 5/08 (72)発明者 赤松 寛範 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 吉田 忠弘 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 高橋 学志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 平田 貴史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 有馬 幸生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小松 義英 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (12)
- 【請求項１】 外部から供給された外部電圧と、その比
較基準となる基準電圧との大小関係を検知する電圧制御
回路であって、 外部電圧が、電圧降下用抵抗を介して印加可能な入力端
子と、 前記入力端子に印加された外部電圧を、前記電圧降下用
抵抗と併せて、外部電圧よりも低い電圧に変換する電圧
変換手段と、 前記電圧変換手段から出力された変換電圧を、前記基準
電圧と対応する所定の比較電圧と比較し、この比較結果
を示す信号を、外部電圧と基準電圧との大小関係を示す
信号として出力する比較手段とを備え、 前記電圧変換手段は、 外部電圧と変換電圧との関係において、外部電圧の増分
に対する変換電圧の増分の比が、外部電圧が基準電圧の
近傍にある比較領域においては、相対的に高く、前記比
較領域よりも高電圧側の領域においては、相対的に低く
なるように、電圧変換を行うものであることを特徴とす
る電圧制御回路。 - 【請求項２】 請求項１記載の電圧制御回路において、 前記電圧変換手段は、 前記電圧降下用抵抗と直列に配置されるように前記入力
端子と接続された，ダイオード、またはダイオード接続
されたトランジスタを備えていることを特徴とする電圧
制御回路。 - 【請求項３】 請求項２記載の電圧制御回路において、 前記比較手段は、前記比較電圧を生成する比較電圧生成
手段を備え、 前記比較電圧生成手段は、 定電流源と、 前記定電流源と直列に配置された，ダイオード、または
ダイオード接続されたトランジスタとを備えていること
を特徴とする電圧制御回路。 - 【請求項４】 請求項１記載の電圧制御回路において、 前記電圧変換手段は、 前記電圧降下用抵抗と直列に配置されるように前記入力
端子と接続された電圧降下素子と、 前記電圧降下素子の、前記入力端子側の電圧が、所定の
制限電圧を越えないように制限をかけるクランプ回路と
を備えたものであることを特徴とする電圧制御回路。 - 【請求項５】 請求項４記載の電圧制御回路において、 前記クランプ回路は、 前記電圧降下素子と並列に設けられたトランジスタと、 前記トランジスタのドレイン電圧を一方の入力とすると
ともに、前記制限電圧を他方の入力とし、その出力が前
記トランジスタのゲート入力となるコンパレータとを備
えていることを特徴とする電圧制御回路。 - 【請求項６】 請求項４記載の電圧制御回路において、 前記クランプ回路は、 前記電圧降下素子と並列に設けられた、１つまたは直列
に配置された複数の、ダイオードまたはダイオード接続
されたトランジスタを備えていることを特徴とする電圧
制御回路。 - 【請求項７】 請求項４記載の電圧制御回路において、 前記電圧降下素子は、 抵抗、ダイオード、またはダイオード接続されたトラン
ジスタであることを特徴とする電圧制御回路。 - 【請求項８】 ケーブルが接続可能に構成されたネット
ワーク機器であって、 ケーブルを介して供給された外部供給電圧が、所定の範
囲内にあるか否かを判定する電圧判定部を備え、 前記電圧判定部は、 請求項１記載の電圧制御回路と、 一端がこの電圧制御回路の前記入力端子に接続され、他
端に前記外部供給電圧が与えられる電圧降下用抵抗とを
備えているネットワーク機器。 - 【請求項９】 外部から供給された外部電圧と、その比
較基準となる基準電圧との大小関係を検知する電圧制御
回路であって、 外部電圧が、電圧降下用抵抗を介して印加可能な入力端
子と、 一端が前記入力端子に接続され、他端が接地された抵抗
素子と、 前記抵抗素子の前記一端の電圧を、前記基準電圧と対応
する所定の比較電圧と比較し、この比較結果を示す信号
を外部電圧と基準電圧との大小関係を示す信号として出
力するコンパレータとを備えたことを特徴とする電圧制
御回路。 - 【請求項１０】 請求項９記載の電圧制御回路におい
て、 前記電圧降下用抵抗の抵抗値は、４００ｋΩであり、 前記抵抗素子の抵抗値は、３５ｋΩ〜４０ｋΩであるこ
とを特徴とする電圧制御回路。 - 【請求項１１】 請求項９記載の電圧制御回路におい
て、 前記所定の比較電圧は、 前記基準電圧と、前記電圧降下用抵抗および前記抵抗素
子の抵抗値の比とに基づいて、設定されることを特徴と
する電圧制御回路。 - 【請求項１２】 ネットワーク機器において、ケーブル
を介して供給された外部供給電圧と、その比較基準とな
る基準電圧との大小関係を検知する方法であって、 前記外部供給電圧を、これよりも低い電圧に変換するス
テップと、 前記電圧変換ステップにおいて得られた変換電圧を、前
記基準電圧と対応する所定の比較電圧と比較するステッ
プとを備え、 前記電圧変換ステップは、 外部供給電圧と変換電圧との関係において、外部供給電
圧の増分に対する変換電圧の増分の比が、外部供給電圧
が基準電圧の近傍にある比較領域においては相対的に高
く、前記比較領域よりも高電圧側の領域においては相対
的に低くなるように、電圧変換を行うものであることを
特徴とする電圧検知方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000019637A JP3319732B2 (ja) | 1999-02-05 | 2000-01-28 | 電圧制御回路、ネットワーク機器および電圧検知方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2852099 | 1999-02-05 | ||
| JP11-28520 | 1999-02-05 | ||
| JP2000019637A JP3319732B2 (ja) | 1999-02-05 | 2000-01-28 | 電圧制御回路、ネットワーク機器および電圧検知方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000293240A true JP2000293240A (ja) | 2000-10-20 |
| JP3319732B2 JP3319732B2 (ja) | 2002-09-03 |
Family
ID=26366628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000019637A Expired - Fee Related JP3319732B2 (ja) | 1999-02-05 | 2000-01-28 | 電圧制御回路、ネットワーク機器および電圧検知方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3319732B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012085448A (ja) * | 2010-10-12 | 2012-04-26 | Lapis Semiconductor Co Ltd | 充電制御システム及び充電制御装置 |
| JP2013093782A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Mobile Corp | 半導体集積回路、それを備えた受信装置及び無線通信端末 |
| KR20170004340A (ko) * | 2015-07-02 | 2017-01-11 | 에스케이하이닉스 주식회사 | 문턱 전압 측정 장치 |
| JP2019203851A (ja) * | 2018-05-25 | 2019-11-28 | エイブリック株式会社 | ボルテージディテクタ |
| KR20230065718A (ko) * | 2021-11-05 | 2023-05-12 | 주식회사 현대케피코 | 프리휠링 다이오드 오픈 고장 진단 시스템 및 오픈 고장 진단 방법 |
| KR102707966B1 (ko) | 2022-10-20 | 2024-09-19 | 주식회사 현대케피코 | 프리휠링 다이오드 고장 감지 회로 및 이의 동작 방법 |
-
2000
- 2000-01-28 JP JP2000019637A patent/JP3319732B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012085448A (ja) * | 2010-10-12 | 2012-04-26 | Lapis Semiconductor Co Ltd | 充電制御システム及び充電制御装置 |
| JP2013093782A (ja) * | 2011-10-27 | 2013-05-16 | Renesas Mobile Corp | 半導体集積回路、それを備えた受信装置及び無線通信端末 |
| KR20170004340A (ko) * | 2015-07-02 | 2017-01-11 | 에스케이하이닉스 주식회사 | 문턱 전압 측정 장치 |
| KR102022547B1 (ko) * | 2015-07-02 | 2019-09-18 | 에스케이하이닉스 주식회사 | 문턱 전압 측정 장치 |
| JP2019203851A (ja) * | 2018-05-25 | 2019-11-28 | エイブリック株式会社 | ボルテージディテクタ |
| CN110531143A (zh) * | 2018-05-25 | 2019-12-03 | 艾普凌科有限公司 | 电压检测器 |
| JP7131965B2 (ja) | 2018-05-25 | 2022-09-06 | エイブリック株式会社 | ボルテージディテクタ |
| CN110531143B (zh) * | 2018-05-25 | 2023-07-18 | 艾普凌科有限公司 | 电压检测器 |
| KR20230065718A (ko) * | 2021-11-05 | 2023-05-12 | 주식회사 현대케피코 | 프리휠링 다이오드 오픈 고장 진단 시스템 및 오픈 고장 진단 방법 |
| KR102664818B1 (ko) * | 2021-11-05 | 2024-05-08 | 주식회사 현대케피코 | 프리휠링 다이오드 오픈 고장 진단 시스템 및 오픈 고장 진단 방법 |
| KR102707966B1 (ko) | 2022-10-20 | 2024-09-19 | 주식회사 현대케피코 | 프리휠링 다이오드 고장 감지 회로 및 이의 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3319732B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586336B2 (en) | Method and circuit for squelch detection in serial communications | |
| JP5215995B2 (ja) | 超低電力アナログ補償回路 | |
| US6924673B2 (en) | Input/output buffer for protecting a circuit from signals received from external devices and method of use | |
| US20070069807A1 (en) | Voltage regulation having varying reference during operation | |
| US7741870B2 (en) | Multi-function input terminal | |
| US7525348B1 (en) | Differential voltage comparator | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| JP3319732B2 (ja) | 電圧制御回路、ネットワーク機器および電圧検知方法 | |
| CN113726530A (zh) | 一种以太网供电系统 | |
| JPH11186896A (ja) | 半導体装置 | |
| Sim et al. | A 1-Gb/s bidirectional I/O buffer using the current-mode scheme | |
| US6686776B2 (en) | Digital data coincidence determining circuit | |
| US7281151B2 (en) | Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop | |
| KR20040038601A (ko) | 입력 신호의 논리 레벨을 판정하는 레벨 판정 회로 | |
| JP3166920B2 (ja) | 受信および信号処理装置 | |
| US6265932B1 (en) | Substrate control voltage circuit of a semiconductor memory | |
| US6498519B1 (en) | Voltage control circuit network device and method of detecting voltage | |
| US6785828B2 (en) | Apparatus and method for a low power, multi-level GTL I/O buffer with fast restoration of static bias | |
| US10725089B1 (en) | Semiconductor device and operating method thereof | |
| JP2812074B2 (ja) | 半導体装置 | |
| US11621711B2 (en) | Low area and high speed termination detection circuit with voltage clamping | |
| US11616499B2 (en) | Bi-directional buffer having a low bias voltage and a fast transient response | |
| US8476934B2 (en) | Circuitry and method for differential signal detection with integrated reference voltage | |
| US10581420B2 (en) | Semiconductor device | |
| US20040108880A1 (en) | Semiconductor device and data transfer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |