KR102022547B1 - 문턱 전압 측정 장치 - Google Patents

문턱 전압 측정 장치 Download PDF

Info

Publication number
KR102022547B1
KR102022547B1 KR1020150094562A KR20150094562A KR102022547B1 KR 102022547 B1 KR102022547 B1 KR 102022547B1 KR 1020150094562 A KR1020150094562 A KR 1020150094562A KR 20150094562 A KR20150094562 A KR 20150094562A KR 102022547 B1 KR102022547 B1 KR 102022547B1
Authority
KR
South Korea
Prior art keywords
voltage
drain
source
current
mos transistor
Prior art date
Application number
KR1020150094562A
Other languages
English (en)
Other versions
KR20170004340A (ko
Inventor
임혁상
안영재
박정현
김기룡
정성욱
Original Assignee
에스케이하이닉스 주식회사
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 연세대학교 산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150094562A priority Critical patent/KR102022547B1/ko
Priority to US15/006,038 priority patent/US9989582B2/en
Publication of KR20170004340A publication Critical patent/KR20170004340A/ko
Application granted granted Critical
Publication of KR102022547B1 publication Critical patent/KR102022547B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electromagnetism (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 기술에 의한 문턱 전압 측정 장치는 모스 트랜지스터, 모스 트랜지스터의 드레인 전압을 고정하는 드레인 전압 고정부; 모스 트랜지스터에 드레인-소스 전류를 인가하는 정전류 공급부를 포함한다.

Description

문턱 전압 측정 장치{DEVICE FOR MEASURING THRESHOLD VOLTAGE}
본 발명은 모스 트랜지스터의 문턱 전압을 측정하는 장치에 관한 것으로서 보다 구체적으로는 바디 효과 등의 원인으로 발생하는 에러를 제거하여 문턱 전압을 더욱 정확히 측정할 수 있는 장치에 관한 것이다.
도 1은 NMOS 트랜지스터의 문턱 전압을 측정하기 위한 종래의 문턱 전압 측정 장치를 나타낸 회로도이다.
종래의 문턱 전압 측정 장치는 NMOS 트랜지스터(N)의 게이트 전압(VG)을 고정하고 드레인-소스 전류(IREF)를 인가한다.
드레인-소스 전류(IREF)는 NMOS 트랜지스터(N1, N2)를 포함하는 전류 미러에 의해 제공된다.
문턱 전압을 측정하는 방법으로서 정전류 방법(constant current method)이 알려져 있다.
정전류 방법에서 문턱 전압은 미리 정의된 핀치오프 전류(ISPEC)가 드레인-소스 사이에 흐르는 경우의 게이트-소스 전압으로 정의된다.
핀치오프 전류(ISPEC)는 핀치오프 현상이 일어날 때 흐르는 드레인-소스 전류로 정의되며 이는 실험적으로 결정될 수 있다.
예를 들어 핀치오프 전류(ISPEC)는 다음 수학식 1과 같이 결정될 수 있다. 수학식 1에서 W는 모스 트랜지스터의 채널 폭이고 L은 모스 트랜지스터의 채널 길이이다.
Figure 112015064349400-pat00001
도 2는 정전류 방법에 의한 문턱 전압 측정 방식을 설명한 그래프이다.
도 2의 그래프는 게이트-소스 전압과 드레인-소스 전압에 따른 드레인 소스 전류를 나타낸다.
그래프에 표시된 핀치오프 전류(ISPEC)는 수학식 1과 같이 실험적으로 결정된 값이다.
적색 그래프는 포화 영역에서의 드레인-소스 전압(VDS1)에 대응하는 그래프이고, 청색 그래프는 선형 영역에서의 드레인-소스 전압(VDS2)에 대응하는 그래프이다.
도 1에서 게이트 전압(VG)이 고정된 상태에서 드레인-소스 전류(IREF)가 핀치오프 전류(ISPEC)가 되도록 조정하고 소스 전압을 측정한다. 이때 게이트-소스 전압은 NMOS 트랜지스터(N)의 문턱 전압에 대응한다.
잘 알려진 바와 같이 모스 트랜지스터에서 백 게이트와 소스 사이에 전위차가 발생하는 경우 바디 효과가 발생하여 문턱 전압에 변화가 발생한다. 이때 바디 효과에 의한 문턱 전압의 변동은 다음 수학식 2와 같이 표현할 수 있다.
Figure 112015064349400-pat00002
종래의 문턱 전압 측정 장치에서는 소스 전압이나 백 게이트 전압에 변이가 발생하는 경우 바디 효과가 발생할 수 있고 이 경우 문턱 전압에 변이가 발생하므로 도 2와 같이 핀치오프 전류가 인가되는 경우의 게이트-소스 전압을 측정하더라도 정확한 문턱 전압을 알 수 없는 문제가 있다.
본 기술은 바디 효과의 발생을 배제하여 문턱 전압을 더욱 정확히 측정할 수 있는 문턱 전압 측정 장치를 제공한다.
본 기술은 모스 트랜지스터의 드레인-소스 전류를 일정하게 고정하여 문턱 전압을 더욱 정확히 측정할 수 있는 문턱 전압 측정 장치를 제공한다.
본 기술은 어레이 형태로 배치된 다수의 모스 트랜지스터의 문턱 전압을 더욱 정확히 측정할 수 있는 문턱 전압 측정 장치를 제공한다.
본 발명의 일 실시예에 의한 문턱 전압 측정 장치는 모스 트랜지스터, 모스 트랜지스터의 드레인 전압을 고정하는 드레인 전압 고정부; 모스 트랜지스터에 드레인-소스 전류를 인가하는 정전류 공급부를 포함한다.
본 발명의 일 실시예에 의한 문턱 전압 측정 장치는 다수의 로우와 다수의 칼럼에 따라 격자형으로 배치된 다수의 모스 트랜지스터를 포함하는 트랜지스터 어레이, 로우 선택 신호에 따라 다수의 로우 중 선택된 로우에 게이트 전압을 인가하는 로우 선택부; 칼럼 선택 신호에 따라 다수의 칼럼 중 선택된 칼럼에 드레인-소스 전류를 인가하는 칼럼 선택부; 로우 선택 신호에 따라 다수의 로우 중 선택되지 않은 로우에 바이어스 전압을 인가하는 바이어스 제어부; 로우 선택 신호 및 칼럼 선택 신호에 의해 선택된 모스 트랜지스터의 드레인 전압을 고정하도록 게이트 전압을 제공하는 드레인 전압 고정부; 및 드레인-소스 전류를 제공하는 정전류 공급부를 포함한다.
본 발명에 의한 문턱 전압 측정 장치는 바디 효과의 발생을 배제하여 문턱 전압을 더욱 정확히 측정할 수 있다.
본 발명에 의한 문턱 전압 측정 장치는 모스 트랜지스터의 드레인-소스 전류를 일정하게 고정하여 문턱 전압을 더욱 정확히 측정할 수 있다.
본 발명에 의한 문턱 전압 측정 장치는 어레이 형태로 배치된 다수의 모스 트랜지스터의 문턱 전압을 신속하게 측정할 수 있다.
또한 어레이 형태로 배치된 다수의 모스 트랜지스터의 문턱 전압을 측정하는 과정에서 누설 전류로 인하여 발생하는 오류를 줄여 문턱 전압을 더욱 정확하게 측정할 수 있다.
도 1은 종래의 문턱 전압 측정 장치를 나타낸 회로도.
도 2는 문턱 전압 측정 원리를 설명하는 그래프.
도 3 및 도 4는 단일 트랜지스터에 대한 문턱 전압 측정 장치를 나타낸 회로도.
도 5 및 도 6은 트랜지스터 어레이에 대한 문턱 전압 측정 장치를 나타낸 회로도.
도 7은 도 5 및 도 6의 바이어스 제어부의 동작을 나타낸 회로도.
도 8은 바이어스 전압과 누설 전류 사이의 관계를 나타낸 그래프.
도 9는 로우 디코더, 칼럼 디코더, 디코더 제어부의 블록도.
도 10은 로우 디코더, 칼럼 디코더, 디코더 제어부의 동작을 나타낸 타이밍도.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예를 개시한다. 이하에서 동일한 참조 부호는 실질적으로 동일한 구성 요소를 지칭할 수 있다.
본 발명에서는 종래 기술과는 달리 측정 대상이 되는 모스 트랜지스터의 게이트 대신에 소스 전압, 드레인 전압을 고정하고 드레인-소스 전류가 기준 전류(ISPEC)일 때의 게이트 전압을 측정하여 모스 트랜지스터의 문턱 전압을 측정한다.
도 3 및 도 4는 단일 트랜지스터에 대한 문턱 전압 측정 장치의 회로도이다.
도 3의 실시예에서는 NMOS 트랜지스터(N)의 문턱 전압을 측정한다.
본 발명의 일 실시예에 의한 문턱 전압 측정 장치는 드레인 전압 고정부(10)와 정전류 공급부(20)를 포함한다.
드레인 전압 고정부(10)는 제 1 연산 증폭기(11)를 포함한다. 제 1 연산 증폭기(11)는 설정 전압(VSET)과 드레인 전압(VD)의 차이를 증폭하여 게이트 전압(VG)을 생성한다.
제 1 연산 증폭기(11)의 피드백 동작에 의해 NMOS 트랜지스터(N)의 드레인 전압(VD)은 설정 전압(VSET)으로 일정하게 고정된다.
정전류 공급부(20)는 NMOS 트랜지스터(N)의 드레인-소스 전류(IDS)를 제공한다.
도 3의 실시예에서 정전류 공급부(20)는 제 2 연산 증폭기(21), 기준 전류원(22), 제 1 저항(R1), 제 2 저항(R2), 선형 레귤레이터(23)를 포함한다.
선형 레귤레이터(23)는 전원 전압(VDD)에 변동이 있더라도 정류 전압(VL)을 안정적으로 출력한다. 선형 레귤레이터(23)는 공지의 구성요소로서 구체적인 구성 및 동작에 대해서는 설명을 생략한다.
제 2 연산 증폭기(21)는 선형 레귤레이터(23)에서 출력되는 정류 전압(VL)과 기준 전류원(22)의 출력 전압(VREF)의 차이를 증폭하여 선형 레귤레이터(23)를 제어하는 피드백 전압(VF)을 출력한다.
제 2 연산 증폭기(21)의 피드백 제어 동작에 의해 선형 레귤레이터(23)에서 출력되는 정류 전압(VL)과 기준 전압(VREF)은 동일하게 유지된다.
제 1 저항(R1)을 통해 흐르는 전류는 NMOS 트랜지스터(N)의 드레인-소스 전류(IDS)로서 그 크기는 다음 수학식 3과 같다.
Figure 112015064349400-pat00003
선형 레귤레이터(23)에서 출력되는 정류 전압(VL)은 기준 전압(VREF)과 동일하고 기준 전압은 다음 수학식 4와 같으므로 드레인-소스 전류(IDS)는 수학식 5와 같이 표현될 수 있다.
Figure 112015064349400-pat00004
Figure 112015064349400-pat00005
제 1 저항(R1)과 제 2 저항(R2)의 크기가 동일하면 NMOS 트랜지스터(N)의 드레인-소스 전류(IDS)는 기준 전류원(22)에서 제공하는 전류(IREF)와 동일하게 된다.
도 3에서 NMOS 트랜지스터(N)의 백게이트 전압과 소스 전압은 동일한 전압(예를 들어 접지 전압)으로 설정된다. 이에 따라 백게이트-소스 전압이 0이 되어 바디 효과에 의한 문턱 전압 변동은 발생하지 않는다.
도 3의 실시예에서는 기준 전류원(22)의 전류를 핀치오프 전류(ISPEC)와 동일하게 조절하고 게이트 전압(VG)을 측정함으로써 NMOS 트랜지스터(N)의 문턱 전압을 측정할 수 있다.
도 4는 PMOS 트랜지스터(P)의 문턱 전압을 측정하기 위한 실시예로서 도 3의 실시예와 실질적으로 동일하다.
드레인 전압 고정부(10)는 제 1 연산 증폭기(11)를 포함한다. 제 1 연산 증폭기(11)는 설정 전압(VSET)과 드레인 전압(VD)의 차이를 증폭하여 게이트 전압(VG)을 생성한다.
제 1 연산 증폭기(11)의 피드백 동작에 의해 PMOS 트랜지스터(P)의 드레인 전압(VD)은 설정 전압(VSET)으로 일정하게 고정된다.
정전류 공급부(20)는 PMOS 트랜지스터(P)의 드레인-소스 전류(IDS)를 제공한다.
도 4의 실시예에서 정전류 공급부(20)는 제 2 연산 증폭기(21), 기준 전류원(22), 제 1 저항(R1), 제 2 저항(R2), 선형 레귤레이터(23)를 포함한다.
제 1 저항(R1)과 제 2 저항(R2)의 크기가 동일하면 PMOS 트랜지스터(P)의 드레인-소스 전류(IDS)가 기준 전류원(22)에서 제공하는 전류(IREF)와 동일하게 된다.
도 4의 실시예에서 측정 대상이 되는 PMOS 트랜지스터(P)의 백게이트 전압과 소스 전압은 공통적으로 전원 전압(VDD)에 연결된다. 이에 따라 백게이트-소스 전압이 0이 되어 바디 효과에 의한 문턱 전압 변동은 발생하지 않는다.
도 4의 실시예에서 기준 전류원(22)의 전류를 핀치오프 전류(ISPEC)와 동일하게 조절하고 게이트 전압(VG)을 측정함으로써 PMOS 트랜지스터(P)의 문턱 전압을 측정할 수 있다.
도 5 및 도 6은 트랜지스터 어레이(100)에 대한 문턱 전압 측정 장치를 나타낸 회로도이다.
도 5는 NMOS 트랜지스터 어레이(100)에 관한 실시예이고 도 6은 PMOS 트랜지스터 어레이(100)에 관한 실시예로서 모스 트랜지스터의 종류에 차이가 있으나 실질적인 구성은 동일하다.
도 5의 문턱 전압 측정 장치는 NMOS 트랜지스터 어레이(100), 로우 선택부(200), 칼럼 선택부(310, 320), 바이어스 제어부(400), 드레인 전압 고정부(10), 정전류 공급부(20)를 포함한다.
NMOS 트랜지스터 어레이(100)는 격자형으로 배치된 다수의 NMOS 트랜지스터를 포함한다. 도 5는 32x32 형태로 NMOS 트랜지스터들이 배치된 예이다. NMOS 트랜지스터 각각의 소스와 백게이트는 동일한 전압(예를 들어 접지전압)으로 고정된다.
로우 선택부(200)는 로우 선택 신호(ENRi, ENRBi, 1≤i≤31)에 따라 32개의 로우 중 하나를 선택하여 해당 로우에 포함된 NMOS 트랜지스터의 게이트에 제 1 연산 증폭기(11)에서 출력되는 게이트 전압(VG)을 인가한다.
칼럼 선택부(310, 320)는 칼럼 선택 신호(ENj, ENBj, 1≤j≤31)에 따라 32개의 칼럼 중 하나를 선택하여 해당 칼럼에 포함된 NMOS 트랜지스터의 드레인 전압(VD)을 설정 전압(VSET)으로 고정한다.
로우 선택부(200)와 칼럼 선택부(310, 320)에 의해 선택된 하나의 NMOS 트랜지스터에만 정전류 공급부(20)를 통해 드레인-소스 전류가 인가된다.
바이어스 제어부(400)는 선택된 칼럼에 포함된 다수의 NMOS 트랜지스터 중 로우 선택부(200)에 의해 선택되지 않은 로우에 연결된 NMOS 트랜지스터들의 게이트에 바이어스 전압(VN)을 인가한다.
이때 바이어스 전압(VN)은 선택되지 않은 로우에 연결된 NMOS 트랜지스터를 통해 정전류 공급부(20)를 통해 인가된 전류가 누설되지 않도록 한다. 이에 대해서는 이하에서 다시 구체적으로 개시한다.
각각의 NMOS 트랜지스터에 대해서 드레인 전압 고정부(10)와 정전류 공급부(20)를 이용하여 문턱 전압을 측정하는 원리는 도 3에서 설명한 바와 동일하므로 구체적인 설명은 생략한다.
도 6의 문턱 전압 측정 장치는 PMOS 트랜지스터 어레이(100), 로우 선택부(200), 칼럼 선택부(310, 320), 바이어스 제어부(400), 드레인 전압 고정부(10), 정전류 공급부(20)를 포함한다.
PMOS 트랜지스터 어레이(100)는 격자형으로 배치된 다수의 PMOS 트랜지스터를 포함한다. 도 6은 32x32 형태로 PMOS 트랜지스터들이 배치된 예이다. PMOS 트랜지스터 각각의 소스와 백게이트는 동일한 전압(예를 들어, 전원 전압)으로 고정된다.
로우 선택부(200)는 로우 선택 신호(ENRi, ENRBi, 1≤i≤31)에 따라 32개의 로우 중 하나를 선택하여 해당 로우에 포함된 PMOS 트랜지스터의 게이트에 제 1 연산 증폭기(11)에서 출력되는 게이트 전압(VG)을 인가한다.
칼럼 선택부(310, 320)는 칼럼 선택 신호(ENj, ENBj, 1≤j≤31)에 따라 32개의 칼럼 중 하나를 선택하여 해당 칼럼에 포함된 PMOS 트랜지스터의 드레인 전압(VD)을 설정 전압(VSET)으로 고정한다.
로우 선택부(200)와 칼럼 선택부(310, 320)에 의해 선택된 하나의 PMOS 트랜지스터에만 정전류 공급부(20)를 통해 드레인-소스 전류가 인가된다.
바이어스 제어부(400)는 선택된 칼럼에 포함된 다수의 PMOS 트랜지스터 중 로우 선택부(200)에 의해 선택되지 않은 로우에 연결된 PMOS 트랜지스터들의 게이트에 바이어스 전압(VP)을 인가한다.
이때 바이어스 전압(VP)은 선택되지 않은 로우에 연결된 PMOS 트랜지스터를 통해 정전류 공급부(20)를 통해 인가된 전류가 누설되지 않도록 한다. 이에 대해서는 이하에서 다시 구체적으로 개시한다.
각각의 PMOS 트랜지스터에 대해서 드레인 전압 고정부(10)와 정전류 공급부(20)를 이용하여 문턱 전압을 측정하는 원리는 도 4에서 설명한 바와 동일하므로 구체적인 설명은 생략한다.
도 7은 도 5에서 바이어스 제어부(400)의 동작을 설명하는 회로도이다.
도 7은 로우 선택부(200)에서 두 번째 로우를 선택하고 칼럼 선택부(310, 320)에서 첫 번째 칼럼을 선택한 경우를 가정한다.
이에 따라 첫 번째 칼럼에 속한 두 번째 NMOS 트랜지스터(N21)의 게이트 전압은 제 1 연산 증폭기(11)의 출력 전압(VG)이 인가되고, 나머지 NMOS 트랜지스터(N11, N31, ..., N321)의 게이트에는 바이어스 제어부(400)로부터 제공된 바이어스 전압(VN)이 인가된다.
본 실시예에서 바이어스 전압(VN)은 음으로 제공된다. 이에 따라 제 1 누설 전류(IL1)를 차단한다. 다만 바이어스 전압(VN)을 과도하게 음으로 설정하는 경우 GIDL(gate induced drain leakage) 현상에 의해 제 2 누설 전류(IL2)가 증가하여 전체적인 누설 전류가 증가한다.
도 8은 65 nm CMOS 공정에서 바이어스 전압과 누설 전류 사이의 관계를 나타낸 그래프이다. 도시된 그래프에서는 바이어스 전압(VN)이 약 -0.21V인 경우에 누설 전류가 최소이다.
이상에서는 도 5의 바이어스 제어부(400)에서 제공하는 음의 바이어스 전압(VN)에 관하여 개시하였다.
도 6의 바이어스 제어부(400)에서는 양의 바이어스 전압(VP)을 제공하는 점에서 차이가 있으나 구체적인 동작 원리는 전술한 것과 실질적으로 동일하다.
도 9(A)는 로우 선택부(200)를 제어하는 로우 디코더, 도 9(B)는 칼럼 선택부(310, 320)를 제어하는 칼럼 디코더, 도 9(C)는 로우 디코더와 칼럼 디코더를 제어하는 디코더 제어부의 블록도이다.
디코더 제어부는 칼럼 카운터와 로우 카운터를 포함한다. 로우 카운터는 클록 신호(CLK)에 동기하여 로우 카운트 신호(RCNT)를 출력하고 칼럼 카운터는 로우 카운트 신호(RCNT)에 동기하여 칼럼 카운트 신호(CCNT)를 출력한다.
로우 디코더는 로우 카운트 신호(RCNT)를 디코딩하여 로우 선택 신호(ENRi)를 출력하고, 칼럼 디코더는 칼럼 카운트 신호(CCNT)를 디코딩하여 칼럼 선택 신호(ENj)를 출력한다.
로우 디코더, 칼럼 디코더, 디코더 제어부의 동작은 도 10의 파형도에 도시된 바와 같다.
로우 카운터는 매 클록마다 로우 카운트 신호(RCNT)를 증가시킨다. 칼럼 카운터는 로우 카운트 신호(RCNT)의 리셋에 동기하여 칼럼 카운트 신호(CCNT)를 증가시킨다.
이에 따라 선택된 하나의 칼럼에 대하여 전체 로우를 순차적으로 선택하면서 해당 칼럼에 포함된 트랜지스터들의 문턱 전압을 순차적으로 측정하고, 하나의 칼럼에 포함된 트랜지스터들의 문턱 전압 측정이 완료되면 다음 칼럼으로 이동하여 동일한 동작을 반복한다.
이와 같은 동작을 통해 트랜지스터 어레이(100)에 포함된 전체 트랜지스터들에 대한 문턱 전압 측정이 완료된다.
이상의 개시는 본 발명의 실시예를 설명하기 위한 것으로서 본 발명의 권리 범위가 이에 의해서 한정되는 것은 아니다. 본 발명의 권리범위는 이하의 특허청구범위에 문언적으로 기재된 범위와 그 균등 범위에 의해 정해진다.
10: 드레인 전압 고정부
11: 제 1 연산 증폭기
20: 정전류 공급부
21: 제 2 연산 증폭기
22: 기준 전류원
23: 선형 레귤레이터
100: 트랜지스터 어레이
200: 로우 선택부
310: 제 1 칼럼 선택부
320: 제 2 칼럼 선택부
400: 바이어스 제어부

Claims (14)

  1. 모스 트랜지스터;
    상기 모스 트랜지스터의 드레인 전압을 고정하는 드레인 전압 고정부; 및
    상기 모스 트랜지스터에 드레인-소스 전류를 인가하는 정전류 공급부
    를 포함하는 문턱 전압 측정 장치.
  2. 청구항 1에 있어서, 상기 모스 트랜지스터의 소스 및 백게이트에는 동일 전압이 제공되는 문턱 전압 측정 장치.
  3. 청구항 1에 있어서, 상기 드레인 전압 고정부는 설정 전압과 상기 드레인 전압의 차이를 증폭하여 상기 모스 트랜지스터의 게이트 전압을 제어하는 제 1 증폭기를 포함하는 문턱 전압 측정 장치.
  4. 청구항 3에 있어서, 상기 정전류 공급부는
    기준 전류원 및
    기준 전류원에서 제공하는 정전류를 복제하여 상기 드레인-소스 전류를 제공하는 전류 복제부
    를 포함하는 문턱 전압 측정 장치.
  5. 청구항 4에 있어서, 상기 전류 복제부는
    전원 전압을 조절하여 정류 전압을 출력하는 레귤레이터;
    상기 정류 전압과 상기 드레인 전압이 양단에 인가되는 제 1 저항;
    상기 기준 전류원의 출력 전압과 상기 설정 전압이 양단에 인가되는 제 2 저항; 및
    상기 정류 전압과 상기 출력 전압의 차이를 증폭하여 상기 레귤레이터를 제어하는 제 2 증폭기
    를 포함하는 문턱 전압 측정 장치.
  6. 다수의 로우와 다수의 칼럼에 따라 격자형으로 배치된 다수의 모스 트랜지스터를 포함하는 트랜지스터 어레이;
    로우 선택 신호에 따라 상기 다수의 로우 중 선택된 로우에 게이트 전압을 인가하는 로우 선택부;
    칼럼 선택 신호에 따라 상기 다수의 칼럼 중 선택된 칼럼에 드레인-소스 전류를 인가하는 칼럼 선택부;
    상기 로우 선택 신호에 따라 상기 다수의 로우 중 선택되지 않은 로우에 바이어스 전압을 인가하는 바이어스 제어부;
    상기 로우 선택 신호 및 상기 칼럼 선택 신호에 의해 선택된 모스 트랜지스터의 드레인 전압을 고정하도록 상기 게이트 전압을 제공하는 드레인 전압 고정부; 및
    상기 드레인-소스 전류를 제공하는 정전류 공급부
    를 포함하는 문턱 전압 측정 장치.
  7. 청구항 6에 있어서, 상기 트랜지스터 어레이에 포함된 어느 하나의 모스 트랜지스터의 소스 및 백게이트에는 동일 전압이 제공되는 문턱 전압 측정 장치.
  8. 청구항 6에 있어서, 상기 드레인 전압 고정부는 설정 전압과 상기 선택된 모스 트랜지스터의 드레인 전압의 차이를 증폭하여 상기 게이트 전압을 제어하는 제 1 증폭기를 포함하는 문턱 전압 측정 장치.
  9. 청구항 8에 있어서, 상기 정전류 공급부는
    기준 전류원 및
    기준 전류원에서 제공하는 정전류를 복제하여 상기 드레인-소스 전류를 제공하는 전류 복제부
    를 포함하는 문턱 전압 측정 장치.
  10. 청구항 9에 있어서 상기 전류 복제부는
    전원 전압을 조절하여 정류 전압을 출력하는 레귤레이터;
    상기 정류 전압과 상기 선택된 모스 트랜지스터의 드레인 전압이 양단에 인가되는 제 1 저항;
    상기 기준 전류원의 출력 전압과 상기 설정 전압이 양단에 인가되는 제 2 저항; 및
    상기 정류 전압과 상기 출력 전압의 차이를 증폭하여 상기 레귤레이터를 제어하는 제 2 증폭기
    를 포함하는 문턱 전압 측정 장치.
  11. 청구항 6에 있어서, 상기 다수의 모스 트랜지스터는 NMOS 트랜지스터인 문턱 전압 측정 장치.
  12. 청구항 11에 있어서, 상기 바이어스 전압은 음의 전압인 문턱 전압 측정 장치.
  13. 청구항 6에 있어서, 상기 다수의 모스 트랜지스터는 PMOS 트랜지스터인 문턱 전압 측정 장치.
  14. 청구항 13에 있어서, 상기 바이어스 전압은 양의 전압인 문턱 전압 측정 장치.
KR1020150094562A 2015-07-02 2015-07-02 문턱 전압 측정 장치 KR102022547B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150094562A KR102022547B1 (ko) 2015-07-02 2015-07-02 문턱 전압 측정 장치
US15/006,038 US9989582B2 (en) 2015-07-02 2016-01-25 Device for measuring threshold voltage of a transistor based on constant drain voltage and constant drain source current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150094562A KR102022547B1 (ko) 2015-07-02 2015-07-02 문턱 전압 측정 장치

Publications (2)

Publication Number Publication Date
KR20170004340A KR20170004340A (ko) 2017-01-11
KR102022547B1 true KR102022547B1 (ko) 2019-09-18

Family

ID=57682924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150094562A KR102022547B1 (ko) 2015-07-02 2015-07-02 문턱 전압 측정 장치

Country Status (2)

Country Link
US (1) US9989582B2 (ko)
KR (1) KR102022547B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811866B2 (en) * 2018-02-26 2020-10-20 Semiconductor Components Industries, Llc Negative voltage detection and voltage surge protection
EP4296824A3 (en) * 2018-08-13 2024-03-20 Avago Technologies International Sales Pte. Limited System and method for controlling the impact of process and temperature in passive signal detector for automotive ethernet
US10914780B2 (en) * 2018-12-20 2021-02-09 Micron Technology, Inc. Methods and apparatuses for threshold voltage measurement and related semiconductor devices and systems
CN111488029B (zh) * 2020-04-26 2021-08-17 重庆理工大学 一种长沟道mos管阈值电压片上产生电路
CN111367352B (zh) * 2020-04-26 2021-08-06 重庆理工大学 一种确定mos管源漏饱和电压的电路及其操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293240A (ja) * 1999-02-05 2000-10-20 Matsushita Electric Ind Co Ltd 電圧制御回路、ネットワーク機器および電圧検知方法
US20120074981A1 (en) 2010-09-29 2012-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for device parameter measurement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5039941A (en) * 1990-07-27 1991-08-13 Intel Corporation Voltage threshold measuring circuit
US5142496A (en) * 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages
US6078204A (en) * 1996-12-19 2000-06-20 Texas Instruments Incorporated High current drain-to-gate clamp/gate-to-source clamp for external power MOS transistors
KR19990057062A (ko) * 1997-12-29 1999-07-15 구본준 반도체 소자의 문턱전압 측정 장치
US6498519B1 (en) * 1999-02-05 2002-12-24 Matsushita Electric Industrial Co., Ltd. Voltage control circuit network device and method of detecting voltage
KR100924367B1 (ko) * 2007-10-18 2009-10-30 고려대학교 산학협력단 Ｍｏｓｆｅｔ의 문턱전압 추출 회로
US7868640B2 (en) 2008-04-02 2011-01-11 International Business Machines Corporation Array-based early threshold voltage recovery characterization measurement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293240A (ja) * 1999-02-05 2000-10-20 Matsushita Electric Ind Co Ltd 電圧制御回路、ネットワーク機器および電圧検知方法
US20120074981A1 (en) 2010-09-29 2012-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for device parameter measurement

Also Published As

Publication number Publication date
US9989582B2 (en) 2018-06-05
US20170003338A1 (en) 2017-01-05
KR20170004340A (ko) 2017-01-11

Similar Documents

Publication Publication Date Title
KR102022547B1 (ko) 문턱 전압 측정 장치
CN102193578B (zh) 电流模式可编程基准电路及其方法
US7917316B2 (en) Test system and computer program for determining threshold voltage variation using a device array
US7504847B2 (en) Mechanism for detection and compensation of NBTI induced threshold degradation
US20100156379A1 (en) Device for measuring the current flowing through a power transistor of a voltage regulator
KR101784006B1 (ko) 제어전압 생성 회로 및 그것을 구비한 불휘발성 기억 장치
US8836413B2 (en) Low-power resistor-less voltage reference circuit
US20160216313A1 (en) Transistor testing circuit and method thereof, semiconductor memory apparatus and semiconductor apparatus
US9384850B2 (en) OTP read sensor architecture with improved reliability
US7417904B2 (en) Adaptive gate voltage regulation
US9360879B2 (en) Sense current generation apparatus and method
US9478287B2 (en) Circuits and methods for detecting write operation in resistive random access memory (RRAM) cells
KR102579232B1 (ko) 레지스터들에 걸쳐 제어된 전압을 가하는 온도-보상된 기준 전압 생성기
US9804629B1 (en) Method and apparatus for current sensing and measurement
US9378834B2 (en) Bitline regulator for high speed flash memory system
JP4854393B2 (ja) 電圧発生回路
US20080259683A1 (en) Method and circuit for programming a memory cell, in particular of the nor flash type
US20160148687A1 (en) Devices and methods for writing to a memory cell of a memory
US7200042B2 (en) Method and circuit arrangement for reading from a flash/EEPROM memory cell
CN115588455A (zh) 检测nvm阵列中的字线漏电和工艺缺陷的电路和方法
KR20050000868A (ko) 감지 증폭기 드라이버 및 이를 구비하는 반도체 장치
US20170010312A1 (en) Apparatus and method for measuring load current by applying compensated gain to voltage derived from drain-to-source voltage of power gating device
TW201346300A (zh) 臨界電壓量測裝置
KR100900083B1 (ko) 복수의 트랜지스터 저항을 이용한 전류원
US20090323425A1 (en) Systems and methods for improved floating-gate transistor programming

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant