CN111488029B - 一种长沟道mos管阈值电压片上产生电路 - Google Patents

一种长沟道mos管阈值电压片上产生电路 Download PDF

Info

Publication number
CN111488029B
CN111488029B CN202010338541.0A CN202010338541A CN111488029B CN 111488029 B CN111488029 B CN 111488029B CN 202010338541 A CN202010338541 A CN 202010338541A CN 111488029 B CN111488029 B CN 111488029B
Authority
CN
China
Prior art keywords
voltage
nmos tube
operational amplifier
nmos
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202010338541.0A
Other languages
English (en)
Other versions
CN111488029A (zh
Inventor
张俊安
俞宁
丁朝远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Technology
Original Assignee
Chongqing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Technology filed Critical Chongqing University of Technology
Priority to CN202010338541.0A priority Critical patent/CN111488029B/zh
Publication of CN111488029A publication Critical patent/CN111488029A/zh
Application granted granted Critical
Publication of CN111488029B publication Critical patent/CN111488029B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Abstract

本发明公开了一种长沟道MOS管阈值电压片上产生电路，包括4个NMOS管、2个运算放大器、1个电流镜、1个电压2倍放大单元、1个电压减法运算单元；所述4个NMOS管包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述2个运算放大器包括第一运算放大器和第二运算放大器。本发明的长沟道MOS管阈值电压片上产生电路利用提出的电路结构在芯片上直接产生待测MOS管的阈值电压VTH参数，在芯片外不可以直接测得，无需计算或描点，比较方便。当整个芯片的环境温度发生变化时，待测MOS管的阈值电压VTH也随之实时变化，无需重新计算或描点。

Description

一种长沟道MOS管阈值电压片上产生电路
技术领域
本发明属于电学技术领域，涉及一种长沟道MOS管阈值电压片上产生电路，具体地说，涉及一种基于萨支唐方程的长沟道MOS管阈值电压片上产生电路结构。
背景技术
MOS管的阈值电压VTH是MOS管的重要参数之一，它的一般定义是使MOS管栅下的硅表面处开始发生强反型时的栅电压的电压值。这一定义是半导体物理领域的定义，对实际的阈值电压VTH的测量仅具有理论指导意义。实践中阈值电压VTH的测量采用的方法有“1uA法”(早期)、“联立方程法”、“截距法”、“电流相对提升预定数量级法”等等。这些方法对阈值电压的定义不尽相同，因此用不同的方法测得的阈值电压VTH的值也有少许差异。半导体产业中的不同从业人员使用的阈值电压VTH参数也不相同。工艺人员常用的阈值电压VTH值往往是直接用测试仪器直接测量得到，以“1uA法”(早期)和“电流提升预定数量级法”为主。器件参数建模人员为了让MOS管测试的特性曲线与SPICE高阶模型能够较好拟合，往往会对阈值电压VTH的测试值进行一些修正，使得MOS管仿真模型中给出的阈值电压VTH是一个间接的电压值。设计人员为了简化电路分析，往往采用符合萨支唐方程的阈值电压VTH值，因此较多采用“联立方程法”和“截距法”来定义阈值电压VTH的值，而长沟道MOS管的I-V特性对萨支唐方程的吻合性较好，因此这两种方法适用于长沟道器件。
目前采用的“联立方程法”和“截距法”是以萨支唐方程为基础，让待测MOS管工作在饱和区，通过加载2个不同栅源电压VGS，记录对应的漏极电流ID，然后代入萨支唐方程进行联立求解得到阈值电压VTH，或者将
Figure BDA0002467489580000021
与VGS在
Figure BDA0002467489580000022
坐标上描点，所连成的直线在横坐标(VGS)上的截距就是阈值电压VTH。
目前采用的“联立方程法”和“截距法”测量阈值电压VTH是在片外加载电压来测试电流，需要用到测试仪器、联立方程计算或者描点，过程比较复杂。当环境温度发生较大改变时，MOS管的阈值电压VTH会发生变化，因此需要重新测试、计算或描点，比较麻烦。
发明内容
本发明的目的在于克服现有技术中存在的缺陷，提供一种长沟道MOS管阈值电压片上产生电路，该电路结构针对长沟道MOS管，能够在芯片上产生MOS管的阈值电压VTH，使得在芯片外能直接测得阈值电压VTH，无需计算或描点。
其具体技术方案为：
一种长沟道MOS管阈值电压片上产生电路，包括4个NMOS管、2个运算放大器、1个电流镜、1个电压2倍放大单元、1个电压减法运算单元；所述4个NMOS管包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述2个运算放大器包括第一运算放大器和第二运算放大器；
其中：
第一NMOS管的源极接VSS端，栅极接芯片内提供给第一NMOS管的电压和电压减法运算单元的输入b端，漏极接第三NMOS管的源极和第一运算放大器的负输入端；
第二NMOS管的源极接VSS端，栅极接第四NMOS管的漏极、电流镜的输出端和电压2倍放大单元的输入端，漏极接第四NMOS管的源极和第二运算放大器的负输入端。
第三NMOS管的源极接第一NMOS管的漏极和第一运算放大器的负输入端，栅极接第一运算放大器的输出端，漏极接电流镜的输入端。
第四NMOS管的源极接第二NMOS管的漏极和第二运算放大器的负输入端，栅极接第二运算放大器的输出端，漏极接电流镜的输出端、第二NMOS管的栅极和电压2倍放大单元的输入端。
第一运算放大器的正输入端接第二运算放大器的正输入端和片上提供给运放的电压，负输入端接第一NMOS管的漏极和第三NMOS管的源极，输出端接第三NMOS管的栅极。第一运算放大器和第三NMOS管、第一NMOS管构成一个反馈结构。第一运算放大器采用常规CMOS电路实现。
第二运算放大器的正输入端接第一运算放大器的正输入端和片上提供给运放的电压，负输入端接第二NMOS管的漏极和第四NMOS管的源极，输出端接第四NMOS管的栅极。第二运算放大器和第四NMOS管、第二NMOS管构成一个反馈结构，第二运算放大器采用常规CMOS电路实现。
电流镜的电流输入端接第三NMOS管的漏极，镜像输出端接第四NMOS管的漏极、第二NMOS管的栅极和电压2倍放大单元的输入端，电源端接电源电压VDD。电流镜采用常规的CMOS电路实现。
电压2倍放大单元的输入端接接第四NMOS管的漏极、第二NMOS管的栅极和电流镜的镜像输出端，输出端接电压减法运算单元的输入a端。电压2倍放大单元实现对输入的电压信号放大2倍让后输出的功能。电压2倍放大单元采用常规的CMOS电路实现。
电压减法运算单元的输入a端接电压2倍放大单元的输出端，输入b端接第一NMOS管的栅极和芯片内提供给第一NMOS管的电压。电压减法运算单元实现y＝a-b的功能，即输出端输出a、b端的差值电压。电压减法运算电路的输出端输出第一NMOS管和第二NMOS管电的阈值电压VTH。电压减法运算单元采用常规的CMOS电路实现。
进一步，第一NMOS管的栅极电压和第一运算放大器的正输入端电压为芯片内部提供给第一NMOS管栅极的电压和2个运放输入正输入端的电压。
进一步，所述第一NMOS管是长沟道MOS管，所述第一NMOS管的宽长比假设设置为W/L，所述第二NMOS管也是长沟道MOS管，第二NMOS管的栅长度L和第一NMOS管一样，第二NMOS管的栅宽度为第一NMOS管的4倍，第一NMOS管的宽长比设置为4W/L，第三NMOS管和第四NMOS管的宽长比完全一样。
有益效果：
本发明的长沟道MOS管阈值电压片上产生电路利用提出的电路结构在芯片上直接产生待测MOS管的阈值电压VTH参数，在芯片外不可以直接测得，无需计算或描点，比较方便。当整个芯片的环境温度发生变化时，待测MOS管的阈值电压VTH也随之实时变化，无需重新计算或描点。
附图说明
图1为本发明长沟道MOS管阈值电压片上产生电路功能框图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案作进一步详细地说明。
参照图1，一种长沟道MOS管阈值电压片上产生电路，包括4个NMOS管、2个运算放大器(简称运放)、1个电流镜、1个电压2倍放大单元、1个电压减法运算单元。
其中：
第一NMOS管(NM1)的源极接VSS端，栅极接芯片内提供给NM1的电压和电压减法运算单元的输入b端，漏极接第三NMOS管(NM3)的源极和第一运算放大器(运放1)的负输入端。NM1的漏极电压在图1中被标注为VDS1，NM1的栅极电压在图1中被标注为VGS1。NM1是长沟道MOS管，宽长比假设设置为W/L。
第二NMOS管(NM2)的源极接VSS端，栅极接第四NMOS管(NM4)的漏极、电流镜的输出端(mir端)和电压2倍放大单元的输入端(in端)，漏极接第四NMOS管(NM4)的源极和第二运算放大器(运放2)的负输入端。NM2的漏极电压在图1中被标注为VDS2，NM2的栅极电压在图1中被标注为VGS2。NM2也是长沟道MOS管，NM2的栅长度L和NM1一样，栅宽度W为NM1的4倍，即NM2的宽长比设置为4W/L。
NM3的源极接NM1的漏极和运放1的负输入端，栅极接运放1的输出端，漏极接电流镜的输入端(in端)。NM1和NM3的漏极电流在图1中被标注为ID1。NM3和NM4的宽长比完全一样。
NM4的源极接NM2的漏极和运放2的负输入端，栅极接运放2的输出端，漏极接电流镜的输出端(mir端)、NM2的栅极和电压2倍放大单元的输入端(in端)。NM2和NM4的漏极电流在图1中被标注为ID2。
运放1的正输入端接运放2的正输入端和片上提供给运放的电压，负输入端接NM1的漏极和NM3的源极，输出端接NM3的栅极。运放1的正输入端电压在图1中被标注为VDS。运放1的负输入端电压在图1中被标注为VDS1。运放1和NM3、NM1构成一个反馈结构，使得VDS≈VDS1。运放1采用常规CMOS电路实现。
运放2的正输入端接运放1的正输入端和片上提供给运放的电压，负输入端接NM2的漏极和NM4的源极，输出端接NM4的栅极。运放2的正输入端电压在图1中被标注为VDS。运放2的负输入端电压在图1中被标注为VDS2。运放2和NM4、NM2构成一个反馈结构，使得VDS≈VDS2≈VDS1。运放2采用常规CMOS电路实现。
电流镜的电流输入端(in端)接NM3的漏极，镜像输出端(mir端)接NM4的漏极、NM2的栅极和电压2倍放大单元的输入端(in端)，电源端(vdd端)接电源电压VDD。电流镜完成对输入电流的镜像输出使得ID1≈ID2。电流镜采用常规的CMOS电路实现。
电压2倍放大单元的输入端(in端)接接NM4的漏极、NM2的栅极和电流镜的镜像输出端(mir端)，输出端(out端)接电压减法运算单元的输入a端。电压2倍放大单元实现对输入的电压信号放大2倍让后输出的功能。电压2倍放大单元采用常规的CMOS电路实现。
电压减法运算单元的输入a端接电压2倍放大单元的输出端(out端)，输入b端接NM1的栅极和芯片内提供给NM1的电压。电压减法运算单元实现y＝a-b的功能，即输出端(y)输出a、b端的差值电压。电压减法运算电路的输出端输出NM1和NM2电的阈值电压VTH。电压减法运算单元采用常规的CMOS电路实现。
图1中的VGS1和VDS为芯片内部提供给NM1栅极的电压和2个运放输入正输入端的电压，这两个电压允许范围比较宽，唯一的要求这2个电压要让NM1～NM4这4个MOS管工作在饱和区，即满足VGS1>VTH，VDS(≈VDS1)≥VGS1-VTH。
电路的工作原理
由于NM1～NM4这4个MOS管都工作在饱和区。而且NM1和NM2都是长沟道MOS管，因此其电流电压特性符合萨支唐方程，即：
NM1的电流电压特性可以用如下萨支唐方程表述：
Figure BDA0002467489580000071
NM2的电流电压特性可以用如下萨支唐方程表述：
Figure BDA0002467489580000072
方程中的μnCox和λ是工艺常数。
由于运放1和运放2的反馈作用使得VDS2≈VDS1≈VDS，由于电流镜的镜像作用使得ID1≈ID2≈ID。将VDS和ID两个量带入上面两个方程，并求解VGS1和VGS2可得：
Figure BDA0002467489580000081
Figure BDA0002467489580000082
用电压2倍放大单元将VGS2放大2倍可以得到out端的电压(即电压减法运算单元a端的输入电压)：
Figure BDA0002467489580000083
用电压减法运算单元将a端的输入电压减去b端的输入电压(VGS1),可得输出端(y端)的电压(即NM1和NM2的阈值电压VTH)：
2·VGS2-VGS1＝VTH
这样就可以在电压减法运算单元的输出端(y端)产生了NM1和NM2的阈值电压VTH。
本发明可采用CMOS工艺和BiCMOS工艺制造。
以上所述，仅为本发明较佳的具体实施方式，本发明的保护范围不限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可显而易见地得到的技术方案的简单变化或等效替换均落入本发明的保护范围内。

Claims (3)

1.一种长沟道MOS管阈值电压片上产生电路，其特征在于，包括4个NMOS管、2个运算放大器、1个电流镜、1个电压2倍放大单元、1个电压减法运算单元；所述4个NMOS管包括第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，所述2个运算放大器包括第一运算放大器和第二运算放大器；
其中：
第一NMOS管的源极接VSS端，栅极接芯片内提供给第一NMOS管的电压和电压减法运算单元的输入b端，漏极接第三NMOS管的源极和第一运算放大器的负输入端；
第二NMOS管的源极接VSS端，栅极接第四NMOS管的漏极、电流镜的输出端和电压2倍放大单元的输入端，漏极接第四NMOS管的源极和第二运算放大器的负输入端；
第三NMOS管的源极接第一NMOS管的漏极和第一运算放大器的负输入端，栅极接第一运算放大器的输出端，漏极接电流镜的输入端；
第四NMOS管的源极接第二NMOS管的漏极和第二运算放大器的负输入端，栅极接第二运算放大器的输出端，漏极接电流镜的输出端、第二NMOS管的栅极和电压2倍放大单元的输入端；
第一运算放大器的正输入端接第二运算放大器的正输入端和片上提供给运放的电压，负输入端接第一NMOS管的漏极和第三NMOS管的源极，输出端接第三NMOS管的栅极；
第一运算放大器和第三NMOS管、第一NMOS管构成一个反馈结构；
第二运算放大器的正输入端接第一运算放大器的正输入端和片上提供给运放的电压，负输入端接第二NMOS管的漏极和第四NMOS管的源极，输出端接第四NMOS管的栅极；第二运算放大器和第四NMOS管、第二NMOS管构成一个反馈结构；
电流镜的电流输入端接第三NMOS管的漏极，镜像输出端接第四NMOS管的漏极、第二NMOS管的栅极和电压2倍放大单元的输入端，电源端接电源电压VDD；
电压2倍放大单元的输入端接第四NMOS管的漏极、第二NMOS管的栅极和电流镜的镜像输出端，输出端接电压减法运算单元的输入a端；电压2倍放大单元实现对输入的电压信号放大2倍让后输出的功能；
电压减法运算单元的输入a端接电压2倍放大单元的输出端，输入b端接第一NMOS管的栅极和芯片内提供给第一NMOS管的电压；电压减法运算单元实现y＝a-b的功能，即输出端输出a、b端的差值电压；电压减法运算电路的输出端输出第一NMOS管和第二NMOS管电的阈值电压VTH。
2.根据权利要求1所述的长沟道MOS管阈值电压片上产生电路，其特征在于，所述第一NMOS管的栅极电压和第一运算放大器的正输入端电压为芯片内部提供给第一NMOS管栅极的电压和2个运放输入正输入端的电压。
3.根据权利要求1所述的长沟道MOS管阈值电压片上产生电路，其特征在于，所述第一NMOS管是长沟道MOS管，所述第一NMOS管的宽长比假设设置为W/L，所述第二NMOS管也是长沟道MOS管，第二NMOS管的栅长度L和第一NMOS管一样，第二NMOS管的栅宽度为第一NMOS管的4倍，第一NMOS管的宽长比设置为4W/L，第三NMOS管和第四NMOS管的宽长比完全一样。
CN202010338541.0A 2020-04-26 2020-04-26 一种长沟道mos管阈值电压片上产生电路 Expired - Fee Related CN111488029B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010338541.0A CN111488029B (zh) 2020-04-26 2020-04-26 一种长沟道mos管阈值电压片上产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010338541.0A CN111488029B (zh) 2020-04-26 2020-04-26 一种长沟道mos管阈值电压片上产生电路

Publications (2)

Publication Number Publication Date
CN111488029A CN111488029A (zh) 2020-08-04
CN111488029B true CN111488029B (zh) 2021-08-17

Family

ID=71795245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010338541.0A Expired - Fee Related CN111488029B (zh) 2020-04-26 2020-04-26 一种长沟道mos管阈值电压片上产生电路

Country Status (1)

Country Link
CN (1) CN111488029B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112162590A (zh) * 2020-09-21 2021-01-01 广州金升阳科技有限公司 一种模拟电压减法器电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102608508B (zh) * 2011-12-20 2014-11-12 西交利物浦大学 脉冲实时场效应管阈值电压参数自动测量装置及其方法
CN103576065B (zh) * 2012-07-24 2017-05-03 中芯国际集成电路制造(上海)有限公司 一种晶体管阈值电压的测试电路
JP6321411B2 (ja) * 2014-03-13 2018-05-09 エイブリック株式会社 電圧検出回路
KR102022547B1 (ko) * 2015-07-02 2019-09-18 에스케이하이닉스 주식회사 문턱 전압 측정 장치
CN107202946B (zh) * 2017-05-22 2019-07-02 西安电子科技大学 Cmos反相器mos阈值电压的测量方法
CN109507560B (zh) * 2018-11-08 2021-02-02 上海华力集成电路制造有限公司 Mos管阈值电压的wat测试方法

Also Published As

Publication number Publication date
CN111488029A (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN105786081B (zh) 基准电压源电路
US7622906B2 (en) Reference voltage generation circuit responsive to ambient temperature
US9483069B2 (en) Circuit for generating bias current
CN1976218B (zh) 低压低功率类a/b输出级
US9438175B2 (en) Cascode amplifier
US6844772B2 (en) Threshold voltage extraction circuit
CN104714588B (zh) 一种基于vbe线性化的低温漂带隙基准电压源
CN104156025B (zh) 一种高阶温度补偿基准源
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
Galup-Montoro et al. The advanced compact MOSFET (ACM) model for circuit analysis and design
CN101419478A (zh) 一种带隙基准参考源电路及设计方法
CN105784157A (zh) 一种低功耗、高线性度cmos温度传感器
Djekic et al. A tunable, robust pseudo-resistor with enhanced linearity for scanning ion-conductance microscopy
CN111488029B (zh) 一种长沟道mos管阈值电压片上产生电路
US7629785B1 (en) Circuit and method supporting a one-volt bandgap architecture
US3995175A (en) High impedance voltage probe
KR20190029244A (ko) 밴드 갭 기준 전압 생성 회로 및 밴드 갭 기준 전압 생성 시스템
CN112504494B (zh) 一种超低功耗cmos温度感应电路
CN111273722B (zh) 一种高电源抑制比的双环控制带隙基准电路
CN113821069A (zh) 源极跟随器、接口电路及电子设备
KR100468715B1 (ko) 높은 출력 임피던스와 큰 전류비를 제공하는 전류 반복기및 이를 구비하는 차동증폭기
JP3644156B2 (ja) 電流制限回路
CN115220517B (zh) 基于pmos温度补偿特性基准电压产生电路及设计方法和装置
CN103472877B (zh) 一种高精度基准电流源
CN115220518B (zh) 基于nmos温度补偿特性基准电压产生电路及设计方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210817

CF01 Termination of patent right due to non-payment of annual fee