CN103472877B - 一种高精度基准电流源 - Google Patents

Abstract

本发明涉及集成电路技术，具体的说是涉及一种低温系数、高精度的基准电流源。本发明所述的一种高精度基准电流源，其特征在于，包括第一电流产生电路、第二电流产生电路和基准电流输出电路，所述第一电流产生电路和第二电流产生电路分别与基准电流输出电路连接，所述第一电流产生电路产生与δT^0.5成正比的电流，其中δ为常数，所述第二电流产生电路产生PTAT电流源，所述基准电流输出电路的输出端为高精度基准电流源的输出端Iref。本发明的有益效果为，提出了一种新型的具有高精度以及温度系数低基准电流源。本发明尤其适用于基准电流源。

Description

一种高精度基准电流源

技术领域

本发明涉及集成电路技术，具体的说是涉及一种低温度系数、高精度的基准电流源。

背景技术

在集成电路领域中，电流基准是一类非常重要的电路。基准源的稳定度在很大程度上决定了电路的性能。在极限温度环境下，基准源的大的偏差，可能会直接导致芯片不正常工作。随着集成电路规模的不断扩大，对芯片的性能要求也随之提高，这对电流基准源提供的电流精度要求越来越高。

衡量一个基准电流源的一个重要指标是温度系数TC，他反映了基准电流源在整个工作温度范围[T_MIN,T_MAX]内基准电流的最大值I_MAX与最小值I_MIN相对于基准输出平均电流I_AV的变化程度，一般为PPM/℃，表达式为：温度系数越小，说明对温度的敏感程度越低。

传统的基准的做法如图1所示，包括PMOSI管M1和M2、运算放大器、电阻R1和R2、三极管Q1和Q2，产生一个带隙基准电压源Vref，Vref的产生的原理是：具有正温系数的ΔVbe和具有负温系数的Vbe按照一定的比例相加消除温度系数的一阶项,但由于BJT集电极电流的非线性，传统带隙基准只进行了一阶补偿，忽略了高阶项，这导致温度系数较高。为了降低温度系数，采用了高阶补偿方法或提出高精度电路结构的基准源。

发明内容

本发明所要解决的技术问题，就是提出一种低温系数、高精度的基准电流源。

本发明解决上述技术问题所采用的技术方案是：一种高精度基准电流源，其特征在于，包括第一电流产生电路、第二电流产生电路和基准电流输出电路，所述第一电流产生电路和第二电流产生电路分别与基准电流输出电路连接，所述第一电流产生电路产生与δT^0.5成正比的电流，其中δ为常数、T为温度，所述第二电流产生电路产生PTAT电流源，所述基准电流输出电路的输出端为高精度基准电流源的输出端Iref。

具体的，所述第一电流产生电路包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一三极管PQ1、第二三极管PQ2，所述第二电流产生电路包括第三PMOS管MP3、第四PMOS管MP4、第四NMOS管MN4、第五NMOS管MN5、电阻R、第三三极管PQ3、第四三极管PQ4，所述基准电流输出电路包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第五三极管PQ5、第六三极管PQ6、第七三极管PQ7、第八三极管PQ8和运算放大器；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9的源极均接电源VDD；

第一PMOS管MP1的漏极和栅极与第二PMOS管MP2的栅极、第五PMOS管MP5的栅极、第六PMOS管MP6的栅极、第一NMOS管MN1的漏极连接；

第二PMOS管MP2的漏极与第二NMOS管MN2的漏极和栅极、第一NMOS管MN1的栅极、第三NMOS管MN3的栅极连接；

第一NMOS管MN1的源极与第三NMOS管MN3的漏极连接；

第二NMOS管MN2的源极与第二三极管PQ2的发射极连接，第三NMOS管MN3的源极与第一三极管PQ1的发射极连接，第一三极管PQ1的基极和第二三极管PQ2的基极连接；

第三PMOS管MP3的栅极与第八PMOS管MP8的栅极、第四PMOS管MP4的栅极和漏极、第五NMOS管MP5的漏极连接；

第三PMOS管MP3的漏极与第四NMOS管MN4的漏极和栅极、第五NMOS管MN5的栅极连接；

第四NMOS管MN4的源极与电阻R的一端连接，电阻R的另一端与第三三极管PQ3的发射极连接；

第五NMOS管MN5的源极与第四三极管PQ4的发射极连接，第三三极管PQ3的基极和第四三极管PQ4的基极连接；

第五PMOS管MP5的漏极与第五三极管PQ5的发射极和第六三极管PQ6的基极连接；

第六PMOS管MP6的漏极与运算放大器的反向输入端和第六三极管PQ6的发射极连接；

第八PMOS管MP8的漏极与第八三极管PQ8的发射极和第七三极管PQ7的基极连接；

第七PMOS管MP7的栅极和第九PMOS管MP9的栅极、运算放大器的输出端连接；

第七PMOS管MP7的漏极与运算放大器的同向输入端和第七三极管PQ7的发射极连接；

第九PMOS管MP9的漏极为基准电流输出电路的输出端Iref；

第一三极管PQ1、第二三极管PQ2、第三三极管PQ3、第四三极管PQ4和第五三极管PQ5的集电极和基极、第六三极管PQ6和第七三极管PQ7的集电极、第八三极管PQ8的集电极和基极均接地。

本发明的有益效果为：电路的结构是一种新型的基准电流源，电路具有很高的精度，而且具有很低的温度系数，电路易于集成的优点，同时适合于低压低功耗应用。

附图说明

图1是传统的基准电流源电路结构示意图；

图2是本发明的高精度基准电流源电路结构示意图。

具体实施方式

下面结合附图，详细描述本发明的技术方案：

本发明所述的高精度基准电流源，包括第一电流产生电路、第二电流产生电路和基准电流输出电路，所述第一电流产生电路和第二电流产生电路分别与基准电流输出电路连接，所述第一电流产生电路产生与δT^0.5成正比的电流，其中δ为常数，所述第二电流产生电路产生PTAT电流源，所述基准电流输出电路的输出端为高精度基准电流源的输出端Iref，其中，第一电流产生电路产生的电流为：I_bias2＝δT^0.5，第二电流产生电路产生的电流为： $I_{\mathrm{bias}1}=\frac{\mathrm{KT}\ln 8}{\mathrm{qR}},$ 基准电流输出电路输出的基准电流为： $I_{\mathrm{ref}}=\frac{I^2\mathrm{bias}2}{I_{\mathrm{bias}1}}.$

本发明的具体的电路结构为：

第一电流产生电路包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一三极管PQ1、第二三极管PQ2，所述第二电流产生电路包括第三PMOS管MP3、第四PMOS管MP4、第四NMOS管MN4、第五NMOS管MN5、电阻R、第三三极管PQ3、第四三极管PQ4，所述基准电流输出电路包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第五三极管PQ5、第六三极管PQ6、第七三极管PQ7、第八三极管PQ8和运算放大器；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9的源极均接电源VDD；

第一PMOS管MP1的漏极和栅极与第二PMOS管MP2的栅极、第五PMOS管MP5的栅极、第六PMOS管MP6的栅极、第一NMOS管MN1的漏极连接；

第二PMOS管MP2的漏极与第二NMOS管MN2的漏极和栅极、第一NMOS管MN1的栅极、第三NMOS管MN3的栅极连接；

第一NMOS管MN1的源极与第三NMOS管MN3的漏极连接；

第二NMOS管MN2的源极与第二三极管PQ2的发射极连接，第三NMOS管MN3的源极与第一三极管PQ1的发射极连接，第一三极管PQ1的基极和第二三极管PQ2的基极连接；

第三PMOS管MP3的栅极与第八PMOS管MP8的栅极、第四PMOS管MP4的栅极和漏极、第五NMOS管MP5的漏极连接；

第三PMOS管MP3的漏极与第四NMOS管MN4的漏极和栅极、第五NMOS管MN5的栅极连接；

第四NMOS管MN4的源极与电阻R的一端连接，电阻R的另一端与第三三极管PQ3的发射极连接；

第五NMOS管MN5的源极与第四三极管PQ4的发射极连接，第三三极管PQ3的基极和第四三极管PQ4的基极连接；

第五PMOS管MP5的漏极与第五三极管PQ5的发射极和第六三极管PQ6的基极连接；

第六PMOS管MP6的漏极与运算放大器的反向输入端和第六三极管PQ6的发射极连接；

第八PMOS管MP8的漏极与第八三极管PQ8的发射极和第七三极管PQ7的基极连接；

第七PMOS管MP7的栅极和第九PMOS管MP9的栅极、运算放大器的输出端连接；

第七PMOS管MP7的漏极与运算放大器的同向输入端和第七三极管PQ7的发射极连接；

第九PMOS管MP9的漏极为基准电流输出电路的输出端Iref；

第一三极管PQ1、第二三极管PQ2、第三三极管PQ3、第四三极管PQ4和第五三极管PQ5的集电极和基极、第六三极管PQ6和第七三极管PQ7的集电极、第八三极管PQ8的集电极和基极均接地。

为了方便叙述，第一至第九PMOS管分别依次用MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9代替，第一至第五NMOS管分别依次用MN1、MN2、MN3、MN4、MN5代替，第一至第八三极管分别依次用PQ1、PQ2、PQ3、PQ4、PQ5、PQ6、PQ7、PQ8代替，电阻用R代替，其中PQ1发射极面积N为8，PQ2发射极面积N为1，PQ3发射极面积N为8，PQ4发射极面积N为1如图2所示：

MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8MP9的源极接VDD，MP1、MP2、MP5、MP6的栅极连接一起且MP1为二极管连接；MP1、MN1漏极连接，MP2的漏极、MN2的漏极栅极、MN1的栅极、MN3的栅极连接一起，MN1的源极与MN3的漏极连接，MN3源极、PQ1发射极连接，MN2源极、PQ2发射极连接，PQ1与PQ2的基极、集电极连接地GND；MP5的漏极连接PQ5的发射极与PQ6的基极，PQ5的基极集电极与PQ6的集电极连接地GND，PQ6的发射极连接MP6的漏极与运算放大器OP的负端；MP7栅极、MP9栅极与运算放大器OP输出连接在一起，MP7的漏极、PQ7发射极、运算放大器OP正端连接在一起，MP9的漏极为输出I_ref，PQ7的基极连接PQ8的发射极与MP8的漏极，PQ7集电极、PQ8基极、PQ8的集电极连接且接地GND，MP8栅极、MP3栅极、MP4栅极连接且MP4为二极管连接方式；MP3的漏极连接MN4漏极、MN4栅极、MN5栅极，MN5的漏极与MP4的漏极连接，MN4的源极连接R1，R1连接PQ3的发射极，MN5的源极连接PQ4发射极，PQ3基极、PQ4基极连接在一起且接地GND。

本发明的工作原理为：

第一电流产生电路：第一电流产生电路为电流I_bias2产生电路，其工作原理是让MN3工作在线性区，其余MOS管工作在饱和区，由于MP1、MP2镜像MN1、MN2镜像，故两条支路电流相等都为I_bias2，由电路电气特性可得V_GS3＝V_GS1+V_DS3其中V_DS3为PQ1与PQ2的BE结电压差 $\mathrm{\Δ}{V}_{\mathrm{BE}}=\frac{\mathrm{KT}}{q}\ln N_1.$

$I_{\mathrm{MN}1}=\frac{1}{2}{K}_1{(V_{\mathrm{GS}1}-V_{\mathrm{TH}})}^2,I_{\mathrm{MN}3}=K_3[(V_{\mathrm{GS}3}-V_{\mathrm{TH}})V_{\mathrm{DS}3}-\frac{1}{2}{V_{\mathrm{DS}3}}^2],$ I_MN1＝I_MN3＝I_DS3，

由以上方程式可得：

$\begin{array}{c}{I}_{\mathrm{bias}2}=I_{\mathrm{DS}3}\≈\frac{{K_3}^2}{2K_1}(1+\sqrt{1+\frac{K_1}{K_3}}){V_{\mathrm{DS}3}}^2\\ =\frac{{\mathrm{\μ}}_0{C}_{\mathrm{ox}}{{\left(\frac{W}{L}\right)}_3}^2}{2{\left(\frac{W}{L}\right)}_1}{(1+\sqrt{1+{\left(\frac{W}{L}\right)}_1/{\left(\frac{W}{L}\right)}_3})}^2\×{\left(\frac{K}{q}\ln N_1\right)}^2{T}^{2-n}\\ ={\mathrm{\δT}}^{2-n}={\mathrm{\δT}}^{0.5}\end{array}$

其中 $K_i={\mathrm{\μ}}_n\left(T\right)C_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_i={\mathrm{\μ}}_0{C}_{\mathrm{ox}}{\left(\frac{W}{L}\right)}_i{T}^{-n},$

$\mathrm{\δ}=\frac{{\mathrm{\μ}}_0{C}_{\mathrm{OX}}{\left(\frac{W}{L}\right)}_3^2}{2{\left(\frac{W}{L}\right)}_1}{(1+\sqrt{1+\frac{{\left(\frac{W}{L}\right)}_1}{{\left(\frac{W}{L}\right)}_3}})}^2{\left(\frac{k}{q}\ln N_1\right)}^2,$

N₁是PQ1、PQ2的发射极面积比，k是玻尔兹曼常数，μ_n＝μ₀T^-n中的n典型值为1.5，δ是一个常数。

第二电流产生电路：第二电流产生电路为I_bias1产生电流电路，由于MP3、MP4镜像MN4、MN5镜像，所以MN4、MN5的源极电压相等，所以R的电压差为PQ3、PQ4的EB结电压差即： $I_{\mathrm{bias}1}=\frac{\mathrm{\Δ}{V}_{\mathrm{EB}}}{R_1}=\frac{\mathrm{KT}}{q{R}_1}\ln N_2,$

其中N₂是PQ3、PQ4的发射极面积比，k是玻尔兹曼常数；

I₁、I₂为I_bias2的镜像，I₃为I_bias1的镜像。

基准电流输出电路：基准电流输出电路为基准电流源I_ref输出产生电路，运算放大器OP的作用是保证PQ6、PQ7的发射极电压相等和稳定MP7、MP9的栅极电压，所以V_EB6+V_EB5＝V_EB7+V_EB8。又因为PNP管的I_S为BIT反向饱和电流。

从而得到 $\frac{\mathrm{kT}}{q}\ln \left(\frac{I_1}{I_S}\right)+\frac{\mathrm{kT}}{q}\ln \left(\frac{I_2}{I_S}\right)=\frac{\mathrm{kT}}{q}\ln \left(\frac{I_4}{I_S}\right)+\frac{\mathrm{kT}}{q}\ln \left(\frac{I_3}{I_S}\right),$ 又因为MP7，MP9为镜像关系，所以 $I_{\mathrm{ref}}=I_4=\frac{I_1{I}_2}{I_3}.$

从三个模块分析可以得到： $I_{\mathrm{ref}}=\frac{I_1{I}_2}{I_3}=\frac{{I_{\mathrm{bias}2}}^2}{I_{\mathrm{bias}1}}\≈\frac{{\mathrm{\δ}}^{2}T}{\frac{K\ln N_2}{q{R}_1}T}=\frac{q{R}_1{\mathrm{\δ}}^2}{K\ln N_2},$ I₁、I₂的高阶项在经过平方后阶数变更高，故得到的I_ref精度更高，温度系数小。上面的等式假设MP1、MP2、MP5、MP6的宽长比相同，MP7、MP9的宽长比相同，MP3、MP4、MP8宽长比相同。

综上所述：为一个值与器件的面积和宽长比有关的常数，适当调整管子参数可以得到所需要的电流值，本发明是一种新型的具有很好的精度与温度系数的基准电流源。

Claims (1)

1.一种高精度基准电流源，其特征在于，包括第一电流产生电路、第二电流产生电路和基准电流输出电路，所述第一电流产生电路和第二电流产生电路分别与基准电流输出电路连接，所述第一电流产生电路产生与δT^0.5成正比的电流，其中δ为常数、T为温度，所述第二电流产生电路产生PTAT电流源，所述基准电流输出电路的输出端为高精度基准电流源的输出端Iref，所述第一电流产生电路包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一三极管PQ1、第二三极管PQ2，所述第二电流产生电路包括第三PMOS管MP3、第四PMOS管MP4、第四NMOS管MN4、第五NMOS管MN5、电阻R、第三三极管PQ3、第四三极管PQ4，所述基准电流输出电路包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第五三极管PQ5、第六三极管PQ6、第七三极管PQ7、第八三极管PQ8和运算放大器；

第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9的源极均接电源VDD；

第一PMOS管MP1的漏极和栅极与第二PMOS管MP2的栅极、第五PMOS管MP5的栅极、第六PMOS管MP6的栅极、第一NMOS管MN1的漏极连接；

第二PMOS管MP2的漏极与第二NMOS管MN2的漏极和栅极、第一NMOS管MN1的栅极、第三NMOS管MN3的栅极连接；

第一NMOS管MN1的源极与第三NMOS管MN3的漏极连接；

第二NMOS管MN2的源极与第二三极管PQ2的发射极连接，第三NMOS管MN3的源极与第一三极管PQ1的发射极连接，第一三极管PQ1的基极和第二三极管PQ2的基极连接；

第三PMOS管MP3的栅极与第八PMOS管MP8的栅极、第四PMOS管MP4的栅极和漏极、第五NMOS管MP5的漏极连接；

第三PMOS管MP3的漏极与第四NMOS管MN4的漏极和栅极、第五NMOS管MN5的栅极连接；

第四NMOS管MN4的源极与电阻R的一端连接，电阻R的另一端与第三三极管PQ3的发射极连接；

第五NMOS管MN5的源极与第四三极管PQ4的发射极连接，第三三极管PQ3的基极和第四三极管PQ4的基极连接；

第五PMOS管MP5的漏极与第五三极管PQ5的发射极和第六三极管PQ6的基极连接；

第六PMOS管MP6的漏极与运算放大器的反向输入端和第六三极管PQ6的发射极连接；

第八PMOS管MP8的漏极与第八三极管PQ8的发射极和第七三极管PQ7的基极连接；

第七PMOS管MP7的栅极和第九PMOS管MP9的栅极、运算放大器的输出端连接；

第七PMOS管MP7的漏极与运算放大器的同向输入端和第七三极管PQ7的发射极连接；

第九PMOS管MP9的漏极为基准电流输出电路的输出端Iref；

第一三极管PQ1、第二三极管PQ2、第三三极管PQ3、第四三极管PQ4和第五三极管PQ5的集电极和基极、第六三极管PQ6和第七三极管PQ7的集电极、第八三极管PQ8的集电极和基极均接地。