CN115220518B - 基于nmos温度补偿特性基准电压产生电路及设计方法和装置 - Google Patents

基于nmos温度补偿特性基准电压产生电路及设计方法和装置 Download PDF

Info

Publication number
CN115220518B
CN115220518B CN202110418693.6A CN202110418693A CN115220518B CN 115220518 B CN115220518 B CN 115220518B CN 202110418693 A CN202110418693 A CN 202110418693A CN 115220518 B CN115220518 B CN 115220518B
Authority
CN
China
Prior art keywords
voltage
drain
dividing circuit
bias
temperature coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110418693.6A
Other languages
English (en)
Other versions
CN115220518A (zh
Inventor
赵文欣
许婷
刘海南
罗家俊
韩郑生
赵发展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110418693.6A priority Critical patent/CN115220518B/zh
Publication of CN115220518A publication Critical patent/CN115220518A/zh
Application granted granted Critical
Publication of CN115220518B publication Critical patent/CN115220518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及基准电压技术领域，具体涉及一种基于NMOS温度补偿特性基准电压产生电路及设计方法和装置。该电路中，MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和分压电路接地；MN1的栅极连接在R2和分压电路之间；其中，R1通过自身电压降以使MN1的漏极电压设定为其在零温度系数直流偏置状态下的漏极夹断点电压；MP1的偏置电流IBIAS为MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在分压电路产生的电流之和。本发明能够输出与温度无关的零温度系数直流偏置点栅源电压，这样基于该栅源电压就可以获得与温度无关的基准电压，从而提高了基准电压源的稳定性。

Description

基于NMOS温度补偿特性基准电压产生电路及设计方法和装置
技术领域
本发明涉及基准电压技术领域，具体涉及一种基于NMOS温度补偿特性基准电压产生电路及设计方法和装置。
背景技术
电压基准源作为集成电路的基础性关键组成单元，广泛应用于处理器、FPGA、ADC、DAC、电源管理和线性电路等芯片产品中，是模拟以及数模混合集成电路中必不可少的重要构成部分，为芯片内部其它模块提供精确的参考电压，其性能优劣直接影响整体电路的性能的好坏。一个性能良好的基准电压源在不同电源电压、温度下均不会对其输出电压产生显著的影响。如果基准电压源在外界变量影响下稳定性较差，则系统性能很难满足应用要求。
因此，如何提高基准电压源的稳定性，是目前亟需解决的技术问题。
发明内容
本发明的目的是提供一种基于NMOS温度补偿特性基准电压产生电路及设计方法和装置，以提高基准电压源的稳定性。
为达到上述目的，本发明实施例提供了以下方案：
第一方面，本发明实施例提供一种基于NMOS温度补偿特性的基准电压产生电路，包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路；
MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和所述分压电路接地；MN1的栅极连接在R2和所述分压电路之间；MN1的源极接地；
其中，R2和分压电路利用MN1在零温度系数直流偏置状态下MN1的栅源电压，按照串联分压比例关系产生与温度无关的基准电压；R1通过自身电压降，以使MN1的漏极电压为其在零温度系数直流偏置状态下的漏极夹断点电压；MP1的偏置电流IBIAS为MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在所述分压电路产生的电流之和。
在一种可能的实施例中，R1的阻值为IBIAS为/>
其中，RVDC为所述分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；为MN1在设定工作环境温度T0下的栅源阈值电压；R2与所述分压电路中的电阻的类型和宽度均相同。
在一种可能的实施例中，IDn_ZTC为
其中，COX为MN1单位面积的柵氧化层电容；为MN1沟道的宽长比；/>为MN1的电子迁移率温度系数；ηn为MN1的阈值电压温度系数；αn为MN1的速度饱和指数。
在一种可能的实施例中，所述分压电路包括第三电阻R3和第四电阻R4的串联电路。
第二方面，本发明实施例提供了一种基于NMOS温度补偿特性的基准电压产生电路的设计方法，所述方法包括：
获取基准电压产生电路；其中，所述基准电压产生电路包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路；MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和所述分压电路接地；MN1的栅极连接在R2和所述分压电路之间；MN1的源极接地；
以使MN1的漏极电压为零温度系数直流偏置状态下漏极夹断点电压为目的，确定R1的阻值；
以使MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC满足设定功耗要求为目的，调整并确定MN1的器件尺寸参数和IDn_ZTC；
将MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在所述分压电路产生的电流之和，确定为MP1的偏置电流IBIAS。
在一种可能的实施例中，所述确定R1的阻值，包括：
计算R1的阻值，具体的计算公式为：
其中，RVDC为所述分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；为MN1在设定工作环境温度T0下的栅源阈值电压；R2与所述分压电路中的电阻的类型和宽度均相同。
在一种可能的实施例中，所述确定为MP1的偏置电流IBIAS之后，所述方法还包括：
以所述基准电压产生电路输出目标电压值为目的，调整并确定R2的阻值和所述分压电路中的电阻的阻值。
第三方面，本发明实施例提供了一种基于NMOS温度补偿特性的基准电压产生电路的设计装置，所述装置包括：
第一获取模块，用于获取基准电压产生电路；其中，所述基准电压产生电路包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路；MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和所述分压电路接地；MN1的栅极连接在R2和所述分压电路之间；MN1的源极接地；
第一确定模块，用于以使MN1的漏极电压为零温度系数直流偏置状态下漏极夹断点电压为目的，确定R1的阻值；
第二确定模块，用于以使MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC满足设定功耗要求为目的，调整并确定MN1的器件尺寸参数和IDn_ZTC；
第三确定模块，用于将MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在所述分压电路产生的电流之和，确定为MP1的偏置电流IBIAS。
在一种可能的实施例中，所述第一确定模块，包括：
第一计算模块，用于计算R1的阻值，具体的计算公式为：
其中，RVDC为所述分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；为MN1在设定工作环境温度T0下的栅源阈值电压；R2与所述分压电路中的电阻的类型和宽度均相同。
在一种可能的实施例中，所述装置还包括：
第四确定模块，用于在第三确定模块工作之后，以所述基准电压产生电路输出目标电压值为目的，调整并确定R2的阻值和所述分压电路中的电阻的阻值。
第四方面，本发明实施例提供一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现第二方面中任一所述的方法的步骤。
第五方面，本发明实施例提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时以实现第二方面中任一所述的方法的步骤。
本发明与现有技术相比，具有如下的优点和有益效果：
本发明中，R1能够令MN1工作在零温度系数直流偏置下漏端夹断点，此时MN1的漏极电流受漏级电压波动影响较小，利用MN1自身迁移率和阈值温度特性互补原理，获得了与温度无关的零温度系数直流偏置点栅源电压，最后基准电压产生电路基于该栅源电压输出与温度无关的基准电压，从而提高了基准电压源的稳定性。
附图说明
为了更清楚地说明本说明书实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本说明书的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种基于NMOS温度补偿特性的基准电压产生电路的连接示意图；
图2是一种基于NMOS温度补偿特性的基准电压产生电路的设计方法的流程图；
图3是一种基于NMOS温度补偿特性的基准电压产生电路的设计装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明实施例保护的范围。
通常由基准电压产生电路来提供基准电压源，基准电压产生电路的稳定性直接影响到基准电压源的稳定性。目前，基准电压产生电路容易受到稳定影响其稳定性。
为提高基准电压产生电路的温度稳定性，有技术利用三极管基极-发射极电压特性构建产生基准电压的带隙基准电路，其采用工作在不同偏置电流下的两个双极型三极管的差值(正温度系数)与其中一个晶体管(负温度系数)进行加和，正负一阶温度系数抵消，进而得到具有零温度系数的输出基准电压。
但是，这类带隙基准电路的实现依赖于三极管的存在，进行流片工艺选型时必须包含三极管，并且带隙基准电路所产生的基准电压约为1.2V，难以应用于纳米小线宽低压电路中。
为此，本发明实施例希望提供一种适用范围大且稳定性较高的基准电压产生电路，具体提出了以下方案。
请参阅图1，图1为本发明实施例提供的一种基于NMOS温度补偿特性的基准电压产生电路的连接示意图，包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路。
MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和分压电路接地；MN1的栅极连接在R2和分压电路之间；其中，R2和分压电路利用MN1在零温度系数直流偏置状态下MN1的栅源电压，按照串联分压比例关系产生与温度无关的基准电压；R1通过自身电压降，以使MN1的漏极电压为其在零温度系数直流偏置状态下的漏极夹断点电压；MP1的偏置电流IBIAS为MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在分压电路产生的电流之和。
这里，具体说明下NMOS温度补偿特性，并以此说明本实施例中基准电压产生电路能够在不同环境温度下均保持稳定的工作原理。
工作在一定温度范围内的电路中若存在随温度上升线性增加和线性减小的两种电压V+和V-，可适当选取系数α和β使等式成立，即可产生具有零温度系数的电压基准VREF＝αV++βV。
由于CMOS(Complementary Symmetry Metal Oxide Semiconductor，互补金属氧化物半导体)工艺中NMOS(Negative Channel Metal Oxide Semiconductor，N型金属氧化物半导体)器件电子迁移率与阈值电压随温度变化方向互补，存在唯一零温度系数(ZTC，Zero Temperature Coefficient Point)直流偏置工作点，在该偏置条件下，NMOS栅源电压VGSn_ZTC、漏电流IDn_ZTC在不同温度下均保持恒定不变，不受温度影响，具有温度自补偿的特性。
为分析NMOS温度补偿特性，这里采用α幂指数模型来等效NMOS晶体管漏电流IDn，具体表达式为：
其中，为常数，VGSn(T)为栅源电压，αn是NMOS晶体管速度饱和指数；电子迁移率μn(T)和阈值电压VTHn(T)均与温度相关，/>为常数，βn是电子迁移率的温度系数，VTHn0为绝对零度0K下NMOS的阈值电压，ηn为阈值电压的温度系数。
在零温度系数直流偏置点下，NMOS漏电流是与温度无关的常数，满足(dIDn/dT)＝0，经推导计算，可以获知NMOS在在零温度系数直流偏置点下的漏电流IDn_ZTC的计算公式为：
其中，T0为dVGSn/dT＝0时的设定工作环境温度。
在零温度系数直流偏置点下，NMOS栅源电压VGSn_ZTC可以表示为：
NMOS栅源电压VGSn_ZTC对其温度求导可得：
一阶导数式：
二阶导数式：
针对一阶导数式可知，当αn＝βn时，VGSn_ZTC＝VTHn0，
针对二阶导数式可知：
当αn＜βn时，d2VGSn_ZTC/dT2>0，VGSn_ZTC存在最小值；
当αn>βn时，d2VGSn_ZTC/dT2＜0，VGSn_ZTC存在最大值；
当αn＝βn时，d2VGSn_ZTC/dT2＝dVGSn_ZTC/dT＝0，VGSn_ZTC为常数。
可见，当αn＝βn时，NMOS可以处于零温度系数直流偏置工作点。
实际应用中，电子βn为常数，而αn受NMOS器件尺寸参数(沟道长度L和沟道宽度W)和漏源电压VDSn影响，可以通过调整NMOS器件尺寸参数和漏源电压VDSn，使得αn＝βn，令NMOS处于零温度系数直流偏置工作点。
本实施例中，R2和分压电路利用MN1在零温度系数直流偏置状态下MN1的栅源电压，按照串联分压比例关系产生与温度无关的基准电压；R1通过自身电压降，以使MN1的漏极电压为其在零温度系数直流偏置状态下的漏极夹断点电压，但是MN1在零温度系数直流偏置状态下的漏极电压与该状态下的漏极电流相关，需要进一步基于漏极电流，设定MN1的漏极电压。为此，本实施例将MP1的偏置电流IBIAS设置为MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在分压电路产生的电流之和，保证MN1工作时其漏极电流为零温度系数直流偏置状态下的漏极电流，最终使得MN1中的αn等于βn，最终使MN1能够工作在零温度系数直流偏置状态下，减少了温度对于MN1栅源电压的干扰，这样基准电压产生电路基于MN1的栅源电压产生的基准电压就不容易受到温度的影响，提高了基准电压源的稳定性。
这里，具体解释下如何设定漏源电压VDSn，使其对NMOS直流工作点影响最小。
当NMOS栅源电压VGSn高于阈值电压VTHn，即VGSn>VTHn时，产生导电沟道。令VDsat＝(VGSn-VTHn)，VDsat为过驱动电压。
当漏源电压VDSn≤VDsat，NMOS工作在线性区，晶体管漏电流IDn满足关系式：
当VDSn>VDsat时，NMOS工作在饱和区，同时考虑有效沟道长度调制效应，IDn满足关系式：
根据上述的漏电流IDn表达式可以知道，NMOS漏电流与漏源电压相关。
漏电流IDn对漏源电压VDSn进行求导可以获得：
线性区(VDSn≤VDsat)：
饱和区(VDSn>VDsat)：
可见，当VDSn＝VDsat＝(VGSn-VTHn)时，此时NMOS沟道在漏级夹断，IDn受VDSn变化影响最小，即对NMOS直流工作点影响最小。
至此，可以得到结论：
鉴于NMOS晶体管上述零温度工作点特性，对于一定宽长的晶体管，在电路中令并将漏源电压设定为VDSn＝(VGSn_ZTC-VTHn(T0))＝VDsat(T0)，则VGSn_ZTC＝VTHn0，可实现不受温度影响的参考电压。
在实际应用中，MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC，可以通过对不同温度下NMOS转移特性曲线进行仿真，获得多条NMOS转移特性曲线，其中各条曲线的交点即为零温度系数直流工作点，从而获得MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC。
当然，还可以在上述推导内容的基础上，获得IDn_ZTC的表达式，这样就可以直接计算获得IDn_ZTC。
具体的，IDn_ZTC可以表示为其中，COX为MN1单位面积的柵氧化层电容；/>为MN1沟道的宽长比；/>为MN1的电子迁移率温度系数；ηn为MN1的阈值电压温度系数；αn为MN1的速度饱和指数。
在此基础上，MP1的偏置电流IBIAS可以表示为其中，RVDC为分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压。
可以采用一个或多个电阻的串联电路来组成分压电路，图1中的分压电路为第三电阻R3和第四电阻R4的串联电路，MP1的漏极依次通过R2、R3和R4接地。分压电路中的分压点可以作为基准电压产生电路的基准电压输出点，这样通过调节R2、R3和R4的阻值比例关系，可以准确获得设计所需的目标基准电压。
R1的取值可以基于实验仿真的方式来确定，还可以基于R2和分压电路中的电阻的比例关系进行计算。为了方便计算，这里要求R2与分压电路中的电阻的类型和宽度均相同。电阻类型可以指电阻工艺类型，也可指电阻材料类型，在此不予以限制。
这里，推导出R1的表达式。
基于上文的推导结果，对图1所示的连接示意图进行电路分析可知：
因此，可以得到：
当然，分压电路中可以只包含有一个电阻，也可以包含有两个以上的电阻，因此，R1的表达式可以为其中，RVDC为分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；/>为MN1在设定工作环境温度T0下的栅源阈值电压。
此时，R1可令NMOS工作在零温度系数直流偏置下漏端夹断点，该基准电压产生电路在工作温度范围内经温度补偿，具有良好的温度稳定性。
当然，为了设计方便，R1的电阻类型和宽度可以与R2、R3和R4保持一致。
基于与方法同样的发明构思，本发明实施例还提供了一种基于NMOS温度补偿特性的基准电压产生电路的设计方法，如图2所示为该方法实施例的流程图，具体包括步骤11至步骤14。
步骤11，获取基准电压产生电路。
其中，基准电压产生电路包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路；MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和分压电路接地；MN1的栅极连接在R2和分压电路之间。
具体的，可以利用电路仿真方案，搭建该基准电压产生电路，当然还可以直接读取搭建好的基准电压产生电路，在此不予以限制。
步骤12，以使MN1的漏极电压为零温度系数直流偏置状态下漏极夹断点电压为目的，确定R1的阻值。
具体的，当MN1在工作时漏极电压位于漏极夹断点电压，能够使得MN1工作在零温度系数直流偏置状态下，以此可以通过反复实验仿真获得R1的阻值。
为了提高本步骤的执行效率，本实施例还提供了R1的计算方案，具体包括步骤21。
步骤21，计算R1的阻值，具体的计算公式为：
其中，RVDC为分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；为MN1在设定工作环境温度T0下的栅源阈值电压；R2与分压电路中的电阻的类型和宽度均相同。
为了方便计算，这里要求R2与分压电路中的电阻的类型和宽度均相同。电阻类型可以指电阻工艺类型，也可指电阻材料类型，在此不予以限制。
步骤13，以使MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC满足设定功耗要求为目的，调整并确定MN1的器件尺寸参数和IDn_ZTC。
具体的，MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC，可以通过对不同温度下NMOS转移特性曲线进行仿真，获得多条NMOS转移特性曲线，其中各条曲线的交点即为零温度系数直流工作点，从而获得MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC。
当然，还可以在上述推导内容的基础上，获得IDn_ZTC的表达式，这样就可以直接计算获得IDn_ZTC。
具体的，IDn_ZTC计算公式可以的表示为：
其中，COX为MN1单位面积的柵氧化层电容；为MN1沟道的宽长比；/>为MN1的电子迁移率温度系数；ηn为MN1的阈值电压温度系数；αn为MN1的速度饱和指数。
步骤14，将MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在分压电路产生的电流之和，确定为MP1的偏置电流IBIAS。
具体的，IBIAS可以表示为其中，RVDC为分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；/>为MN1在设定工作环境温度T0下的栅源阈值电压；R2与分压电路中的电阻的类型和宽度均相同。
在步骤14之后，本实施例还提供了一种基准电压的输出值的灵活设计方案，具体包括步骤31。
步骤31，以基准电压产生电路输出目标电压值为目的，调整并确定R2的阻值和分压电路中的电阻的阻值。
具体的，通过调节R2的阻值和分压电路中电阻的阻值比例关系，可以准确获得设计所需的目标基准电压。
基于与方法同样的发明构思，本发明实施例还提供了一种基于NMOS温度补偿特性的基准电压产生电路的设计装置，如图3所示为该装置实施例的结构示意图，装置包括：
第一获取模块41，用于获取基准电压产生电路；其中，基准电压产生电路包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路；MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和分压电路接地；MN1的栅极连接在R2和分压电路之间；
第一确定模块42，用于以使MN1的漏极电压为零温度系数直流偏置状态下漏极夹断点电压为目的，确定R1的阻值；
第二确定模块43，用于以使MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC满足设定功耗要求为目的，调整并确定MN1的器件尺寸参数和IDn_ZTC；
第三确定模块44，用于将MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在分压电路产生的电流之和，确定为MP1的偏置电流IBIAS。
在一种可能的实施例中，第一确定模块，包括：
第一计算模块，用于计算R1的阻值，具体的计算公式为：
其中，RVDC为分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；为MN1在设定工作环境温度T0下的栅源阈值电压；R2与分压电路中的电阻的类型和宽度均相同。
在一种可能的实施例中，装置还包括：
第四确定模块，用于在第三确定模块工作之后，以基准电压产生电路输出目标电压值为目的，调整并确定R2的阻值和分压电路中的电阻的阻值。
基于与前述实施例中同样的发明构思，本发明实施例还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现前文任一方法的步骤。
基于与前述实施例中同样的发明构思，本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现前文任一方法的步骤。
本发明实施例中提供的技术方案，至少具有如下技术效果或优点：
本发明实施例中，R1能够令MN1工作在零温度系数直流偏置下漏端夹断点，此时MN1的漏极电流受漏级电压波动影响较小，利用MN1自身迁移率和阈值温度特性互补原理，获得了与温度无关的零温度系数直流偏置点栅源电压，最后基准电压产生电路基于该栅源电压输出与温度无关的基准电压，从而提高了基准电压源的稳定性。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、装置(模块、系统)、和计算机程序产品的流程图和/或方框图来描述。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式计算机或者其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (10)

1.一种基于NMOS温度补偿特性的基准电压产生电路，其特征在于，包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路；
MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和所述分压电路接地；MN1的栅极连接在R2和所述分压电路之间；MN1的源极接地；
其中，R2和分压电路利用MN1在零温度系数直流偏置状态下MN1的栅源电压，按照串联分压比例关系产生与温度无关的基准电压；R1通过自身电压降，以使MN1的漏极电压为其在零温度系数直流偏置状态下的漏极夹断点电压；MP1的偏置电流IBIAS为MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在所述分压电路产生的电流之和。
2.根据权利要求1所述的基准电压产生电路，其特征在于，R1的阻值为IBIAS为/>
其中，RVDC为所述分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；为MN1在设定工作环境温度T0下的栅源阈值电压；R2与所述分压电路中的电阻的类型和宽度均相同。
3.根据权利要求2所述的基准电压产生电路，其特征在于，IDn_ZTC为
其中，COX为MN1单位面积的柵氧化层电容；为MN1沟道的宽长比；/>为MN1的电子迁移率温度系数；ηn为MN1的阈值电压温度系数；αn为MN1的速度饱和指数。
4.根据权利要求1至3任一所述的基准电压产生电路，其特征在于，所述分压电路包括第三电阻R3和第四电阻R4的串联电路。
5.一种基于NMOS温度补偿特性的基准电压产生电路的设计方法，其特征在于，所述方法包括：
获取基准电压产生电路；其中，所述基准电压产生电路包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路；MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和所述分压电路接地；MN1的栅极连接在R2和所述分压电路之间；MN1的源极接地；
以使MN1的漏极电压为零温度系数直流偏置状态下漏极夹断点电压为目的，确定R1的阻值；
以使MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC满足设定功耗要求为目的，调整并确定MN1的器件尺寸参数和IDn_ZTC；
将MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在所述分压电路产生的电流之和，确定为MP1的偏置电流IBIAS。
6.根据权利要求5所述的基准电压产生电路的设计方法，其特征在于，所述确定R1的阻值，包括：
计算R1的阻值，具体的计算公式为：
其中，RVDC为所述分压电路的阻值；VTHn0为MN1在零温度系数直流偏置状态下的栅源电压；为MN1在设定工作环境温度T0下的栅源阈值电压；R2与所述分压电路中的电阻的类型和宽度均相同。
7.根据权利要求5所述的基准电压产生电路的设计方法，其特征在于，所述确定为MP1的偏置电流IBIAS之后，所述方法还包括：
以所述基准电压产生电路输出目标电压值为目的，调整并确定R2的阻值和所述分压电路中的电阻的阻值。
8.一种基于NMOS温度补偿特性的基准电压产生电路的设计装置，其特征在于，所述装置包括：
第一获取模块，用于获取基准电压产生电路；其中，所述基准电压产生电路包括：PMOS管MP1、NMOS管MN1、第一电阻R1、第二电阻R2和分压电路；MP1的源极接工作电压VDD；MP1的漏极通过R1接MN1的漏极；MP1的漏极还依次通过R2和所述分压电路接地；MN1的栅极连接在R2和所述分压电路之间；MN1的源极接地；
第一确定模块，用于以使MN1的漏极电压为零温度系数直流偏置状态下漏极夹断点电压为目的，确定R1的阻值；
第二确定模块，用于以使MN1在零温度系数直流偏置状态下的漏极电流IDn_ZTC满足设定功耗要求为目的，调整并确定MN1的器件尺寸参数和IDn_ZTC；
第三确定模块，用于将MN1在零温度系数直流偏置状态下MN1的漏极电流IDn_ZTC与MN1的栅源电压在所述分压电路产生的电流之和，确定为MP1的偏置电流IBIAS。
9.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序以实现权利要求5至7任一所述的方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时以实现权利要求5至7任一所述的方法的步骤。
CN202110418693.6A 2021-04-19 2021-04-19 基于nmos温度补偿特性基准电压产生电路及设计方法和装置 Active CN115220518B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110418693.6A CN115220518B (zh) 2021-04-19 2021-04-19 基于nmos温度补偿特性基准电压产生电路及设计方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110418693.6A CN115220518B (zh) 2021-04-19 2021-04-19 基于nmos温度补偿特性基准电压产生电路及设计方法和装置

Publications (2)

Publication Number Publication Date
CN115220518A CN115220518A (zh) 2022-10-21
CN115220518B true CN115220518B (zh) 2024-03-12

Family

ID=83604283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110418693.6A Active CN115220518B (zh) 2021-04-19 2021-04-19 基于nmos温度补偿特性基准电压产生电路及设计方法和装置

Country Status (1)

Country Link
CN (1) CN115220518B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000075946A (ja) * 1998-08-31 2000-03-14 Yamaha Corp 基準電圧発生回路
CN204166421U (zh) * 2014-09-10 2015-02-18 成都星芯微电子科技有限公司 一种低功耗低噪声高电源电压抑制比的电压基准源电路
CN106774594A (zh) * 2017-02-16 2017-05-31 珠海格力电器股份有限公司 低温漂基准电压电路
CN110611488A (zh) * 2019-08-05 2019-12-24 浙江铖昌科技有限公司 温度补偿有源偏置电路
CN112416044A (zh) * 2020-12-03 2021-02-26 电子科技大学 一种高电源抑制比的电压基准电路
CN112462835A (zh) * 2020-11-04 2021-03-09 昂维格(厦门)科技有限公司 低压线性稳压器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000075946A (ja) * 1998-08-31 2000-03-14 Yamaha Corp 基準電圧発生回路
CN204166421U (zh) * 2014-09-10 2015-02-18 成都星芯微电子科技有限公司 一种低功耗低噪声高电源电压抑制比的电压基准源电路
CN106774594A (zh) * 2017-02-16 2017-05-31 珠海格力电器股份有限公司 低温漂基准电压电路
CN110611488A (zh) * 2019-08-05 2019-12-24 浙江铖昌科技有限公司 温度补偿有源偏置电路
CN112462835A (zh) * 2020-11-04 2021-03-09 昂维格(厦门)科技有限公司 低压线性稳压器
CN112416044A (zh) * 2020-12-03 2021-02-26 电子科技大学 一种高电源抑制比的电压基准电路

Also Published As

Publication number Publication date
CN115220518A (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
JP6251310B2 (ja) 電流電圧特性の測定方法
CN110989760B (zh) 基于带隙基准电压的检测电路及带隙基准电压电路
CN115622534B (zh) 一种提高运算放大器阻抗的结构及方法
CN107769758B (zh) 一种比较器电路
CN210270647U (zh) 一种基于温度补偿的基准电流源电路和芯片
CN109116904B (zh) 一种偏置电路
CN114356014B (zh) 低压基准电压产生电路及芯片
CN115220518B (zh) 基于nmos温度补偿特性基准电压产生电路及设计方法和装置
CN115220517B (zh) 基于pmos温度补偿特性基准电压产生电路及设计方法和装置
CN109491429B (zh) 带隙参考电压产生电路和带隙参考电压产生系统
CN203950228U (zh) 电流源电路
CN108181968B (zh) 一种基准电压产生电路
WO2019146460A1 (ja) 電流電圧特性の測定方法
Pilipenko et al. A Template Model of Junction Field-Effect Transistors for a Wide Temperature Range
CN111488029B (zh) 一种长沟道mos管阈值电压片上产生电路
CN104503527A (zh) 基准电流产生电路
JP2009251862A (ja) Ｍｏｓトランジスタの模擬回路
CN108170198B (zh) 一种温度补偿的电流产生电路
CN113804319A (zh) 温度传感器及集成电路
Biryukov et al. Measurement-based MOSFET model for helium temperatures
CN114690842A (zh) 一种用于偏置双极型晶体管的电流源电路
CN105739586A (zh) 一种电流基准源电路
Dumitru et al. A CMOS resistorless bandgap reference with minimized current consumption
CN110806779A (zh) 一种基于电压翻转跟随器结构的推挽式ldo电路
CN115220515A (zh) 一种电压基准电路、元器件及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant