CN113726530A - 一种以太网供电系统 - Google Patents
一种以太网供电系统 Download PDFInfo
- Publication number
- CN113726530A CN113726530A CN202110786492.1A CN202110786492A CN113726530A CN 113726530 A CN113726530 A CN 113726530A CN 202110786492 A CN202110786492 A CN 202110786492A CN 113726530 A CN113726530 A CN 113726530A
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- resistor
- signal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
本发明公开了一种以太网供电系统,包括通过电缆连接的供电设备与受电设备,受电设备包括内置有MPS电路和热插拔管的PD接口电路,以及输出电路,MPS电路中:采样转换电路用于将PD接口电路的输入信号采样并转换成与其成预设比例的PD信号;比较电路用于比较参考信号和PD信号得到控制信息;脉冲产生电路用于根据控制信息产生脉冲信号;电流产生电路用于根据脉冲信号自适应产生MPS信号,以根据MPS信号和PD信号调整PD接口电路的输入信号;输出电路用于在热插拔管的控制下,根据调整的PD接口电路的输入信号来维持供电设备到受电设备PD的电力所需的电流。本发明实现IEEE802.3标准所规定的MPS需求,且简化了外围结构,降低了系统成本及其功耗。
Description
技术领域
本发明属于以太网供电处理技术领域,具体涉及一种以太网供电系统。
背景技术
以太网供电(Power over Ethernet,简称PoE)技术以其具有节省空间、高灵活性和低成本等优势而被广泛应用于网络市场。当供电设备(Power Sourcing Equipment,简称PSE)为受电设备(Powered Device,简称PD)供电时,PSE必须监视电流消耗,以确保PD仍处于连接状态。PD为避免断开连接所必须消耗的最小电流称为维持功率特征(MaintainPower Signature,简称MPS),即如果PD电流低于最小电流,则PSE会假定PD已断开连接并终止工作电压。对此,一些PD具有低功率模式或睡眠模式,其功率级别不满足MPS要求。这样的PD需要有意地吸取更高的电流以保持供电,但这样就彻底违背了低功耗待机模式的初衷。
基于此,IEEE802.3af/at/bt标准通过允许PD汲取脉冲MPS电流来解决此问题。图1示例性展示了现有维持功率特征MPS电路的以太网供电系统:电力从PSE输出,经过电缆线以及PD前端,最终抵达PD系统。该电力由热插拔管控制,如果PD电流低于维持从PSE到PD的电力所需的最小电流,那么外部源电路会产生激励信号以触发维持功率特征MPS电路,使PD从PSE汲取维持电力的电流脉冲,实现IEEE802.3标准所规定的MPS需求。其中,图2示例性给出了PD满足MPS要求时需要满足的条件,即如果电流消耗至少在最小导通时间TMPS_ON内大于最小电流IRef,且满足连续脉冲之间不能超过最大关断时间TMPS_OFF,则PD仍可以满足MPS要求。
但是,图1所示的外部源电路外置于PD接口电路,与PD接口电路虽然在一个板级系统,但该部分电路增加了整个系统的成本以及复杂性。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种以太网供电系统。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种以太网供电系统,包括供电设备和受电设备,所述供电设备与所述受电设备通过电缆连接,所述受电设备包括内置有MPS电路和热插拔管的PD接口电路,以及输出电路,所述MPS电路包括采样转换电路、比较电路、脉冲产生电路和电流产生电路,其中,
所述采样转换电路,用于将PD接口电路的输入信号采样并转换成与其成预设比例的PD信号;所述PD接口电路的输入信号为所述供电设备提供的PSE信号经过整流处理得到的信号;
所述比较电路,连接所述采样转换电路,用于比较参考信号和所述PD信号得到控制信息;
所述脉冲产生电路,连接所述比较电路,用于根据控制信息产生脉冲信号;
所述电流产生电路,连接所述脉冲产生电路,用于根据所述脉冲信号自适应产生MPS信号,以根据所述MPS信号和所述PD信号调整所述PD接口电路的输入信号;
所述输出电路,连接所述热插拔管和所述供电设备,用于在所述热插拔管的控制下,根据调整的PD接口电路的输入信号来维持所述供电设备到所述受电设备PD的电力所需的电流。
在本发明的一个实施例中,所述采样转换电路包括放大器AMP1、晶体管MN1、晶体管MN2、电阻R1、电阻R2和开关SW1,其中,
所述放大器AMP1的正相输入端、反相输入端分别与所述开关SW1的一端、所述晶体管MN1的源极连接,所述开关SW1的另一端与第一参考信号输入端或第二参考信号输入端连接,所述放大器AMP1的控制端与控制信号输入端连接,所述放大器AMP1的输出端与所述晶体管MN1的栅极、所述晶体管MN2的栅极连接,所述晶体管MN1的漏极与所述PD接口电路输入端连接,所述晶体管MN1的源极还与所述电阻R1的一端连接,所述晶体管MN2的漏极与所述比较电路连接,晶体管MN2的源极与所述电阻R2的一端连接,所述电阻R1的另一端、电阻R2的另一端接VSS。
在本发明的一个实施例中,所述晶体管MN1与所述晶体管MN2均为NMOS管,且所述晶体管MN1与所述晶体管MN2的宽长比为N:1,N为大于1的整数。
在本发明的一个实施例中,所述比较电路包括晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、电流源IRef,其中,
所述晶体管MP1、所述晶体管MP2的源极均接VDD,所述晶体管MP1、所述晶体管MP2的栅极均与所述晶体管MP1的漏极、所述晶体管MP3的源极连接,所述晶体管MP2的漏极与所述晶体管MP4的源极连接,所述晶体管MP3、所述晶体管MP4的栅极均与所述晶体管MP3的漏极连接,所述晶体管MP4的漏极与所述电流源IRef的一端、所述脉冲产生电路连接,所述电流源IRef的另一端均接VSS。
在本发明的一个实施例中,所述脉冲产生电路通过一时序逻辑电路来实现。
在本发明的一个实施例中,所述电流产生电路包括放大器AMP2、晶体管MP5、电阻R3、开关SW2,其中,
所述放大器AMP2的正相输入端、反相输入端分别与所述开关SW2的一端、所述晶体管MP5的源极连接,所述开关SW2的另一端与第三参考信号输入端或第四参考信号输入端连接,所述放大器AMP2的控制端与所述脉冲产生电路连接,所述放大器AMP2的输出端与所述晶体管MP5的栅极连接,所述晶体管MP5的漏极接VDD,所述晶体管MP5的源极还与所述电阻R3的一端连接,所述电阻R3的另一端接VSS。
在本发明的一个实施例中,所述比较电路还包括晶体管MP6、晶体管MP7、电阻R4、跨导放大器Gm、电阻RDFF,其中,
所述晶体管MP6的源极接VDD,所述晶体管MP6的栅极与所述晶体管MP1的栅极连接,所述晶体管MP6的漏极与所述晶体管MP7的源极连接,所述晶体管MP7的栅极与所述晶体管MP3的栅极连接,所述晶体管MP7的漏极与所述跨导放大器Gm的正相输入端连接,所述跨导放大器Gm的反相输入端与第五参考信号输入端连接,所述跨导放大器Gm的输出端与所述电阻RDFF的一端连接,所述电阻RDFF的另一端与所述电流产生电路连接。
在本发明的一个实施例中,所述电流产生电路包括放大器AMP3、晶体管MP8、电阻Rt1、电阻Rt2、电阻Rt3、电阻Rt4、熔丝F1、熔丝F2、熔丝F3和熔丝F4,其中,
所述放大器AMP3的正相输入端、反相输入端分别与所述电阻RDFF的一端、所述晶体管MP8的源极连接,所述放大器AMP3的控制端与所述脉冲产生电路连接,所述放大器AMP3的输出端与所述晶体管MP8的栅极连接,所述电阻Rt1、所述电阻Rt2、所述电阻Rt3、所述电阻Rt4串接与所述晶体管MP8的源极和VSS之间,所述电阻Rt1和所述晶体管MP8的源极相连接端还与所述熔丝F1连接,所述电阻Rt1和所述电阻Rt2相连接端还与所述熔丝F2连接,所述电阻Rt2和所述电阻Rt3相连接端还与所述熔丝F3连接,所述电阻Rt3和所述电阻Rt4相连接端还与所述熔丝F4连接。
在本发明的一个实施例中,所述电阻Rt1、所述电阻Rt2、所述电阻Rt3、所述电阻Rt4的电阻值比为8:4:2:1。
在本发明的一个实施例中,所述供电设备与所述受电设备通过CAT-5或CAT-6电缆连接。
本发明的有益效果:
本发明提出的以太网供电系统,MPS电路内置于PD接口电路,通过采样转换电路、比较电路、脉冲产生电路和电流产生电路自适应产生MPS信号,来维持从PSE到PD的电力所需的电流,实现IEEE802.3标准所规定的MPS需求,其大大提高了系统的可靠性,简化了PD接口电路外围结构,降低了整个系统的成本及其功耗。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是传统的一种以太网供电系统的结构示意图;
图2是以太网供电系统中PD满足MPS要求时需要的条件示意图;
图3是本发明实施例提供的一种以太网供电系统的结构示意图;
图4是本发明实施例提供的以太网供电系统中MPS电路的具体电路结构示意图;
图5是本发明实施例提供的以太网供电系统中另一种MPS电路的具体电路结构示意图;
图6是本发明实施例提供的另一种MPS电路中跨导放大器的具体电路结构示意图。
附图标记说明:
10-PD接口电路;20-输出电路;101-MPS电路;1011-采样转换电路;1012-比较电路;1013-脉冲产生电路;1014-电流产生电路。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
在PSE对PD完成检测和分级之后,PSE将会提高馈送电压,为PD提供所需的功率。此时系统经历上电过程,在此过程中,需要注意的是系统要避免过大的浪涌电流对PD的电源管理芯片及功率器件等造成损坏。此外,在上电过程结束之后,进入正常工作模式时,同样为了防止短路或者过载等故障而导致工作电流过大,进而损坏PD的电源管理芯片或者负载,即系统需要监测并限制PD电流。为此,提出了如图1所示的传统以太网供电系统,该系统虽然可以监测并限制PD电流,但是其增加了整个以太网供电系统的成本以及复杂性。
为了降低整个以太网供电系统的成本以及复杂性,本发明实施例提出了一种以太网供电系统,请参见图3,图3是本发明实施例提供的一种以太网供电系统的结构示意图,该以太网供电系统包括:供电设备和受电设备,供电设备与受电设备通过电缆连接,比如供电设备与受电设备可以通过CAT-5或CAT-6电缆连接。本发明实施例为了解决图1所示以太网供电系统存在的外部源电路控制MPS的方式会增加系统成本以及复杂性问题,提出了一种集成的方案,在受电设备端的PD接口电路10中引入MPS电路101,具体地:
本发明实施例受电设备包括内置有MPS电路101和热插拔管的PD接口电路10,以及输出电路20,MPS电路101包括采样转换电路1011、比较电路1012、脉冲产生电路1013和电流产生电路1014,其中,采样转换电路1011,用于将PD接口电路10的输入信号采样并转换成与其成预设比例的PD信号;所述PD接口电路10的输入信号为所述供电设备提供的PSE信号经过整流处理得到的信号;比较电路1012,连接所述采样转换电路1011,用于比较参考信号和PD信号得到控制信息;脉冲产生电路1013,连接比较电路1012,用于根据控制信息产生脉冲信号;电流产生电路1014,连接脉冲产生电路1013,用于根据脉冲信号自适应产生MPS信号,以根据MPS信号和PD信号调整PD接口电路10的输入信号;输出电路20,连接热插拔管和供电设备,用于在热插拔管的控制下,根据调整的PD接口电路10的输入信号来维持供电设备到受电设备PD的电力所需的电流。其中,热插拔管可以通过一NMOS晶体管实现;输出电路20可以包括DC-DC转换器和负载。
本发明实施例MPS电路101工作原理简单描述为:先由采样转换电路1011将PD接口电路10的输入信号IRTN采样并转换为电流IPD,当电流IPD低于参考信号IRef时,比较电路1012输出低电平使能信号作为控制信号,该控制信号输入到脉冲产生电路1013,生成一定时序的脉冲信号,该脉冲信号去触发电流产生电路1014,自适应生成MPS信号IMPS,比如脉冲信号为0、1信号,当为0时不需要产生MPS信号IMPS,当为1时则需要产生MPS信号IMPS,使得IMPS与IPD的电流之和超过参考信号IRef,即满足IEEE标准中MPS需求。本发明实施例基于PD接口电路10,自适应判定是否需要产生IMPS信号,从而大大提高可靠性,简化外围结构以及降低系统成本。
本发明实施例提供了一种采样转换电路1011的可选方案,请参见图4,该采样转换电路1011包括放大器AMP1、晶体管MN1、晶体管MN2、电阻R1、电阻R2和开关SW1,具体电路连接关系为:所述放大器AMP1的正相输入端、反相输入端分别与所述开关SW1的一端、所述晶体管MN1的源极连接,所述开关SW1的另一端与第一参考信号输入端或第二参考信号输入端连接,所述放大器AMP1的控制端与控制信号输入端连接,所述放大器AMP1的输出端与所述晶体管MN1的栅极、所述晶体管MN2的栅极连接,所述晶体管MN1的漏极与所述PD接口电路10的输入端连接,所述晶体管MN1的源极还与所述电阻R1的一端连接,所述晶体管MN2的漏极与所述比较电路1012连接,晶体管MN2的源极与所述电阻R2的一端连接,所述电阻R1的另一端、电阻R2的另一端接VSS。
优选地,所述晶体管MN1与所述晶体管MN2均为NMOS管,且所述晶体管MN1与所述晶体管MN2的宽长比为N:1,N为大于1的整数。
本发明实施例提供了一种比较电路1012的可选方案,请参见图4,所述比较电路1012包括晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、电流源IRef,具体电路连接关系为:所述晶体管MP1、所述晶体管MP2的源极均接VDD,所述晶体管MP1、所述晶体管MP2的栅极均与所述晶体管MP1的漏极、所述晶体管MP3的源极连接,所述晶体管MP2的漏极与所述晶体管MP4的源极连接,所述晶体管MP3、所述晶体管MP4的栅极均与所述晶体管MP3的漏极连接,所述晶体管MP4的漏极与所述电流源IRef的一端、所述脉冲产生电路1013连接,所述电流源IRef的另一端均接VSS。
优选地,晶体管MP1、晶体管MP2、晶体管MP3和晶体管MP4均为PMOS管,且晶体管MP1、晶体管MP2、晶体管MP3和晶体管MP4的宽长比相同。
本发明实施例提供了一种脉冲产生电路1013的可选方案,请参见图4,该脉冲产生电路1013可以通过一时序逻辑电路来实现,产生一定时序的脉冲信号,该脉冲信号去控制电流产生电路1014是否产生MPS信号。
本发明实施例提供了一种电流产生电路1014的可选方案,请参见图4,该电流产生电路1014包括放大器AMP2、晶体管MP5、电阻R3、开关SW2,具体电路连接关系为:放大器AMP2的正相输入端、反相输入端分别与开关SW2的一端、晶体管MP5的源极连接,开关SW2的另一端与第三参考信号输入端或第四参考信号输入端连接,放大器AMP2的控制端与脉冲产生电路1013连接,放大器AMP2的输出端与晶体管MP5的栅极连接,晶体管MP5的漏极接VDD,晶体管MP5的源极还与电阻R3的一端连接,电阻R3的另一端接VSS。
优选地,晶体管MP5为PMOS管,晶体管MP5与晶体管MP1的宽长比相同。
如图4所示的MPS电路101,控制信号输入端输入的EN1为放大器AMP1的使能信号,当系统处在上电阶段时,SW1为低电平,选择将第一参考信号输入端输入的基准电压VRef1接入采样转换电路1011中,将PD接口电路10的输入信号IRTN限制在VRef1/R1;当系统处在正常供电阶段时,SW1翻转为高电平,选择将第二参考信号输入端输入的基准电压VRef2(VRef2>VRef1)接入采样转换电路1011中,将PD接口电路10的输入信号IRTN限制在VRef2/R1。因为PD接口电路10的输入信号IRTN很大(达到安培级),因此为了减小系统功耗,本发明实施例通过采样转换电路1011将PD接口电路10的输入信号IRTN按预设比例减小,即由于晶体管MN1和晶体管MN2的宽长比为N:1,得到采样并镜像转化后的PD信号IPD是IRTN的1/N。将电流源IRef输出的基准电流作为参考信号,IRef对温度不敏感,比较电路1012中将PD信号IPD与参考信号IRef进行比较,产生控制信号EN2,并输入至脉冲产生电路1013。CLK为振荡器输出的时钟信号,将控制信号EN2和时钟信号CLK输入到时序逻辑电路(脉冲产生电路1013)中,共同决定产生的脉冲信号对应的脉冲时序EN3。时序逻辑电路产生的脉冲时序EN3来决定电流产生电路1014的触发或失效。电流产生电路1014产生的最小MPS受脉冲信号、导通时间以及关断时间影响,其中,脉冲信号的幅度取决于PD的指定类型,对于支持不同IEEE802.3协议标准的PD对应的类型不同,比如IEEE802.3af标准协议和IEEE8023at标准协议的PD设备或PSE设备分别定义为Type1型和Type2型,兼容IEEE802.3af标准协议和IEEE8023at标准协议的IEEE802.3bt标准协议的PD设备或PSE设备分别定义为Type3型和Type4型;而导通时间和关断时间由PD连接到的PSE类型决定。
Type1型和Type2型的PD需要产生至少10mA幅度的最小脉冲信号,其持续至少75ms,且脉冲信号之间的间隔不超过250ms。为了进一步降低以太网供电系统的最小待机功耗,当连接到Type3型或Type4型的PSE时,Type3型和Type4型的PD可以利用本发明实施例自适应得到MPS信号对应的脉冲信号时序:对于分配给1至4级的PD必须消耗10mA的电流至少7ms,脉冲信号之间的间隔不超过310ms,对于分配给第5至8级的PD,脉冲信号的幅度增加到16mA,而脉冲信号时序保持不变,这些要求条件总结在表1中。
表1PD满足MPS需求时需要的条件
PD类型 | PSE类型 | 分级 | 最小电流 | 最小导通时间 | 最大关断时间 |
1,2 | 所有 | 所有 | 10mA | 75ms | 250ms |
3,4 | 1,2 | 1~4 | 10mA | 75ms | 250ms |
3,4 | 1~4 | 10mA | 7ms | 310ms | |
3,4 | 5~8 | 16mA | 7ms | 310ms |
基于PD分级的不同,本发明实施例对电流产生电路1014的输入电压进行判定:当PD分级判定为1~4级时,低电平的SW2信号选择将第三参考信号输入端输入的基准电压VRef3接入电流产生电路1014当中,用于产生10mA的电流;当PD分级判定为5~8级时,高电平的SW2信号选择将第四参考信号输入端输入的基准电压VRef4接入电流产生电路1014当中,用于产生16mA的电流。其中,由于PD种类繁多,需要的电源功率也各不相同,因此如果检测到一个有效地PD存在,PSE将会输出一个比如14.5~20.5V之间的电压作用于PD,判断其需要多少功率,这个过程被称为分级。
本发明实施例提供了另一种比较电路1012的可选方案,在图4中比较电路1012的基础上,请参见图5,该比较电路1012还包括晶体管MP6、晶体管MP7、电阻R4、跨导放大器Gm、电阻RDFF,具体电路连接关系为:晶体管MP1、晶体管MP2的源极均接VDD,晶体管MP1、晶体管MP2的栅极均与晶体管MP1的漏极、晶体管MP3的源极连接,晶体管MP2的漏极与晶体管MP4的源极连接,晶体管MP3、晶体管MP4的栅极均与晶体管MP3的漏极、晶体管MN2的漏极连接,晶体管MP4的漏极与电流源IRef的一端、脉冲产生电路1013连接,晶体管MN2的栅极与采样转换电路1011连接,晶体管MN2的源极与电阻R2的一端连接,电阻R2的另一端、电流源IRef的另一端均接VSS,晶体管MP6的源极接VDD,晶体管MP6的栅极与晶体管MP1的栅极连接,晶体管MP6的漏极与晶体管MP7的源极连接,晶体管MP7的栅极与晶体管MP3的栅极连接,晶体管MP7的漏极与跨导放大器Gm的正相输入端连接,跨导放大器Gm的反相输入端与第五参考信号输入端连接,跨导放大器Gm的输出端与电阻RDFF的一端连接,电阻RDFF的另一端与电流产生电路1014连接。
优选地,晶体管MP6、晶体管MP7均为PMOS管,且晶体管MP6、晶体管MP7与晶体管MP1的宽长比相同。
对应图5中的比较电路1012,本发明实施例提供了另一种电流产生电路1014的可选方案,请参见图5,该电流产生电路1014包括放大器AMP3、晶体管MP8、电阻Rt1、电阻Rt2、电阻Rt3、电阻Rt4、熔丝F1、熔丝F2、熔丝F3和熔丝F4,具体连接关系为:放大器AMP3的正相输入端、反相输入端分别与电阻RDFF的一端、晶体管MP8的源极连接,放大器AMP3的控制端与脉冲产生电路1013连接,放大器AMP3的输出端与晶体管MP8的栅极连接,电阻Rt1、电阻Rt2、电阻Rt3、电阻Rt4串接与晶体管MP8的源极和VSS之间,电阻Rt1和晶体管MP8的源极相连接端还与熔丝F1连接,电阻Rt1和电阻Rt2相连接端还与熔丝F2连接,电阻Rt2和电阻Rt3相连接端还与熔丝F3连接,电阻Rt3和电阻Rt4相连接端还与熔丝F4连接。
优选地,晶体管MP8为PMOS管,且晶体管MP8与晶体管MP1的宽长比相同;电阻Rt1、电阻Rt2、电阻Rt3、电阻Rt4的电阻值比为8:4:2:1。
如图5所示的MPS电路101,对应采样转换电路1011、脉冲产生电路1013与图4实现相同,而比较电路1012和电流产生电路1014作了修改,具体地:
比较电路1012在图4比较电路1012的基础上引入跨导放大器Gm来检测将电流IPD转换成电压信号VPD和第五参考信号输入端输入的基准电压VRef5的差值,并将其转换为电流信号IDFF,再将该电流信号IDFF经过电阻RDFF转换成电压信号VDFF,该电压信号VDFF即包含了电流差值信息,最终再将该电压信号VDFF输入电流产生电路1014,将该电压信号VDFF再转换为电流信号IMPS,该电流信号IMPS精准表示了PD电压VPD与基准电压VRef5的差值,不会对系统进行过补偿,进一步节省了电流损耗。
并且,基于工艺、电压以及温度(Process Voltage Temperature简称PVT)变化对电流和电压精度的影响,为了防止基准变化而引起的检测精度误差,导致PD总电压VPD还是低于基准电压VRef5的情况,本发明实施例将图4中的电阻R3配置为修调电阻Rt1、电阻Rt2、电阻Rt3、电阻Rt4,还考虑了熔丝F1、熔丝F2、熔丝F3和熔丝F4的保护,以获取理想的电流IMPS幅值,以解决PVT变化对电流和电压精度影响的问题。
本发明实施例提供了一种跨导放大器Gm的具体电路,如图6所示,该增加跨导放大器Gm的方式可以精准采样输入电压差信号,并且输出与电压差成线性关系。此外,为了减小电流损耗,此跨导放大器Gm可以设置最大输出电流,该最大输出电流对应补偿电流最大幅值,即当VPD远大于VRef5时,晶体管MP611关断,流过晶体管MP69的电流I1和流过晶体管MN69的电流I2相互抵消,因此流过晶体管MP67的电流I3,全部流过电阻R0,最终经过晶体管MN613,即电流I3=I4=I5=IMAX。优选地,晶体管MP61、晶体管MP62、晶体管MP63、晶体管MP64、晶体管MP65、晶体管MP66、晶体管MP67、晶体管MP68、晶体管MP69、晶体管MP610、晶体管MP611和晶体管MP12均为PMOS管,且晶体管MP1、晶体管MP2、晶体管MP3和晶体管MP4均为PMOS管,且晶体管MP61、晶体管MP62、晶体管MP63、晶体管MP64、晶体管MP65、晶体管MP66、晶体管MP67、晶体管MP68、晶体管MP69、晶体管MP610、晶体管MP611和晶体管MP12的宽长比相同;晶体管MN61、晶体管MN62、晶体管MN63、晶体管MN64、晶体管MN65、晶体管MN66、晶体管MPN7、晶体管MPN8、晶体管MPN9、晶体管MN610、晶体管MN611和晶体管MN12、晶体管MN13、晶体管MN14和晶体管MN15均为NMOS管,且晶体管MN61、晶体管MN62、晶体管MN63、晶体管MN64、晶体管MN65、晶体管MN66、晶体管MPN7、晶体管MPN8、晶体管MPN9、晶体管MN610、晶体管MN611和晶体管MN12、晶体管MN13、晶体管MN14和晶体管MN15的宽长比相同。最终得到:IDFF=I5=IMAX(设定了1:1镜像)。
图5对应的MPS电路101,同样可以达到图4如表1所示的PD满足MPS需求时需要的条件,在此不再赘述,具体可以参见图4处相关描述。
基于IEEE802.3af/at/bt标准协议,本发明实施例提出了两种自适应MPS方案,以实现节电并满足MPS要求。第一种方案,如图4所示,它由采样转换电路1011、比较电路1012、脉冲产生电路1013和电流产生电路1014组成MPS电路101,以提取满足MPS要求的周期性的电流IMPS。第二种方案,在图4的基础上,引入跨导放大器Gm,采样并提取PD的VPD与基准电压VRef5的差值,基于该差值进行满足MPS要求的电流IMPS补偿,以使在满足MPS要求的同时,进一步节省整体系统的功耗。
综上所述,本发明实施例提出的以太网供电系统,MPS电路101内置于PD接口电路10,通过采样转换电路1011、比较电路1012、脉冲产生电路1013和电流产生电路1014自适应产生MPS信号,来维持从PSE到PD的电力所需的电流,实现IEEE802.3标准所规定的MPS需求,其大大提高了系统的可靠性,简化了PD接口电路10外围结构,降低了整个系统的成本及其功耗。
在本发明的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述,然而,在实施所要求保护的本申请过程中,本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书,可理解并实现所述公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (10)
1.一种以太网供电系统,其特征在于,包括供电设备和受电设备,所述供电设备与所述受电设备通过电缆连接,所述受电设备包括内置有MPS电路和热插拔管的PD接口电路,以及输出电路,所述MPS电路包括采样转换电路、比较电路、脉冲产生电路和电流产生电路,其中,
所述采样转换电路,用于将PD接口电路的输入信号采样并转换成与其成预设比例的PD信号;所述PD接口电路的输入信号为所述供电设备提供的PSE信号经过整流处理得到的信号;
所述比较电路,连接所述采样转换电路,用于比较参考信号和所述PD信号得到控制信息;
所述脉冲产生电路,连接所述比较电路,用于根据控制信息产生脉冲信号;
所述电流产生电路,连接所述脉冲产生电路,用于根据所述脉冲信号自适应产生MPS信号,以根据所述MPS信号和所述PD信号调整所述PD接口电路的输入信号;
所述输出电路,连接所述热插拔管和所述供电设备,用于在所述热插拔管的控制下,根据调整的PD接口电路的输入信号来维持所述供电设备到所述受电设备PD的电力所需的电流。
2.根据权利要求1所述的以太网供电系统,其特征在于,所述采样转换电路包括放大器AMP1、晶体管MN1、晶体管MN2、电阻R1、电阻R2和开关SW1,其中,
所述放大器AMP1的正相输入端、反相输入端分别与所述开关SW1的一端、所述晶体管MN1的源极连接,所述开关SW1的另一端与第一参考信号输入端或第二参考信号输入端连接,所述放大器AMP1的控制端与控制信号输入端连接,所述放大器AMP1的输出端与所述晶体管MN1的栅极、所述晶体管MN2的栅极连接,所述晶体管MN1的漏极与所述PD接口电路的输入端连接,所述晶体管MN1的源极还与所述电阻R1的一端连接,所述晶体管MN2的漏极与所述比较电路连接,晶体管MN2的源极与所述电阻R2的一端连接,所述电阻R1的另一端、电阻R2的另一端接VSS。
3.根据权利要求2所述的以太网供电系统,其特征在于,所述晶体管MN1与所述晶体管MN2均为NMOS管,且所述晶体管MN1与所述晶体管MN2的宽长比为N:1,N为大于1的整数。
4.根据权利要求1所述的以太网供电系统,其特征在于,所述比较电路包括晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、电流源IRef,其中,
所述晶体管MP1、所述晶体管MP2的源极均接VDD,所述晶体管MP1、所述晶体管MP2的栅极均与所述晶体管MP1的漏极、所述晶体管MP3的源极连接,所述晶体管MP2的漏极与所述晶体管MP4的源极连接,所述晶体管MP3、所述晶体管MP4的栅极均与所述晶体管MP3的漏极连接,所述晶体管MP4的漏极与所述电流源IRef的一端、所述脉冲产生电路连接,所述电流源IRef的另一端均接VSS。
5.根据权利要求1所述的以太网供电系统,其特征在于,所述脉冲产生电路通过一时序逻辑电路来实现。
6.根据权利要求4所述的以太网供电系统,其特征在于,所述电流产生电路包括放大器AMP2、晶体管MP5、电阻R3、开关SW2,其中,
所述放大器AMP2的正相输入端、反相输入端分别与所述开关SW2的一端、所述晶体管MP5的源极连接,所述开关SW2的另一端与第三参考信号输入端或第四参考信号输入端连接,所述放大器AMP2的控制端与所述脉冲产生电路连接,所述放大器AMP2的输出端与所述晶体管MP5的栅极连接,所述晶体管MP5的漏极接VDD,所述晶体管MP5的源极还与所述电阻R3的一端连接,所述电阻R3的另一端接VSS。
7.根据权利要求4所述的以太网供电系统,其特征在于,所述比较电路还包括晶体管MP6、晶体管MP7、电阻R4、跨导放大器Gm、电阻RDFF,其中,
所述晶体管MP6的源极接VDD,所述晶体管MP6的栅极与所述晶体管MP1的栅极连接,所述晶体管MP6的漏极与所述晶体管MP7的源极连接,所述晶体管MP7的栅极与所述晶体管MP3的栅极连接,所述晶体管MP7的漏极与所述跨导放大器Gm的正相输入端连接,所述跨导放大器Gm的反相输入端与第五参考信号输入端连接,所述跨导放大器Gm的输出端与所述电阻RDFF的一端连接,所述电阻RDFF的另一端与所述电流产生电路连接。
8.根据权利要求7所述的以太网供电系统,其特征在于,所述电流产生电路包括放大器AMP3、晶体管MP8、电阻Rt1、电阻Rt2、电阻Rt3、电阻Rt4、熔丝F1、熔丝F2、熔丝F3和熔丝F4,其中,
所述放大器AMP3的正相输入端、反相输入端分别与所述电阻RDFF的一端、所述晶体管MP8的源极连接,所述放大器AMP3的控制端与所述脉冲产生电路连接,所述放大器AMP3的输出端与所述晶体管MP8的栅极连接,所述电阻Rt1、所述电阻Rt2、所述电阻Rt3、所述电阻Rt4串接与所述晶体管MP8的源极和VSS之间,所述电阻Rt1和所述晶体管MP8的源极相连接端还与所述熔丝F1连接,所述电阻Rt1和所述电阻Rt2相连接端还与所述熔丝F2连接,所述电阻Rt2和所述电阻Rt3相连接端还与所述熔丝F3连接,所述电阻Rt3和所述电阻Rt4相连接端还与所述熔丝F4连接。
9.根据权利要求8所述的以太网供电系统,其特征在于,所述电阻Rt1、所述电阻Rt2、所述电阻Rt3、所述电阻Rt4的电阻值比为8:4:2:1。
10.根据权利要求1所述的以太网供电系统,其特征在于,所述供电设备与所述受电设备通过CAT-5或CAT-6电缆连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110786492.1A CN113726530B (zh) | 2021-07-12 | 2021-07-12 | 一种以太网供电系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110786492.1A CN113726530B (zh) | 2021-07-12 | 2021-07-12 | 一种以太网供电系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113726530A true CN113726530A (zh) | 2021-11-30 |
CN113726530B CN113726530B (zh) | 2022-07-12 |
Family
ID=78673192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110786492.1A Active CN113726530B (zh) | 2021-07-12 | 2021-07-12 | 一种以太网供电系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113726530B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113885638A (zh) * | 2021-12-08 | 2022-01-04 | 杭州杰为科技有限公司 | 一种增加mps功能的pd电路及在pd电路上增加mps功能的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160095175A1 (en) * | 2014-09-29 | 2016-03-31 | Texas Instruments Incorporated | PoE PD Automatic MPS |
CN106787619A (zh) * | 2015-07-06 | 2017-05-31 | 硅实验室股份有限公司 | 配置为低占空比操作的以太网供电的用电设备 |
-
2021
- 2021-07-12 CN CN202110786492.1A patent/CN113726530B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160095175A1 (en) * | 2014-09-29 | 2016-03-31 | Texas Instruments Incorporated | PoE PD Automatic MPS |
CN106576048A (zh) * | 2014-09-29 | 2017-04-19 | 德州仪器公司 | 以太网供电受电装置自动维持电力特征 |
CN111478777A (zh) * | 2014-09-29 | 2020-07-31 | 德州仪器公司 | 以太网供电受电装置自动维持电力特征 |
CN106787619A (zh) * | 2015-07-06 | 2017-05-31 | 硅实验室股份有限公司 | 配置为低占空比操作的以太网供电的用电设备 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113885638A (zh) * | 2021-12-08 | 2022-01-04 | 杭州杰为科技有限公司 | 一种增加mps功能的pd电路及在pd电路上增加mps功能的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113726530B (zh) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10327305B2 (en) | Power over ethernet powered device having automatic power signature | |
US7639469B2 (en) | Power sourcing equipment having auto-zero circuit for determining and controlling output current | |
US7135842B2 (en) | Voltage regulator having improved IR drop | |
US10153909B2 (en) | Power over ethernet powered device configured for low duty-cycle operation | |
US7454640B1 (en) | System and method for providing a thermal shutdown circuit with temperature warning flags | |
US7548799B2 (en) | Powered device including a detection signature resistor | |
US20070283173A1 (en) | System and method of detection of power loss in powered ethernet devices | |
CN112714897B (zh) | 具有多个电源电压的ldo的调节/旁路自动化 | |
US10659241B2 (en) | Automatic power over ethernet pulse width signaling correction | |
US10169278B2 (en) | LIN bus module | |
JP6894287B2 (ja) | デュアル入力電力管理方法およびシステム | |
US20060290547A1 (en) | Voltage regulation using digital voltage control | |
US10771280B1 (en) | Low-power wake-up circuit for controller area network (CAN) transceiver | |
US9735820B2 (en) | Multi-current harmonized paths for low power local interconnect network (LIN) receiver | |
US20140361608A1 (en) | Redundant power supply circuit, power over ethernet system, and method | |
US20200412121A1 (en) | Circuit providing reverse current protection for high-side driver | |
CN113726530B (zh) | 一种以太网供电系统 | |
KR100746293B1 (ko) | 캐스코드형 전류 모드 비교기, 이를 구비하는 수신 회로 및반도체 장치 | |
CN115834261A (zh) | 一种用于以太网供电系统的自适应维持功率特征电路 | |
CN117424767B (zh) | 一种应用于poe系统的通信握手电路及方法 | |
CN104991125A (zh) | 一种以太网用电设备供电检测电路 | |
CN117650776A (zh) | 集成电路的供电噪声控制装置 | |
JPH09258836A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |