JP2010288347A - 半導体集積回路および電源装置 - Google Patents

Abstract

【課題】臨界電流前後で特性の急変点を持たない半導体集積回路および電源装置の提供を図る。
【解決手段】第１電源線と第２電源線との間に直列に設けられた第１スイッチ素子５１および第２スイッチ素子５２のスイッチングを制御するスイッチング素子制御回路４と、前記第１スイッチ素子および前記第２スイッチ素子を接続する第１ノードＬＸの電圧Ｖ_LXの上昇に応じた電流の逆流状態を検出する逆流状態検出回路９１と、前記逆流状態検出回路からの逆流状態検出信号Ｃtonに従って、前記スイッチング素子制御回路に供給して前記第１スイッチ素子をオンするためのオン時間制御信号RSoutを制御するオン時間制御回路２（１，２，３）と、を有するように構成する。
【選択図】図４

Description

この出願で言及する実施例は、半導体集積回路および電源装置に関する。

近年、デジタル家電を始めとして様々な電子機器において、一定の電源電圧を所望の電圧に変換して出力するＤＣ−ＤＣコンバータ（電源装置）が広く利用されている。

このようなＤＣ−ＤＣコンバータとして、例えば、大きな入出力電圧差や急激な負荷変動に対しても安定動作および高速応答が可能なオン時間固定ボトム検出コンパレータ方式ＤＣ−ＤＣコンバータが提案されている。

従来、オン時間固定（オン時間を固定してオフ時間を制御する）方式のＤＣ−ＤＣコンバータとしては、様々なものが提案されている。

特開２００６−０７４９４８号公報

ところで、例えば、オン時間固定ボトム検出コンパレータ方式ＤＣ−ＤＣコンバータにおいて、ＰＷＭ固定で動作させた場合、臨界電流付近で発振周波数（スイッチング周波数）と出力電圧の急変点が発生するという課題がある。なお、臨界電流とは、コイル電流（Ｉ_LX）が逆流しない最小の充電電流である。

この出願は、上述した課題に鑑み、臨界電流前後で特性の急変点を持たない半導体集積回路および電源装置の提供を目的とする。

一実施形態によれば、第１電源線と第２電源線との間に直列に設けられた第１スイッチ素子および第２スイッチ素子のスイッチングを制御するスイッチング素子制御回路と、逆流状態検出回路と、オン時間制御回路と、を有する半導体集積回路が提供される。

逆流状態検出回路は、前記第１スイッチ素子および前記第２スイッチ素子を接続する第１ノードの電圧の上昇に応じた電流の逆流状態を検出する。

オン時間制御回路は、前記逆流状態検出回路からの逆流状態検出信号に従って、前記スイッチング素子制御回路に供給して前記第１スイッチ素子をオンするためのオン時間制御信号を制御する。

各実施例によれば、臨界電流前後で特性の急変点を持たない半導体集積回路および電源装置を提供することができる。

電源装置の一例を概略的に示すブロック図である。 図１の電源装置の動作を説明するための図である。 図１の電源装置の動作特性を示す図である。 第１実施例の電源装置を概略的に示すブロック図である。 図４の電源装置におけるｔonジェネレータの一例を示す回路図である。 図４の電源装置の動作を説明するための図である。 図４の電源装置の動作特性を示す図である。 第２実施例の電源装置を概略的に示すブロック図である。 図８の電源装置の動作を説明するための図である。 図８の電源装置に適用されるｔonジェネレータの第１変形例を示す回路図である。 図８の電源装置に適用されるｔonジェネレータの第２変形例を示す回路図である。 図８の電源装置に適用されるｔonジェネレータの第３変形例を示す回路図である。

まず、半導体集積回路および電源装置の実施例を詳述する前に、半導体集積回路および電源装置とそれらが有する課題を図１〜図３を参照して説明する。

図１は電源装置の一例を概略的に示すブロック図であり、オン時間固定ボトム検出コンパレータ方式ＤＣ−ＤＣコンバータを示すものである。

図１において、参照符号２００はＤＣ−ＤＣコンバータ（電源装置）、２０はＤＣ−ＤＣコンバータ用ＩＣ（半導体集積回路）、１はエラーコンパレータ、２０２はｔonジェネレータ、そして、３はＲＳフリップフロップを示している。

また、参照符号４はドライブロジック回路（スイッチング素子制御回路）、４０はバイアス電圧部、４１，４２はドライバ、４３はダイオード、４４はコンデンサ、そして、５１，５２はスイッチングトランジスタを示している。

さらに、参照符号６はコイル、７は平滑用コンデンサ、そして、８は電源装置２００の出力電圧Ｖ_OUTが印加される負荷を示している。

図１に示されるように、電源装置２００は、半導体集積回路２０、コンデンサ４４、スイッチングトランジスタ５１，５２、コイル６、および、平滑用コンデンサ７を有する。

トランジスタ５１および５２は、電源電圧Ｖ_INが印加された高電位電源線と接地電位が印加された接地線ＧＮＤとの間に直列に接続されている。

ハイサイド側トランジスタ５１のゲートには、ドライバ４１の出力信号Ｖ_DHが供給され、また、ローサイド側トランジスタ５２のゲートには、ドライバ４２の出力信号Ｖ_DLが供給され、これにより、トランジスタ５１および５２は、オン・オフ制御される。

ドライブロジック回路４は、トランジスタ５１，５２が両方ともオンして貫通電流が流れるのを防ぐために、例えば、ＡＳＴ（Anti Shoot Through）回路を利用してスイッチング時に両方ともオフする短い期間（デッドタイム）を挿入するようになっている。

トランジスタ５１および５２の接続ノードＬＸ（ＬＸ端子）は、コイル６を介して電源装置２００の出力端子ＯＵＴに接続され、また、出力端子ＯＵＴと接地線ＧＮＤとの間には平滑用コンデンサ７が設けられている。なお、参照符号ＥＳＲは、平滑用コンデンサ７の寄生抵抗を示している。

半導体集積回路２０は、エラーコンパレータ１、ｔonジェネレータ２０２、ＲＳフリップフロップ３、ドライブロジック回路４、バイアス電圧部４０、ドライバ４１，４２、ダイオード４３、および、抵抗Ｒ１，Ｒ２を有する。

エラーコンパレータ１は、出力電圧Ｖ_OUTを抵抗Ｒ１，Ｒ２で分圧した電圧ＦＢと基準電圧INTREFとを比較して出力信号ERRoutをフリップフロップ３のセット端子Ｓに供給する。

フリップフロップ３のリセット端子Ｒには、ｔonジェネレータ２０２の出力信号Stonが供給されている。なお、ｔonジェネレータ２０２には、フリップフロップ３のＱ出力（信号RSout），電源電圧Ｖ_INおよび出力電圧Ｖ_OUTが入力されている。

ドライバ４１，４２は、ドライブロジック回路４からの制御信号を増幅してトランジスタ５１，５２のスイッチングを制御する。

ドライバ４１，４２には、バイアス電圧部４０からのバイアス電圧（Ｖｂ）が逆流防止用のダイオード４３を介して印加され、そのダイオード４３のカソードはコンデンサ４４を介して端子ＬＸに接続されている。

図２は図１の電源装置の動作を説明するための図であり、図２（ａ）は、負荷が大きい重負荷時の各信号波形を示し、また、図２（ｂ）は、負荷が小さい軽負荷時の各信号波形を示している。

ここで、図２（ａ）および図２（ｂ）において、参照符号ｔd1，ｔd2は、出力信号Ｖ_DH，Ｖ_DLが低レベル『Ｌ』になってトランジスタ５１，５２が両方ともオフになるデッドタイムを示している。

なお、重負荷時とは、負荷８を流れる電流Ｉ_OUTが臨界電流Ｉcのよりも大きい場合であり、また、軽負荷時とは、負荷８を流れる電流Ｉ_OUTが臨界電流Ｉcのよりも小さい場合である。

また、臨界電流Ｉcの値は、デッドタイムＴd1において、コイル電流Ｉ_LXが出力端子ＯＵＴからＬＸ端子に向かって逆流するようになるときの負荷８を流れる電流の最大値である。

電源装置（オン時間固定ボトム検出コンパレータ方式ＤＣ−ＤＣコンバータ）２００は、電源電圧Ｖ_INおよび出力電圧Ｖ_OUTから規定される固定オン時間と、抵抗ＥＳＲによる出力電圧Ｖ_OUTにおけるリップル電圧を利用して出力電圧Ｖ_OUTの制御を行う。

まず、図２（ａ）に示されるように、重負荷時において、トランジスタ５１がオンするオン期間（固定オン時間）ｔonでは、高電位電源線からトランジスタ５１を介して電流が供給され、これにより、コイル６を流れるコイル電流Ｉ_LXが増加する。このとき、トランジスタ５２はオフ状態に保持される。

その結果、例えば、平滑用コンデンサ７の寄生抵抗ＥＳＲにより出力電圧Ｖ_OUTが上昇する。ここで、上述したように、トランジスタ５１がオンするとき、トランジスタ５２は確実にオフするようになっている。

次に、トランジスタ５１がオフするオフ期間になると、コイル６に蓄積されたエネルギーが負荷８に供給され、これにより、コイル６を流れるコイル電流Ｉ_LXが減少して、平滑用コンデンサ７の寄生抵抗ＥＳＲにより出力電圧Ｖ_OUTが降下する。

このとき、トランジスタ５２は、オフからオン、および、オンからオフに切り替わるときのデッドタイムｔd1およびｔd2を除いてオンしている。

出力電圧Ｖ_OUTを抵抗Ｒ１およびＲ２で分圧した電圧ＦＢが、基準電圧INTREF以下になると、すなわち、出力電圧Ｖ_OUTがボトム電圧になると、エラーコンパレータ１の出力信号ERRoutが高レベル『Ｈ』になって、ＲＳフリップフロップ３がセットされる。

そして、ＲＳフリップフロップ３のＱ出力が高レベル『Ｈ』になり、ｔonジェネレータ２０２を介して再びオン期間ｔonになる。このような、オン期間ｔonおよびオフ期間を繰り返すことにより、出力電圧Ｖ_OUTの平均値が所定のレベルに保持される。

すなわち、ボトム検出コンパレータ方式ＤＣ−ＤＣコンバータ２００は、エラーコンパレータ１により、分圧された出力電圧Ｖ_OUTと基準電圧INTREFとを比較することで、オフ期間のデューティを制御して出力電圧Ｖ_OUTを安定させるようになっている。

一方、図２（ｂ）に示されるように、軽負荷時において、基本的には、図２（ａ）を参照して説明した重負荷時と同様の動作を行うが、トランジスタ５１がオンする直前のデッドタイムｔd1で異なる動作をする。

すなわち、軽負荷時において、トランジスタ５１がオンする直前のデッドタイムｔd1では、トランジスタ５２がオンからオフに切り替わることでコイル電流Ｉ_LXが出力端子ＯＵＴからＬＸ端子に向かって逆流する（図２（ｂ）中のＲＰ２１の個所を参照）。

これにより、ＬＸ端子の電圧Ｖ_LXは、逆方向のコイル電流Ｉ_LXがオフ状態のトランジスタ５２を流れることで、ダイオードとして機能するトランジスタ５２の順方向降下電圧ＶＦ（０．６〜０．７Ｖ程度）分だけ上昇する（図２（ｂ）中のＲＰ２２の個所を参照）。

従って、ＬＸ端子の電圧Ｖ_LXは、トランジスタ５１がオンする直前のデッドタイムｔd1において、例えば、電源電圧Ｖ_INよりも０．６〜０．７Ｖ程度高い電位になる。

その結果、軽負荷時における出力電圧Ｖ_OUTの平均電圧は、重負荷時のものよりもΔＶ_OUTだけ上昇することになり、また、軽負荷時におけるオン・デューティ（周期）は、本来のものよりも長くなる。

すなわち、軽負荷時において、トランジスタ５１がオンするオン・デューティは、ｔonではなくｔon＋ｔd1になって周期が延び、スイッチング周波数ｆoscが低下することになる。

図３は図１の電源装置の動作特性を示す図であり、図３（ａ）は重負荷時のスイッチング周波数ｆoscと出力電流Ｉoutとの関係を示し、また、図３（ｂ）は重負荷時の出力電圧Ｖoutと出力電流Ｉoutとの関係を示している。

図３（ａ）および図３（ｂ）に示されるように、図１の電源装置２００は、負荷８を流れる電流Ｉ_OUTが臨界電流Ｉcを跨ぐ前後において、スイッチング周波数ｆoscおよび出力電圧Ｖ_OUTが大きく変化することが分かる。

すなわち、図１に示す電源装置をＰＷＭ固定で動作させた場合、軽負荷時にコイル電流Ｉ_LXが逆流した状態（出力電流Ｉ_outが臨界電流Ｉc以下）でスイッチングすると、固定オン時間ｔonにデッドタイムｔd1が加算されたオン時間で制御されることになる。

その結果、図１に示す電源装置は、図３（ａ）に示されるように、臨界電流Ｉc付近でスイッチング周波数ｆoscの急変点が発生し、さらに、図３（ｂ）に示されるように、臨界電流Ｉc付近で出力電圧Ｖ_OUTの急変点が発生することになる。

以下、半導体集積回路および電源装置の各実施例を、添付図面を参照して詳述する。
図４は第１実施例の電源装置を概略的に示すブロック図であり、オン時間固定ボトム検出コンパレータ方式ＤＣ−ＤＣコンバータを示すものである。

図４において、参照符号１００はＤＣ−ＤＣコンバータ（電源装置）、１０はＤＣ−ＤＣコンバータ用ＩＣ（半導体集積回路）、１はエラーコンパレータ、２はｔonジェネレータ、そして、３はＲＳフリップフロップ（第１ラッチ回路）を示している。

また、参照符号４はドライブロジック回路（スイッチング素子制御回路）、４０はバイアス電圧部、４１，４２はドライバ、４３はダイオード、４４はコンデンサ、そして、５１，５２はスイッチングトランジスタ（ｎＭＯＳトランジスタ）を示している。

さらに、参照符号６はコイル、７は平滑用コンデンサ、そして、８は電源装置１００の出力電圧Ｖ_OUTが印加される負荷を示している。また、参照符号９１は、トランジスタ５１がオンする直前のデッドタイムｔd1を検出するためのコンパレータ（第１コンパレータ：逆流状態検出回路）を示している。

ここで、エラーコンパレータ１、抵抗Ｒ１，Ｒ２、ｔonジェネレータ２およびフリップフロップ３は、ドライブロジック回路４に供給してトランジスタ５１をオンするための信号RSoutを制御するオン時間制御回路に対応する。

コンパレータ９１は、軽負荷時において、ＬＸ端子（第１ノード）の電圧Ｖ_LXが電源電圧Ｖ_INよりも高くなるデッドタイムｔd1（逆流状態）を検出して高レベル『Ｈ』の出力信号（逆流検出信号）Ｃtonをｔonジェネレータ２に供給する。

図４に示されるように、電源装置１００は、半導体集積回路１０、コンデンサ４４、スイッチングトランジスタ５１，５２、コイル６、および、平滑用コンデンサ７を有する。

トランジスタ５１および５２は、電源電圧Ｖ_INが印加された高電位電源線（第１電源線）と接地電位が印加された接地線（第２電源線）ＧＮＤとの間に直列に接続されている。

高電位側（ハイサイド側：メイン側）トランジスタ５１のゲートには、ドライバ４１の出力信号Ｖ_DHが供給され、また、低電位側（ローサイド側：同期側）トランジスタ５２のゲートには、ドライバ４２の出力信号Ｖ_DLが供給されている。

これにより、トランジスタ５１および５２は、オン・オフ制御される。ここで、図４の電源装置１００において、トランジスタ５１および５２は、半導体集積回路１０の外部に設けるようになっているが、半導体集積回路１０の内部に設けることもできる。

また、トランジスタ５１（第１スイッチ素子）およびトランジスタ（第２スイッチ素子）５２は両方ともｎＭＯＳトランジスタとされているが、例えば、トランジスタ５１をｐＭＯＳトランジスタとすることもできる。このとき、ドライバ４１の出力信号Ｖ_DHは、トランジスタ５１をｎＭＯＳトランジスタとしたときとは逆の論理の信号とする必要がある。

ドライブロジック回路４は、トランジスタ５１，５２が両方ともオンして貫通電流が流れるのを防ぐために、例えば、ＡＳＴ回路を利用してスイッチング時に両方ともオフする短い期間（デッドタイムｔd1，ｔd2）を挿入するようになっている。

トランジスタ５１および５２の接続ノードＬＸ（ＬＸ端子）は、コイル６を介して電源装置１００の出力端子ＯＵＴに接続され、また、出力端子ＯＵＴと接地線ＧＮＤとの間には平滑用コンデンサ７が設けられている。

ここで、抵抗ＥＳＲは、平滑用コンデンサ７の寄生抵抗を示しているが、この抵抗ＥＳＲは、平滑用コンデンサ７の寄生抵抗を利用するのではなく、専用の抵抗素子を設けるようにしてもよい。

半導体集積回路１０は、エラーコンパレータ１、ｔonジェネレータ２、ＲＳフリップフロップ３、ドライブロジック回路４、バイアス電圧部４０、ドライバ４１，４２、ダイオード４３、抵抗Ｒ１，Ｒ２、および、コンパレータ９１を有する。

エラーコンパレータ１は、出力電圧Ｖ_OUTを抵抗Ｒ１，Ｒ２で分圧した電圧ＦＢと基準電圧INTREFとを比較して出力信号ERRoutをフリップフロップ３のセット端子Ｓに供給する。

フリップフロップ３のリセット端子Ｒには、ｔonジェネレータ２の出力信号Stonが供給され、フリップフロップ３は、トランジスタ５１をオンするための信号（オン時間制御信号）RSoutを出力する。

ここで、ｔonジェネレータ２には、フリップフロップ３のＱ出力（信号RSout），電源電圧Ｖ_IN，出力電圧Ｖ_OUTおよびコンパレータ９１の出力信号Ｃtonが入力されている。

コンパレータ９１の負入力（反転入力）端子は、トランジスタ５１のドレイン（高電位電源線）に接続され、コンパレータ９１の正入力（非反転入力）端子は、トランジスタ５１のソース（ＬＸ端子）に接続されている。

これにより、コンパレータ９１は、軽負荷時において、コイル電流Ｉ_LXが逆流する、すなわち、ＬＸ端子の電圧Ｖ_LXが電源電圧Ｖ_INよりも高くなるデッドタイムｔd1を検出して高レベル『Ｈ』の信号Ｃtonを出力する。

すなわち、コンパレータ９１は、図２（ｂ）を参照して説明した軽負荷時においてトランジスタ５１がオンする直前のデッドタイムｔd1を検出して高レベル『Ｈ』の出力信号Ｃtonをｔonジェネレータ２に供給する。

これにより、フリップフロップ３からは、出力Ｉ_OUTが臨界電流Ｉcよりも大きい重負荷時の固定時間ｔonと、出力Ｉ_OUTが臨界電流Ｉcよりも小さい軽負荷時の固定時間ｔon2（ここで、ｔon2＝ｔon−ｔd1）の信号RSoutが出力されることになる。

なお、時間ｔon2と時間ｔon−ｔd1との関係は、実際には厳密に一致しなくても臨界電流前後における特性の変化を低減させることができるのはいうまでもない。

ドライバ４１，４２は、ドライブロジック回路４からの制御信号を増幅してトランジスタ５１，５２のスイッチングを制御する。

ドライバ４１，４２には、バイアス電圧部４０から逆流防止用のダイオード４３を介したバイアス電圧Ｖｂが印加されている。なお、ダイオード４３のカソードは、コンデンサ４４を介して端子ＬＸに接続されている。

図５は図４の電源装置におけるｔonジェネレータの一例を示す回路図である。
図５に示されるように、ｔonジェネレータ２は、抵抗Ｒ21，Ｒ22，Ｒ23，Ｒ24，Ｒt、コンパレータ２１，２７、ｐＭＯＳトランジスタ２２，２３，２４、および、ｎｐｎバイポーラトランジスタ２５を有する。

さらに、ｔonジェネレータ２は、トランスファーゲート２６、インバータ２８、および、ｎＭＯＳトランジスタ２９を有する。ここで、トランジスタ２３および２４は、トランジスタ２２とカレントミラー接続されている。

コンパレータ２１は、電源電圧Ｖ_INを抵抗Ｒ21およびＲ22で分圧した電圧と、トランジスタ２５のエミッタ電圧とを比較し、その出力信号をトランジスタ２５のベースに供給する。これにより、トランジスタ２５のコレクタ−エミッタ間には、トランジスタ２２を介して電流Ｉ₂₂が流れる。

トランジスタ２３は、トランジスタ２２とカレントミラー接続されており、これにより、トランジスタ２３には、トランジスタ２２の電流Ｉ₂₂に対応した電流Ｉ₂₃が流れることになる。

トランジスタ２４も、トランジスタ２２とカレントミラー接続されており、これにより、トランスファーゲート２６がオンしている間、トランジスタ２４には、トランジスタ２２の電流Ｉ₂₂に対応した電流Ｉ₂₄が流れることになる。

従って、ノードＮ１からコンデンサＣtに向かって流れる電流Ｉctは、コンパレータ９１の出力信号Ｃtonが高レベル『Ｈ』のとき、Ｉct＝Ｉ₂₃＋Ｉ₂₄になり、信号Ｃtonが低レベル『Ｌ』のとき、Ｉct＝Ｉ₂₃になる。

これにより、信号Ｃtonが高レベル『Ｈ』のとき、すなわち、軽負荷時においてＬＸ端子の電圧Ｖ_LXが電源電圧Ｖ_INよりも高いとき、電流Ｉctは電流Ｉ₂₃およびＩ₂₄による大きな値になって、コンデンサＣtを短時間で充電する。

すなわち、コンデンサＣtは、電流Ｉctにより電荷が蓄積され、そのコンデンサＣtによる電圧Ｖctが出力電圧Ｖ_OUTを抵抗Ｒ23，Ｒ24で分圧した基準電圧Ｖtrefを超えると、コンパレータ２７（第３コンパレータ）の出力信号Ｓtonが出力される。

これにより、ＲＳフリップフロップ３がリセットされ、そのＱ出力が低レベル『Ｌ』になって、オン期間ｔon，ｔon2が終了する。

上述したように、図５のｔonジェネレータ２は、軽負荷時のデッドタイムｔd1において、大きな値の電流Ｉctにより、ノードＮ１の電位を短時間で基準電圧Ｖtrefと同電位とすることで、コンパレータ１からERRoutが出力されてから短時間で信号Ｓtonを出力する。

これにより、フリップフロップのＱ出力（信号RSout）は、重付加時のオン時間ｔonよりも短いオン時間ｔon2を出力することになる。

コンパレータ９１の出力信号Ｃtonが高レベル『Ｈ』になるのは、軽負荷時において、コイル電流Ｉ_LXが逆流するデッドタイムｔd1であり、オン時間ｔon2は、ｔon2＋ｔd1＝ｔonになるように設定される。

すなわち、トランジスタ２２とカレントミラー接続されたトランジスタ２４のサイズ（ゲート幅）は、ｔon2＋ｔd1＝ｔonになるような電流Ｉ₂₄が流れるように設定される。なお、上述したように、コンデンサＣtに電荷を蓄積するための電流Ｉct＝Ｉ₂₃＋Ｉ₂₄の関係が成立している。

ここで、電流Ｉ₂₄の設定は、トランジスタ２４のゲート幅により行うのではなく、トランジスタ２２とカレントミラー接続されるトランジスタ２４を複数個設け、その複数のトランジスタ２４の数により行うこともできる。

なお、トランジスタ２９は、フリップフロップ３の出力信号RSoutが高レベル『Ｈ』から低レベル『Ｌ』に変化すると、その信号RSoutがインバータ２８で反転してゲートに入力されてオンし、コンデンサＣtに対する電荷の蓄積は行われない。

図６は図４の電源装置の動作を説明するための図であり、図６（ａ）は、負荷が大きい重負荷時の各信号波形を示し、また、図６（ｂ）は、負荷が小さい軽負荷時の各信号波形を示している。

ここで、図６（ａ）および図６（ｂ）において、参照符号ｔd1，ｔd2は、出力信号Ｖ_DH，Ｖ_DLが低レベル『Ｌ』になってトランジスタ５１，５２が両方ともオフになるデッドタイムを示している。

なお、前述したように、重負荷時とは、負荷８を流れる電流Ｉ_OUTが臨界電流Ｉcのよりも大きい場合であり、また、軽負荷時とは、負荷８を流れる電流Ｉ_OUTが臨界電流Ｉcのよりも小さい場合である。

また、臨界電流Ｉcの値は、デッドタイムｔd1において、コイル電流Ｉ_LXが出力端子ＯＵＴからＬＸ端子に向かって逆流するようになるときの負荷８を流れる電流の最大値である。

電源装置（オン時間固定ボトム検出コンパレータ方式ＤＣ−ＤＣコンバータ）１００は、所定のオン時間（ｔon，ｔon2）と、抵抗ＥＳＲによる出力電圧Ｖ_OUTにおけるリップル電圧を利用して出力電圧Ｖ_OUTの制御を行う。

まず、図６（ａ）に示されるように、重負荷時において、トランジスタ５１がオンするオン期間（オン時間）ｔonでは、高電位電源線からトランジスタ５１を介して電流が供給され、これにより、コイル６を流れるコイル電流Ｉ_LXが増加する。このとき、トランジスタ５２はオフ状態に保持される。

その結果、例えば、平滑用コンデンサ７の寄生抵抗ＥＳＲにより出力電圧Ｖ_OUTが上昇する。ここで、上述したように、トランジスタ５１がオンするとき、トランジスタ５２は確実にオフするようになっている。

次に、トランジスタ５１がオフするオフ期間になると、コイル６に蓄積されたエネルギーが負荷８に供給され、これにより、コイル６を流れるコイル電流Ｉ_LXが減少して、平滑用コンデンサ７の寄生抵抗ＥＳＲにより出力電圧Ｖ_OUTが降下する。

このとき、トランジスタ５２は、オフからオン、および、オンからオフに切り替わるときのデッドタイムｔd1およびｔd2を除いてオンしている。

出力電圧Ｖ_OUTを抵抗Ｒ１およびＲ２で分圧した電圧ＦＢが、基準電圧INTREF以下になると、すなわち、出力電圧Ｖ_OUTがボトム電圧になると、エラーコンパレータ１の出力信号ERRoutが高レベル『Ｈ』になって、ＲＳフリップフロップ３がセットされる。

そして、ＲＳフリップフロップ３のＱ出力が高レベル『Ｈ』になり、ｔonジェネレータ２を介して再びオン期間ｔonになる。このような、オン期間ｔonおよびオフ期間を繰り返すことにより、出力電圧Ｖ_OUTの平均値が所定のレベルに保持される。

ここで、重負荷時において、ＬＸ端子の電圧Ｖ_LXが電源電圧Ｖ_INよりも高くなってコイル電流Ｉ_LXが逆流することがないため、コンパレータ９１の出力信号Ｃtonは低レベル『Ｌ』に固定される。

すなわち、ボトム検出コンパレータ方式ＤＣ−ＤＣコンバータ１００は、エラーコンパレータ１により、分圧された出力電圧Ｖ_OUTと基準電圧INTREFとを比較することで、オフ期間のデューティを制御して出力電圧Ｖ_OUTを安定させるようになっている。

なお、ｔonジェネレー２におけるトランスファーゲート２６はオンされないため、トランジスタ２４のＩ₂₄は加算されず、コンデンサＣtに電荷を蓄積するための電流Ｉctは、トランジスタ２３の電流Ｉ₂₃のみ（Ｉct＝Ｉ₂₃）になる。

従って、重負荷時において、トランジスタ５１は、トランジスタ２３の電流Ｉ₂₃に従ったオン時間ｔonのフリップフロップ３の出力RSoutに従ってオン時間が規定される。

一方、図６（ｂ）に示されるように、軽負荷時において、トランジスタ５１がオンする直前のデッドタイムｔd1では、前述した図２（ｂ）と同様に、コイル電流Ｉ_LXが出力端子ＯＵＴからＬＸ端子に向かって逆流する（図６（ｂ）中のＲＰ１の個所を参照）。

これにより、ＬＸ端子の電圧Ｖ_LXは、逆方向のコイル電流Ｉ_LXがオフ状態のトランジスタ５２を流れることで、ダイオードとして機能するトランジスタ５２の順方向降下電圧ＶＦ（０．６〜０．７Ｖ程度）分だけ上昇する（図６（ｂ）中のＲＰ２の個所を参照）。

このとき、ＬＸ端子の電圧Ｖ_LXは電源電圧Ｖ_INよりも高電位になるため、これをコンパレータ９１で検出して高レベル『Ｈ』の信号Ｃtonを出力する。

これにより、ｔonジェネレータ２におけるトランスファーゲート２６がオンし、ノードＮ１からコンデンサＣtに向かって流れる電流Ｉctは、Ｉct＝Ｉ₂₃＋Ｉ₂₄になり、ノードＮ１の電位は短時間で基準電圧Ｖtrefと同電位になる。

すなわち、軽負荷時において、フリップフロップ３は、フリップフロップの出力信号RSoutは、重付加時のオン時間ｔonよりも短いオン時間ｔon2（ここで、ｔon2＝ｔon−ｔd1）を出力する。

その結果、軽負荷時において、トランジスタ５１は、重付加時のオン時間ｔonと同じｔd1＋ｔon2のオン時間でスイッチング制御されることになる（図６（ｂ）中のＲＰ３の個所を参照）。

図７は図４の電源装置の動作特性を示す図であり、図７（ａ）は重負荷時のスイッチング周波数ｆoscと出力電流Ｉoutとの関係を示し、また、図７（ｂ）は重負荷時の出力電圧Ｖoutと出力電流Ｉoutとの関係を示している。

図７（ａ）および図７（ｂ）に示されるように、図４の電源装置１００は、負荷８を流れる電流Ｉ_OUTが臨界電流Ｉcを跨ぐ前後においても、スイッチング周波数ｆoscおよび出力電圧Ｖ_OUTが大きく変化することがないのが分かる。

すなわち、図４に示す電源装置をＰＷＭ固定で動作させた場合、軽負荷時にコイル電流Ｉ_LXが逆流した状態（出力電流Ｉ_OUTが臨界電流Ｉc以下）でスイッチングしても、重負荷時のオン時間ｔonと同じｔd1＋ｔon2のオン時間で制御されることになる。

その結果、図４に示す電源装置は、図７（ａ）に示されるように、臨界電流Ｉc付近でもスイッチング周波数ｆoscが急変することがなく、さらに、図７（ｂ）に示されるように、臨界電流Ｉc付近でも出力電圧Ｖ_OUTが急変することがない。

以上において、トランスファーゲート２６により制御される電流Ｉ₂₄の値、すなわち、トランジスタ２４のサイズは、厳密にｔon2＋ｔd1＝ｔonとしなくても、それに近ければ臨界電流Ｉcの前後における特性の変化を低減することができる。すなわち、軽負荷時における臨界電流付近でのスイッチング周波数および出力電圧（出力リップル）の急変を低減することができる。

図８は第２実施例の電源装置を概略的に示すブロック図である。
図８と前述した図４との比較から明らかなように、本第２実施例では、第１実施例の半導体集積回路１０におけるコンパレータ９１の代わりに、半導体集積回路１０’において、コンパレータ９２およびフリップフロップ（第２ラッチ回路）９３を有する。

図８に示されるように、コンパレータ９２（第２コンパレータ：逆流状態検出回路）の負入力端子は、トランジスタ５２のソース（接地線ＧＮＤ）に接続され、コンパレータ９２の正入力端子は、トランジスタ５２のドレイン（ＬＸ端子）に接続されている。

半導体集積回路１０’において、コンパレータ９２の出力信号は、フリップフロップ９３のデータ入力Ｄに供給され、また、フリップフロップ９３のクロック入力ＣＫには、ＲＳフリップフロップ３の出力RSoutが供給されている。さらに、フリップフロップ９３の出力信号Ｃton'は、ｔonジェネレータ２に供給されている。

ここで、コンパレータ９２は、軽負荷時において電流がトランジスタ５２を介して接地線ＧＮＤに流れる場合だけでなく、例えば、重負荷時において電流がトランジスタ５２を介して接地線ＧＮＤに流れる場合も検出することになる。

そこで、フリップフロップ９３により、コンパレータ９２の出力信号を、ＲＳフリップフロップ３の出力RSout（ｔon,ｔon2）で周期ごとに取り込んでラッチし、そのラッチした信号を信号Ｃton'としてｔonジェネレータ２’に供給する。

すなわち、フリップフロップ９３を挿入することにより、重負荷時にトランジスタ５２がオン・オフを繰り返しても信号Ｃton'がばたつくのを防止するようになっている。

ここで、ｔonジェネレータ２’は、信号Ｃton'が低レベル『Ｌ』のとき、信号RSoutがｔonになる信号Ｓton（Ｓton1）を出力し、また、信号Ｃton'が高レベル『Ｈ』のとき、信号RSoutがｔon2になる信号Ｓton（Ｓton2）を出力するようになっている。

なお、本第２実施例の電源装置１００’におけるｔonジェネレータ２’としては、例えば、図５を参照して説明した第１実施例の電源装置１００のｔonジェネレータ２（２’）をそのまま適用することができる。

このとき、トランスファーゲート２６は、軽負荷時のコイル電流Ｉ_LXの逆流を検出するコンパレータ９２の出力をフリップフロップ３の出力信号RSoutで取り込むフリップフロップ９３からの信号Ｃton'に従ってスイッチング制御される。

なお、トランスファーゲート２６は、第１実施例に適用した場合のように、軽負荷時にトランジスタ５１がオンする直前のデッッドタイムｔd1だけでなく、軽負荷時のコイル電流Ｉ_LXの逆流を検出して信号RSoutが立ち上がった以降継続してオンすることになる。

なお、本第２実施例の電源装置１００’（半導体集積回路１０’）におけるｔonジェネレータ２’としては、後に、図１０〜図１２を参照して説明する変形例を適用することもできる。

図９は図８の電源装置の動作を説明するための図であり、図９（ａ）は、負荷が大きい重負荷時の各信号波形を示し、また、図９（ｂ）は、負荷が小さい軽負荷時の各信号波形を示している。

ここで、図９（ａ）および図９（ｂ）において、参照符号ｔd1，ｔd2は、出力信号Ｖ_DH，Ｖ_DLが低レベル『Ｌ』になってトランジスタ５１，５２が両方ともオフになるデッドタイムを示している。

図９に示されるように、本第２実施例の電源装置１００’では、軽負荷時のデッドタイムｔd1において、トランジスタ５２をＬＸ端子から接地線ＧＮＤに向かって電流が流れると、フリップフロップ９３の出力信号Ｃton'が高レベル『Ｈ』に保持される。

すなわち、第１実施例の電源装置１００では、図６を参照して説明したように、軽負荷時のデッドタイムｔd1の間だけ信号Ｃtonが『Ｈ』になるが、第２実施例の電源装置１００’では、信号RSoutの立ち上がりから継続して信号Ｃton'が『Ｈ』に保持される。

図１０〜図１２は、図８の電源装置に適用されるｔonジェネレータ２’の第１〜第３変形例を示す回路図である。

図１０に示されるように、図８の電源装置に適用されるｔonジェネレータ２’の第１変形例は、異なるオン時間を規定するための２組の回路２ａ，２ｂを有する。そして、信号Ｃton'が低レベル『Ｌ』のとき、回路２ａの出力信号Ｓton1を出力し、また、信号Ｃton'が高レベル『Ｈ』のとき、回路２bの出力信号Ｓton2を出力する。

ここで、回路２ａおよび２ｂは、図５を参照して説明したｔonジェネレータ２からトランジスタ２４およびトランスファーゲート２６を削除したものとされている。

すなわち、回路２ａは、抵抗Ｒ211，Ｒ221，Ｒ231，Ｒ241，Ｒt1、コンパレータ271、ｐＭＯＳトランジスタ221，231、ｎｐｎバイポーラトランジスタ251、および、ｎＭＯＳトランジスタ291を有する。

また、回路２ｂは、抵抗Ｒ212，Ｒ222，Ｒ232，Ｒ242，Ｒt2、コンパレータ272、ｐＭＯＳトランジスタ222，232、ｎｐｎバイポーラトランジスタ252、インバータ280、および、ｎＭＯＳトランジスタ292を有する。

なお、図１０において、図５におけるインバータ２８は、２つの回路２ａおよび２ｂに共通のインバータ280とされている。

回路２ａは、フリップフロップ３からオン時間ｔonの信号RSoutを出力させるための信号Ｓtonを生成する回路である。すなわち、回路２ａは、例えば、コンデンサＣt1の容量を回路２ｂのコンデンサＣt2の容量よりも大きくしてフリップフロップ３からｔon2よりも長いｔonを出力させるためのものである。

また、回路２ｂは、例えば、コンデンサＣt2の容量を回路２ａのコンデンサＣt1の容量よりも小さくして、軽負荷時にコイル電流Ｉ_LXの逆流が生じるとき、フリップフロップ３からｔonよりも短いｔon2を出力させるためのものである。

すなわち、軽負荷時においてコイル電流Ｉ_LXの逆流を検出すると信号Ｃton'が高レベル『Ｈ』に保持され、ｔonジェネレータ２’は、アンドゲート２０２およびオアゲート２０４を介して回路２ｂからの信号Ｓton2を出力信号Ｓtonとして出力する。

そして、フリップフロップ３は、ｔonジェネレータ２’の出力信号Ｓton（Ｓton2）をリセット端子Ｒで受け取って短いオン時間ｔon2の信号RSoutをドライブロジック回路４に出力する。

一方、重負荷時には、信号Ｃton'が低レベル『Ｌ』に保持されるため、ｔonジェネレータ２’は、アンドゲート２０１およびオアゲート２０４を介して回路２ａからの信号Ｓton1を出力信号Ｓtonとして出力する。

そして、フリップフロップ３は、ｔonジェネレータ２’の出力信号Ｓton（Ｓton1）をリセット端子Ｒで受け取ってオン時間ｔonのRSoutをドライブロジック回路４に出力する。

これにより、フリップフロップ３は、出力電流Ｉ_OUTが臨界電流Ｉcよりも大きい重負荷時のオン時間ｔonと、出力電流Ｉ_OUTが臨界電流Ｉcよりも小さい軽負荷時のオン時間ｔon2（ここで、ｔon2＋ｔd1≒ｔon）の信号RSoutを出力することになる。

その結果、第２実施例の電源装置も、第１実施例の電源装置と同様に、臨界電流Ｉc付近でもスイッチング周波数ｆoscが急変することがなく、さらに、臨界電流Ｉc付近でも出力電圧Ｖ_OUTが急変することがない。

また、図１１に示されるように、ｔonジェネレータ２’の第２変形例は、図５のｔonジェネレータ２からトランジスタ２４およびトランスファーゲート２６を削除し、２つの抵抗Ｒta，Ｒtbおよびトランスファーゲート260を設けるようにしたものである。

重負荷時で信号Ｃton'が低レベル『Ｌ』のとき、抵抗Ｒtは１つの抵抗Ｒtbだけになり、また、軽負荷時で信号Ｃton'が高レベル『Ｈ』になると、トランスファーゲート260がオンして抵抗Ｒtは並列接続された抵抗ＲtaおよびＲtbになる。

すなわち、軽負荷時にコイル電流Ｉ_LXの逆流が生じるとき、高レベル『Ｈ』の信号Ｃton'によりトランスファーゲート260がオンし、抵抗Ｒtは重負荷時よりも小さい抵抗値になってトランジスタ２５に大きな電流が流れる。

その結果、トランジスタ２２とカレントミラー接続されたトランジスタ２３にも大きな電流Ｉctが流れ、コンデンサＣtは短時間で電荷が蓄積される。これにより、ノードＮ１の電位は、短時間で基準電圧Ｖtrefと同電位になり、信号Ｓtonによりリセットされるフリップフロップ３の出力RSoutは、短いオン時間のｔon2になる。

なお、重負荷時で信号Ｃton'が低レベル『Ｌ』のとき、抵抗Ｒtは１つの抵抗Ｒtbだけになり、フリップフロップ３の出力RSoutは、オン時間ｔon2よりも長いオン時間のｔonになる。

さらに、図１２に示されるように、ｔonジェネレータ２’の第３変形例は、上述した第２変形例で抵抗Ｒtの値を切り替える代わりに、信号Ｃton'によりコンデンサＣｔの容量を切り替えるようになっている。

すなわち、重負荷時で信号Ｃton'が低レベル『Ｌ』のとき、コンデンサＣｔは並列接続された２つのコンデンサＣtaおよびＣtbになり、また、軽負荷時で信号Ｃton'が高レベル『Ｈ』になると、コンデンサＣｔは１つのコンデンサＣtbになる。

なお、トランスファーゲート261は、信号Ｃton'の反転論理の信号によりスイッチング制御されるようになっている。

これにより、軽負荷時にコイル電流Ｉ_LXの逆流が生じるとき、フリップフロップ３は短いオン時間ｔon2を出力し、また、重負荷時のとき、フリップフロップ３は長いオン時間ｔonを出力することになる。

以上、詳述したように、各実施例によれば、臨界電流前後で特性の急変点を持たない半導体集積回路および電源装置を提供することができる。すなわち、軽負荷時における臨界電流付近でのスイッチング周波数および出力電圧の急変を低減することができる。

以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
第１電源線と第２電源線との間に直列に設けられた第１スイッチ素子および第２スイッチ素子のスイッチングを制御するスイッチング素子制御回路と、
前記第１スイッチ素子および前記第２スイッチ素子を接続する第１ノードの電圧の上昇に応じた電流の逆流状態を検出する逆流状態検出回路と、
前記逆流状態検出回路からの逆流状態検出信号に従って、前記スイッチング素子制御回路に供給して前記第１スイッチ素子をオンするためのオン時間制御信号を制御するオン時間制御回路と、を有することを特徴とする半導体集積回路。

（付記２）
付記１に記載の半導体集積回路において、
前記オン時間制御回路は、前記逆流状態検出回路が前記逆流状態を検出したとき、該逆流状態検出回路が該逆流状態を検出しないときよりも前記オン時間制御信号のパルス幅を短くすることを特徴とする半導体集積回路。

（付記３）
付記２に記載の半導体集積回路において、
前記オン時間制御回路は、前記第１ノードの電圧に対応した電圧レベルが第１基準電圧まで低下したことを検出するエラーコンパレータと、
前記エラーコンパレータの出力をセット端子で受け取って、前記オン時間制御信号を前記スイッチング素子制御回路に供給する第１ラッチ回路と、
前記逆流状態検出信号を受け取って、前記オン時間制御信号のパルス幅を規定するパルス幅信号を前記第１ラッチ回路のリセット端子に供給するｔonジェネレータと、を有することを特徴とする半導体集積回路。

（付記４）
付記３に記載の半導体集積回路において、
前記逆流状態検出回路は、前記第１ノードと前記第１電源線との電圧を比較する第１コンパレータを有することを特徴とする半導体集積回路。

（付記５）
付記３に記載の半導体集積回路において、
前記逆流状態検出回路は、
前記第１ノードと前記第２電源線との電圧を比較する第２コンパレータと、
前記第２コンパレータの出力信号を、前記第１ラッチ回路の出力信号で取り込む第２ラッチ回路と、を有することを特徴とする半導体集積回路。

（付記６）
付記４または５に記載の半導体集積回路において、
前記ｔonジェネレータは、
前記パルス幅信号の出力タイミングを規定するコンデンサおよび第３コンパレータと、
前記第１電源線の電圧に応じて第１レベルの第１電流を流す第１トランジスタと、
前記第１トランジスタとカレントミラー接続され、前記第１電流に対応した第２電流を流して前記コンデンサに電荷を蓄積する第２トランジスタと、
前記第１トランジスタとカレントミラー接続され、前記第１電流に対応した第３電流を、スイッチ素子を介して流す第３トランジスタと、を有し、
前記スイッチ素子を前記逆流状態検出信号によりオンさせ、前記第２トランジスタを流れる前記第２電流に加えて前記第３トランジスタを流れる前記第３電流により前記コンデンサに電荷を蓄積することを特徴とする半導体集積回路。

（付記７）
付記５に記載の半導体集積回路において、
前記ｔonジェネレータは、
前記オン時間制御信号のパルス幅が出力されるタイミングを第１タイミングとする第１パルス幅信号を生成する第１回路と、
前記オン時間制御信号のパルス幅が出力されるタイミングを、第１タイミングよりも遅い第２タイミングとする第２パルス幅信号を生成する第１回路と、を有し、
前記逆流状態検出信号により前記第１回路の出力信号または前記第２回路の出力信号を選択することを特徴とする半導体集積回路。

（付記８）
付記５に記載の半導体集積回路において、
前記ｔonジェネレータは、
前記パルス幅信号の出力タイミングを規定するコンデンサおよび第３コンパレータと、
前記第１電源線の電圧に応じて、抵抗素子を介して第１電流を流す第１トランジスタと、
前記第１トランジスタとカレントミラー接続され、前記第１電流に対応した第２電流を流して前記コンデンサに電荷を蓄積する第２トランジスタと、を有し、
前記抵抗素子の抵抗値を前記逆流状態検出信号により変化させて前記第２トランジスタを流れる前記第２電流を変化させ、前記パルス幅信号を生成するタイミングを制御することを特徴とする半導体集積回路。

（付記９）
付記５に記載の半導体集積回路において、
前記ｔonジェネレータは、
前記パルス幅信号の出力タイミングを規定するコンデンサおよび第３コンパレータと、
前記第１電源線の電圧に応じて第１電流を流す第１トランジスタと、
前記第１トランジスタとカレントミラー接続され、前記第１電流に対応した第２電流を流して前記コンデンサに電荷を蓄積する第２トランジスタと、を有し、
前記コンデンサの容量値を前記逆流状態検出信号により変化させ、前記パルス幅信号を生成するタイミングを制御することを特徴とする半導体集積回路。

（付記１０）
付記２〜９のいずれか１項に記載の半導体集積回路において、
前記逆流状態検出回路が前記逆流状態を検出したときの前記オン時間制御信号のパルス幅ｔon2は、該逆流状態検出回路が該逆流状態を検出しないときの前記オン時間制御信号のパルス幅をｔonとし、前記第１スイッチ素子がオンする直前で該第１スイッチ素子および前記第２スイッチ素子が両方ともオフするデッドタイムをｔd1としたとき、
ｔon2＝ｔon−ｔd1
に設定されることを特徴とする半導体集積回路。

（付記１１）
付記１〜１０のいずれか１項に記載の半導体集積回路と、
前記第１および第２スイッチ素子による電流を、前記第１ノードを介して出力端子に流すコイルと、
前記出力端子と前記第２電源線との間に設けられた平滑用コンデンサと、を有することを特徴とする電源装置。

１ エラーコンパレータ
２，２’，２０２ ｔonジェネレータ
３ ＲＳフリップフロップ（第１ラッチ回路）
４ ドライブロジック回路（スイッチング素子制御回路）
６ コイル
７ 平滑用コンデンサ
８ 負荷
１０，１０’２０ 半導体集積回路（ＤＣ−ＤＣコンバータ用ＩＣ）
２１，２７，２１１，２１２，２７１，２７２ コンパレータ
２２，２３，２４ ｐＭＯＳトランジスタ
２５，２５１，２５２ ｎｐｎバイポーラトランジスタ
２６，２６０，２６１ トランスファーゲート
２８，２８０ インバータ
２９，２９１，２９２ ｎＭＯＳトランジスタ
４０ バイアス電圧部
４１，４２ ドライバ
４３ ダイオード
４４ コンデンサ
５１ スイッチングトランジスタ（ｎＭＯＳトランジスタ：第１スイッチ素子）
５２ スイッチングトランジスタ（ｎＭＯＳトランジスタ：第２スイッチ素子）
９１，９２ コンパレータ（逆流状態検出回路）
９３ フリップフロップ（第２ラッチ回路）
１００，１００’，２００ 電源装置（ＤＣ−ＤＣコンバータ）

Claims (7)

1. 第１電源線と第２電源線との間に直列に設けられた第１スイッチ素子および第２スイッチ素子のスイッチングを制御するスイッチング素子制御回路と、
   前記第１スイッチ素子および前記第２スイッチ素子を接続する第１ノードの電圧の上昇に応じた電流の逆流状態を検出する逆流状態検出回路と、
   前記逆流状態検出回路からの逆流状態検出信号に従って、前記スイッチング素子制御回路に供給して前記第１スイッチ素子をオンするためのオン時間制御信号を制御するオン時間制御回路と、を有することを特徴とする半導体集積回路。
2. 請求項１に記載の半導体集積回路において、
   前記オン時間制御回路は、前記逆流状態検出回路が前記逆流状態を検出したとき、該逆流状態検出回路が該逆流状態を検出しないときよりも前記オン時間制御信号のパルス幅を短くすることを特徴とする半導体集積回路。
3. 請求項２に記載の半導体集積回路において、
   前記オン時間制御回路は、前記第１ノードの電圧に対応した電圧レベルが第１基準電圧まで低下したことを検出するエラーコンパレータと、
   前記エラーコンパレータの出力をセット端子で受け取って、前記オン時間制御信号を前記スイッチング素子制御回路に供給する第１ラッチ回路と、
   前記逆流状態検出信号を受け取って、前記オン時間制御信号のパルス幅を規定するパルス幅信号を前記第１ラッチ回路のリセット端子に供給するｔonジェネレータと、を有することを特徴とする半導体集積回路。
4. 請求項３に記載の半導体集積回路において、
   前記逆流状態検出回路は、前記第１ノードと前記第１電源線との電圧を比較する第１コンパレータを有することを特徴とする半導体集積回路。
5. 請求項３に記載の半導体集積回路において、
   前記逆流状態検出回路は、
   前記第１ノードと前記第２電源線との電圧を比較する第２コンパレータと、
   前記第２コンパレータの出力信号を、前記第１ラッチ回路の出力信号で取り込む第２ラッチ回路と、を有することを特徴とする半導体集積回路。
6. 請求項２〜５のいずれか１項に記載の半導体集積回路において、
   前記逆流状態検出回路が前記逆流状態を検出したときの前記オン時間制御信号のパルス幅ｔon2は、該逆流状態検出回路が該逆流状態を検出しないときの前記オン時間制御信号のパルス幅をｔonとし、前記第１スイッチ素子がオンする直前で該第１スイッチ素子および前記第２スイッチ素子が両方ともオフするデッドタイムをｔd1としたとき、
   ｔon2＝ｔon−ｔd1
   に設定されることを特徴とする半導体集積回路。
7. 請求項１〜６のいずれか１項に記載の半導体集積回路と、
   前記第１および第２スイッチ素子による電流を、前記第１ノードを介して出力端子に流すコイルと、
   前記出力端子と前記第２電源線との間に設けられた平滑用コンデンサと、を有することを特徴とする電源装置。

Images