CN118140400A - Dc/dc转换器 - Google Patents
Dc/dc转换器 Download PDFInfo
- Publication number
- CN118140400A CN118140400A CN202280070442.6A CN202280070442A CN118140400A CN 118140400 A CN118140400 A CN 118140400A CN 202280070442 A CN202280070442 A CN 202280070442A CN 118140400 A CN118140400 A CN 118140400A
- Authority
- CN
- China
- Prior art keywords
- voltage
- slave switch
- switch
- time
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 29
- 230000001965 increasing effect Effects 0.000 claims description 18
- 230000007423 decrease Effects 0.000 claims description 13
- 230000003247 decreasing effect Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 22
- 230000007704 transition Effects 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 5
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 101150070189 CIN3 gene Proteins 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Abstract
DC/DC转换器具备与串联地连接的主开关(SW1)和从开关(SW2)的连接点连接的线圈(L),通过使主开关(SW1)和从开关(SW2)交替导通/截止而变换为预定的直流输出电压,其中,该DC/DC转换器具有:电流模式检测部(III),检测是在从开关(SW2)的导通时在线圈(L)中流过的电流不通过零点的连续电流模式或者通过零点的不连续电流模式中的哪一个;以及从开关控制单元(II),根据所述连接点的电压从从开关(SW2)截止至达到预定的阈值的时间,控制下一周期以后的从开关(SW2)的导通时间,而且,从开关控制部(II)根据电流模式检测部(III)的检测结果,校正下一周期以后的从开关(SW2)的导通时间。
Description
技术领域
本发明涉及DC/DC转换器,特别涉及适用于以与重负载对应的PWM模式以及与轻负载对应的PFM模式这2种驱动模式驱动的情况而有用的DC/DC转换器。
背景技术
作为DC/DC转换器,通用对串联地连接的2个开关单元的连接点连接线圈,并且通过使在所述2个开关单元中作为在对所述线圈积蓄能量时导通的开关单元的主开关单元和在将积蓄于所述线圈的能量送出到输出侧时导通的从开关单元交替导通/截止的开关动作将直流输入电压变换为预定的直流输出电压的DC/DC转换器。
作为上述DC/DC转换器的一种,提出了具备如下从开关控制单元的DC/DC转换器而成为公知:以可靠地防止由于在线圈中流过的电流的极性反转引起的有害的现象为目的,根据从从开关单元截止至达到处于所述连接点的上升波形的电压(降压式的情况)的最小值与最大值之间的范围的预定的阈值的时间,控制下一周期以后的所述从开关单元的导通时间(参照专利文献1)。
在专利文献1公开的DC/DC转换器中,发生如下这样的问题:在存在在开关单元的开关动作时在所述线圈中流过的线圈电流不通过零点的连续电流模式(CCM)和在线圈中流过的线圈电流通过零点的不连续电流模式(DCM)这二个电流模式的情况下,在连续电流模式中的控制和不连续电流模式中的控制中,在控制中引起误差。
更详细而言,在专利文献1公开的DC/DC转换器中,在不连续电流模式时,有从所述从开关单元截止至所述连接点的电压达到预定的阈值的期间相对于连续电流模式的期间变长的情况。其原因为,在连续电流模式的情况下,在从开关单元截止之后,所述连接点的电压瞬时垂直地上升,相对于此,在不连续电流模式的情况下,在从开关单元截止之后,由于线圈和存在于所述连接点的寄生电容的谐振而在所述连接点的电压中引起振铃,所述电压缓慢地上升。即,相对于前者的情况下的直至达到阈值的时间,在后者的情况下直至达到相同的阈值的时间延迟。
这样,在专利文献1公开的DC/DC转换器中,在连续电流模式和不连续电流模式中在从从开关单元的截止时间点至所述连接点的电压达到预定的阈值的时间中会引起偏移,在连续电流模式和不连续电流模式下的预定控制时,会引起误差。
其结果,存在发生线圈电流从输出侧向接地侧逆流的现象的可能性。上述现象会将输出的电荷丢弃到接地GND,导致该DC/DC转换器的效率降低。
现有技术文献
专利文献
专利文献1:日本专利第4674661号公报
发明内容
本发明鉴于上述以往技术,其目的在于提供如下DC/DC转换器:在以连续电流模式和不连续电流模式驱动、且根据从从开关单元截止至与线圈的一端连接的连接点的电压达到预定的阈值的时间控制下一周期的从开关单元的导通时间的情况下,不会引起误差而能够进行正确的预定控制。
达成上述目的的本发明的第1方式提供DC/DC转换器,其特征在于,
具备与串联地连接的2个开关单元的连接点连接的线圈,将在所述2个开关单元中在将能量积蓄到所述线圈时导通的开关单元设为主开关单元,将在将积蓄于所述线圈的能量送出到输出侧时导通的开关单元设为从开关单元,利用使所述主开关单元和所述从开关单元交替导通/截止的开关动作,将直流输入电压变换为预定的直流输出电压,所述DC/DC转换器具有:
电流模式检测单元,检测是在所述从开关单元的导通时在所述线圈中流过的电流不通过零点的连续电流模式、或者在所述线圈中流过的电流通过零点的不连续电流模式中的哪一个;以及
从开关控制单元,根据从所述从开关单元截止至所述连接点的电压达到处于所述电压的最小值与最大值之间的范围的预定的阈值的时间,控制下一周期以后的所述从开关单元的导通时间,
而且,所述从开关控制单元在根据所述电流模式检测单元的检测结果检测到是所述不连续电流模式的情况下,校正所述下一周期以后的所述从开关单元的控制的导通时间。
本发明的第2方式在第1方式记载的DC/DC转换器中,其特征在于,
所述从开关控制单元构成为以使得在所述线圈中流过的电流的极性不反转的方式控制所述下一周期以后的所述从开关单元的导通时间。
本发明的第3方式在第1或者第2方式记载的DC/DC转换器中,其特征在于,
所述从开关控制单元根据以依赖于从所述从开关单元截止至所述连接点的电压值达到所述阈值的时间而上升或者下降的方式向一个方向变化的电压的值进行控制。
本发明的第4方式在第1或者第2方式记载的DC/DC转换器中,其特征在于,
所述从开关控制单元根据以依赖于从所述从开关单元截止至所述连接点的电压值达到所述阈值的时间而上升或者下降的方式向一个方向变化、并且在每个周期向与以所述上升或者下降的方式变化的方向相反的方向下降或者上升恒定量的电压的值进行控制。
本发明的第5方式在第1或者第2方式记载的DC/DC转换器中,其特征在于,
所述从开关控制单元比较依赖于从所述从开关单元截止至所述连接点的电压值达到所述阈值的时间上升或者下降而向一个方向变化并且在每个周期向与以所述上升或者下降的方式变化的方向相反的方向下降或者上升恒定量的电压的值、和依赖于所述从开关单元的导通时间而值上升或者下降而向所述一个方向变化的电压的值进行控制。
本发明的第6方式在第3~第5方式的任意一个记载的DC/DC转换器中,其特征在于,
所述从开关控制单元通过减小依赖于从所述从开关单元截止至所述连接点的电压达到阈值的时间而上升的电压的上升率来提供所述校正。
本发明的第7方式在第4或者第5方式记载的DC/DC转换器中,其特征在于,
所述从开关控制单元通过增大在每个所述周期下降的电压值来提供校正。
根据本发明,当在不连续电流模式时根据在使从开关元件截止之后直至线圈电流达到预定的阈值的时间控制下一周期的从开关单元的导通时间的情况下,校正所述导通时间,所以防止连接点的电压的振铃所引起的线圈电流的逆流,担保该DC/DC转换器的高效的运转。
附图说明
图1是示出本发明的实施方式所涉及的降压型的DC/DC转换器的整体的框图。
图2是将图1的主开关控制部抽出并详细地示出的框图。
图3是将图1的从开关控制部抽出并详细地示出的框图。
图4是将图1的电流模式检测部抽出并详细地示出的框图。
图5是示出在图1所示的实施方式中连续电流模式(无校正)中的各部分的信号波形的波形图。
图6是示出在图1所示的实施方式中不连续电流模式(有校正)中的各部分的信号波形的波形图。
图7是示出以往技术和图1所示的实施方式的连续电流模式中的各部分的信号波形的波形图。
图8是在与图1所示的实施方式的比较中示出以往技术中的不连续电流模式时的各部分的信号的波形图。
图9是在与以往技术的比较中示出图1所示的实施方式中的不连续电流模式时的各部分的信号的波形图。
图10是示出在上述实施的实施方式中从开关控制部的结构不同的其他结构例的框图。
图11是示出图10所示的情况下的不连续电流模式中的各部分的波形的波形图。
图12是示出本发明的其他实施方式所涉及的升压型的DC/DC转换器的整体的框图。
(符号说明)
I:主开关控制部;II:从开关控制部;III:电流模式检测部;Vin:直流电压;Vout:直流电压;SW1:主开关;SW2:从开关;1:输入端子;2:输出端子;3:主开关驱动部;4:从开关驱动部;8、28:运算部;9、29:截止时间检测部;10、30:校正部。
具体实施方式
以下,根据附图详细说明本发明的实施方式。
图1是示出本发明的实施方式所涉及的DC/DC转换器的整体的框图。本方式所涉及的DC/DC转换器是降压型的DC/DC转换器的例子,但应用于升压型的DC/DC转换器的情况也包含于本发明的技术思想。
如图1所示,本方式所涉及的DC/DC转换器将从直流电源施加到输入端子1的直流电压Vin作为输入,将从直流电源供给的能量积蓄到线圈L,并且将积蓄于线圈L的能量作为直流电压Vout经由输出端子2供给到负载。在此,本方式是降压型,所以从输出端子2输出比输入的直流电压Vin低的直流电压Vout。
在将能量积蓄到线圈L时导通的主开关SW1连接于输入端子1与线圈L之间。在将积蓄于线圈L的能量送出到输出端子2时导通的从开关SW2连接于接地GND与线圈L之间。对这样形成的主开关SW1和从开关SW2的连接点LX连接线圈L的一端,线圈L的另一端与输出端子2和电压平滑用的电容器CL连接。
本实施方式中的主开关SW1是PMOS型的晶体管,所以源极端子成为直流电压Vin,漏极端子成为连接点LX的电压,对栅极端子供给主开关驱动部3的驱动信号VG_H。另外,从开关SW2是NMOS型的晶体管,所以源极端子成为接地GND,漏极端子成为连接点LX的电压,对栅极端子供给从开关驱动部4的驱动信号VG_L。
在此,主开关驱动部3依照从主开关控制部I供给的输出信号Duty通过驱动信号VG_控制主开关SW1的导通/截止。从开关驱动部4依照从从开关控制部II供给的输出信号SYNC-DRV,通过驱动信号VG_L控制从开关SW2的导通/截止。
主开关控制部I根据从输出端子2反馈的直流电压Vout,生成控制主开关SW1的导通/截止的输出信号Duty。从开关控制部II根据输出信号Duty、连接点LX的电压、以及电流模式检测部III的输出信号Off-Off,生成控制从开关SW2的导通/截止的输出信号SYNC-DRV。关于从开关控制部II的详细内容,根据图3在后面详述。
电流模式检测部III判定是在将积蓄于线圈的能量送出到输出端子2侧时在线圈L中流过的电流达到零的不连续电流模式、还是在将积蓄于线圈L的能量送出到输出端子时在线圈L中流过的电流不达到零的连续电流模式,根据主开关驱动部3的驱动信号VG_H和从开关驱动部4的驱动信号VG_L,输出表示预定的判定结果的判定信号Off-Off。关于电流模式检测部III的详细内容,根据图4在后面详述。
图2是将图1的主开关控制部抽出并详细地示出的框图。如该图所示,主开关控制部I具有:PWM控制部5,根据反馈的直流电压Vout,生成控制主开关SW1的导通/截止的输出信号Duty,在连续电流模式时控制主开关SW1;PFM控制部6,在不连续电流模式时控制主开关;以及或电路7,将PWM信号或者PFM信号中的任意信号作为输出信号Duty送出。而且,将与输出信号Duty相同逻辑的驱动信号VG_H经由主开关驱动部供给到主开关SW1,在输出信号Duty为Lo电平时,主开关SW1导通,在输出信号Duty为Hi电平时,主开关SW1截止。
图3是将图1的从开关控制部抽出并详细地示出的框图。如该图所示,从开关控制部II具有:运算部8,根据输出信号Duty、主开关SW1和从开关SW2的连接点LX、以及电流模式检测部III的输出信号Off-Off,送出控制从开关SW2的导通/截止的输出信号SYNC-DRV,决定从开关SW2的导通时间;截止时间检测部9,检测从从开关SW2截止至连接点LX达到预定的阈值的时间;以及校正部10,在不连续电流模式时校正运算部8决定的导通时间。
在运算部8中,比较电压值依赖于从从开关SW2截止至连接点LX达到预定的阈值的时间而上升并且在每个周期值下降恒定量的充电信号SYNC-CHG、和值依赖于从开关SW2的导通时间而上升的斜坡信号SYNC-RAMP来决定从开关SW2的导通时间。在此,从主开关控制部I对运算部8内的脉冲生成部11提供输出信号Duty,在脉冲生成部11中在输出信号Duty的电平从Lo成为Hi的定时生成持续既定时间的Hi脉冲即脉冲信号SYNC-1shot。
脉冲信号SYNC-1shot被提供给SR锁存电路12的置位端子,在脉冲信号SYNC-1shot成为Hi时,SR锁存器12的输出信号SYNC-DRV成为Hi。这样,将与输出信号SYNC-DRV相同逻辑的驱动信号VG_L经由从开关驱动部4供给到从开关SW2,所以在输出信号Duty的电平成为Hi的定时,运算部8的输出信号SYNC-DRV输出Hi,从开关SW2导通。
另外,将输出信号Duty通过逆变器INV1反转而提供给PMOS型的晶体管Tr1和NMOS型的晶体管Tr2。因此,在输出信号Duty为Lo时,逆变器INV1的输出成为Hi电平,所以晶体管Tr1设为截止,晶体管Tr2设为导通状态。因此,此时,斜坡信号SYNC-RAMP成为接地GND电平。
在输出信号Duty从Lo成为Hi时,晶体管Tr1从截止设为导通,晶体管Tr2从导通设为截止。在此,在晶体管Tr1与运算部8的电源之间配置有电流源I1,所以在晶体管Tr1从截止设为导通时,将电流源I1供给的电流经由晶体管Tr1提供给斜坡信号SYNC-RAMP。
在此,在斜坡信号SYNC-RAMP与接地GND之间配置有电容C1,所以与从晶体管Tr1从截止设为导通起经过的时间和电流源I1供给的电流值成比例地,与电容C1的电容值成反比例地,斜坡信号SYNC-RAMP的电压值从GND电平上升。即,斜坡信号SYNC-RAMP在输出信号Duty为Lo电平且从开关SW2被控制/驱动为截止的期间成为接地GND电平,与输出信号Duty从Lo电平变化为Hi电平而从开关SW2从截止被控制/驱动为导通起经过的时间成比例地,电压值的电平上升。
斜坡信号SYNC-RAMP被供给到比较器CMP的非反转输入端子,与供给到反转输入端子的充电信号SYNC-CHG比较。关于充电信号SYNC-CHG,通过来自截止时间检测部9的输出信号SYNC-Off和脉冲信号SYNC-1shot,控制电压值。输出信号SYNC-Off是截止时间检测部9的输出信号,从从开关SW2截止至连接点LX达到预定的阈值的期间输出Hi电平,经由逆变器INV2供给到PMOS型的晶体管Tr3。
其结果,在输出信号SYNC-Off为Hi电平的期间,晶体管Tr3导通,配置于晶体管Tr3与电源之间的电流源I2供给的电流被提供给充电信号SYNC-CHG。在此,在充电信号SYNC-CHG与接地GND之间配置有电容C2,所以与从晶体管Tr3从截止设为导通起经过的时间和电流源I2供给的电流值成比例地,与电容C2的电容值成反比例地,充电信号SYNC-CHG的电压值上升。
另外,作为单触发的Hi脉冲的脉冲信号SYNC-1shot被提供给NMOS型的晶体管Tr4。在脉冲信号SYNC-1shot为Hi电平的期间,晶体管Tr4设为导通,将配置于晶体管Tr4与GND之间的电流源I3流出的电流从充电电压SYNC-CHG放电。即,关于充电电压SYNC-CHG,进行如下控制:在从从开关SW2截止至连接点LX的电压值达到预定的阈值的期间,电平上升,在从开关SW2刚刚从截止设为导通之后产生的既定时间的期间,电平下降。
在比较器CMP中比较斜坡电压SYNC-RAMP和充电电压SYNC-CHG,将表示比较结果的停止信号SYNC-Stop提供给SR锁存电路12的复位端子。在斜坡电压SYNC-RAMP的电平的一方更高的情况下,停止信号SYNC-Stop输出Hi电平,使SR锁存电路12的输出信号SYNC-DRV成为Lo。
在此,将与输出信号SYNC-DRV相同逻辑的驱动信号VG_L经由从开关驱动部4提供给从开关SW2,所以在成为斜坡电压SYNC-RAMP>充电电压SYNC-CHG的定时,运算部8的输出信号SYNC-DRV输出Lo,从开关SW2截止。
因此,运算部8构成为以在主开关SW1从导通成为截止的定时使从开关SW2导通的方式向输出信号SYNC-DRV输出Hi电平,比较与从从开关SW2导通起经过的时间成比例的斜坡信号SYNC-RMAP、和与从从开关SW2截止至连接点LX达到预定的阈值的时间成比例地电平上升且在从开关SW2导通后在既定期间电平下降的充电电压SYNC-CHG,以在斜坡电压SYNC-RAMP的电平变得更高的定时使从开关成为截止的方式向输出信号SYNC-DRV输出Lo电平。
截止时间检测部9检测从从开关SW2截止至连接点LX达到预定的阈值的时间,将输出信号SYNC-DRV、停止信号SYNC-Stop、以及连接点LX的电压值作为输入,送出输出信号SYNC-Off。
进而,在与电路13中对输出信号SYNC-DRV和停止信号SYNC-Stop进行与处理,供给到SR锁存电路14的置位端子,输出信号SYNC-DRV为Hi电平并且停止信号SYNC-Stop为Hi电平,向锁存电路14的置位端子输入Hi电平,SR锁存电路14的输出信号SYNC-Off输出Hi电平。连接点LX的电压信息被供给到SR锁存电路14的复位端子,在连接点LX成为Hi电平时,输出信号SYNC-Off输出Lo电平。
在运算部8将从开关SW2从截止控制为导通时,输出信号SYNC-DRV从Lo电平反转为Hi电平。在从开关SW2设为导通时,如果斜坡电压SYNC-RAMP的电平高于充电电压SYNC-CHG的电平,则运算部8向停止信号SYNC-Stop输出Hi,并且向输出信号SYNC-DRV输出Lo,将从开关SW2从导通控制为截止,并且针对截止时间检测部9的SR锁存电路14的置位端子,经由与逻辑提供Hi电平的信号,所以输出信号SYNC-Off将Hi输出给运算部8。
在从开关SW2设为截止时,向输出信号SYNC-DRV输出Lo,所以向SR锁存电路14的置位端子提供Lo电平。在从开关SW2截止之后连接点LX达到Hi电平时,输出信号SYNC-Off从Hi电平反转为Lo电平。
在此,在本方式中,将连接点LX的电压信息直接输入给SR锁存电路14的复位端子,所以复位输入的逻辑阈值成为预定的阈值。在设定其他阈值的情况下,在比较器中比较连接点LX和与预定的阈值相当的基准电压,将比较结果输入给复位端子的方法适合。
在本方式中,校正部10在不连续电流模式时,对运算部8决定的从开关SW2的导通时间施加校正,所以输入从电流模式检测部III提供的判定信号Off-Off,对充电电压SYNC-CHG提供校正。更详细而言,判定信号Off-Off是检测到在不连续电流模式的动作中主开关SW1和从开关SW2截止时成为Hi的信号,在脉冲生成部15中,在判定信号Off-Off的电平从Lo成为Hi的定时生成持续既定时间的Hi脉冲即脉冲信号OffOff-1shot。脉冲信号OffOff-1shot被提供给NMOS型的晶体管Tr5,在生成Hi脉冲的期间能够导通。在此,在晶体管Tr5与接地GND之间配置有电流源I4,将在晶体管Tr5导通的期间从电流源I4流出的电流从充电电压SYNC-CHG放电。即,在主开关SW1和从开关SW2截止时,通过针对充电电压SYNC-CHG在既定期间降低电平,施加期望的校正。
图4是将图1的电流模式检测部抽出并详细地示出的框图。如该图所示,电流模式检测部III检测在不连续电流模式时主开关SW1和从开关SW2截止,所以将主开关驱动部3的输出信号VG_H和从开关驱动部4的输出信号VG_L作为输入,生成判定信号Off-Off。
更详细而言,用逆变器INV3和与非电路NAND对输出信号VG_H、VG_L进行逻辑处理,作为与非电路NAND的输出信号,提供给PMOS型的晶体管Tr6和NMOS型的晶体管Tr7。将晶体管Tr6、Tr7和电容C3的连接点经由串联连接的2个逆变器INV4、INV5作为判定信号Off-Off送出到校正部10。
在此,在主开关SW1被控制/驱动为导通,从开关SW2被控制/驱动为截止的情况下,关于输出信号VG_H,提供Lo电平,关于输出信号VG_L,提供Lo电平,与非电路NAND输出Hi,所以晶体管Tr6、Tr7和电容C3的连接点设为与接地GND相同的电平,判定信号Off-Off输出Lo电平。
另一方面,在主开关SW1被控制/驱动为截止,从开关SW2被控制/驱动为导通的情况下,关于驱动信号VG_H,提供Hi电平,关于驱动信号VG_L,提供Hi电平,与非电路NAND输出Hi,所以晶体管Tr6、晶体管Tr7、以及电容C3的连接点设为与接地GND相同的电平,判定信号Off-Off输出Lo电平。
在主开关SW1被控制/驱动为截止,从开关SW2也被控制/驱动为截止的情况下,关于驱动信号VG_H,提供Hi电平,关于驱动信号VG_L,提供Lo电平,此时与非电路NAND输出Lo。
在不连续电流模式时,从主开关SW1设为截止并且从开关SW2设为导通的状态变化为主开关SW1设为截止并且从开关SW2设为截止的状态,所以从晶体管Tr6为截止并且晶体管Tr7为导通的状态变化为晶体管Tr6为导通并且晶体管Tr7为截止的状态。
在晶体管Tr6导通,晶体管Tr7截止时,电流源I5供给的电流被提供给晶体管Tr6、晶体管Tr7、以及电容C3的连接点。在从开关SW2为导通时,该连接点设为与接地GND同电平,在从开关SW2设为截止后开始提供来自电流源I5的电流,所以与从开关SW2从导通变为截止的时间成比例地,该连接点的电压从GND电平上升。在连接点的电压成为以连接点为输入的逆变器INV4的逻辑阈值以上时,在逆变器INV5中反转的判定信号Off-Off从Lo电平输出Hi电平,将检测到主开关SW1和从开关SW2设为截止的信息提供给从开关控制部II。
接下来,根据各模式的每一个的各部分的信号波形,说明本实施方式的动作。
1)在连续电流模式中未提供校正的情况
图5是示出在图1所示的实施方式中连续电流模式(无校正)中的各部分的信号波形的波形图。该图(a)表示在线圈L中流过的电流,(b)表示连接点LX的电压,(c)表示驱动信号VG_H,(d)表示驱动信号VG_L,(e)表示输出信号Duty,(f)表示输出信号SYNC-Off,(g)表示脉冲信号SYNC-1shot,(h)表示充电电压SYNC-CHG和斜坡电压SYNC-RAMP,(i)表示停止信号SYNK-Stop,(j)表示输出信号SYNC-DRV。此外,与本方式的块结构有关的符号遵照图1~图4(以下相同)。
如图5所示,在本方式中的连续电流模式时,包括主开关SW1(参照图1、以下相同)导通而使线圈电流增加并将能量积蓄到线圈L的阶段、和主开关SW1截止而使线圈电流减少并将积蓄于线圈的能量送出到输出端子的阶段。
首先,主开关控制部I监视直流电压Vout,根据直流电压Vout的电压值和直流电压Vout的设定值的差,决定使主开关SW1导通的期间。在使主开关SW1导通的期间,主开关控制部I使输出信号Duty成为Lo电平。其结果,主开关驱动部3被输入Lo电平的输出信号Duty,输出作为同逻辑的Lo电平信号的驱动信号VG_H,提供给主开关SW1。
主开关SW1是PMOS型的晶体管,对源极提供直流电压Vin、对栅极用驱动信号VG_H提供Lo电平,所以导通。在主开关SW1成为导通时,连接点LX的电压大致等于直流电压Vin。此时,与线圈L的一端连接的连接点LX为直流电压Vin,另一端成为直流电压Vout,但本方式为降压转换器,且为Vin>Vout,所以关于在线圈L中流过的电流的极性,将从连接点LX朝向输出端子2的方向设为正,带来正的电流增加的作用。
Lo电平的输出信号Duty还被提供给从开关控制部II的运算部8。因此,针对运算部8的脉冲生成部11提供Lo电平,但脉冲生成部11将从Lo向Hi的转换作为触发生成脉冲,所以在输出信号Duty为Lo的期间,不产生脉冲,针对SR锁存电路12的置位端子不提供置位信号,所以输出信号SYNC-DRV持续输出Lo电平。
另一方面,从开关驱动部4将与输出信号SYNC-DRV相同逻辑的驱动信号VG_L提供给从开关SW2。其结果,在输出信号SYNC-DRV为Lo时,驱动信号VG_L为Lo电平,所以从开关SW2设为截止。
主开关控制部I在根据直流电压Vout决定的预定的期间成为Lo电平之后,使输出信号Duty从Lo电平成为Hi电平。接受上述Duty的逻辑转换,主开关驱动部3使驱动信号VG_H从Lo电平反转为Hi电平,将主开关SW1从导通驱动为截止。此时,Duty的从Lo向Hi的转换还被提供给从开关控制部II的运算部8,在该转换的定时,脉冲生成部8生成既定的Hi宽度的脉冲信号SYNC-1shot。将脉冲信号SYNC-1shot作为置位信号提供给SR锁存电路12的置位端子,由此输出信号SYNC-DRV从Lo转换到Hi。由于输出信号SYNC-DRV的转换,驱动信号VG_L也从Lo转换到Hi,从开关SW2从截止成为导通。
在从开关SW2导通时,连接点LX的电压大致等于接地GND。此时,线圈L的一端与连接点LX连接而为接地GND的电位,另一端与输出端子2连接,所以使正的线圈电流减少。
这样,通过输出信号Duty从Lo转换到Hi,控制/驱动主开关SW1从导通到截止、和从开关SW2从截止到导通,但在主开关SW1为导通的期间和从开关SW2为导通的期间重叠时,形成从直流电源经由主开关SW1和从开关SW2到达接地GND的路径而流过过大的电流,存在在电流路径中引起破损的可能性。为了防止这样的过大电流,在主开关SW1从导通成为截止的定时与从开关SW2从截止成为导通的定时之间,微小地设置主开关SW1截止并且从开关SW2截止的期间成为一般的处置。这样,在主开关SW1为截止并且从开关SW2也为截止的期间,从开关SW2的寄生二极管成为线圈电流流过的路径,所以在从主开关SW1导通而连接点LX与直流电压Vin大致相等的状态转换至从开关SW2导通而连接点LX与接地GND大致相等的状态的微小的期间,连接点LX的电压成为负。
脉冲信号SYNC-1shot还被提供给运算部8的NMOS型的晶体管Tr4,在运算部8的脉冲生成部11向脉冲信号SYNC-1shot输出Hi脉冲的期间,晶体管Tr4导通。在晶体管Tr4与接地GND之间配置有电流源I3,在脉冲信号SYNC-1shot为Hi的期间,将配置于充电电压SYNC-CHG与接地GND之间的电容C2的电荷放电。此时,提供给晶体管Tr4的Hi脉冲为既定的宽度,所以充电电压SYNC-CHG的电压降低量成为恒定值。因此,在输出信号Duty从Lo电平转换到Hi电平的定时,充电信号SYNC-CHG的电压降低恒定量。
另外,输出信号Duty还被提供给运算部8的逆变器INV1,逆变器INV1的输出被提供给PMOS型的晶体管Tr1和NMOS型的晶体管Tr2。这样,在从开关SW2截止的期间,输出信号Duty为Lo,所以晶体管Tr1截止,晶体管Tr2导通,斜坡电压SYNC-RAMP设为接地GND。在上述状态下输出信号Duty成为Hi时,从开关SW2成为导通,晶体管Tr1成为导通,晶体管Tr2成为截止。
在此,在晶体管Tr1与运算部8的电源之间配置电流源I1,在晶体管Tr1导通的期间,以预定的电流值,对配置于斜坡电压SYNC-RAMP与接地GND之间的电容C1开始充电。因此,斜坡电压SYNC-RAMP在从开关SW2截止的期间为接地GND的电平,在从开关SW2从截止成为导通的定时电压开始上升,与从开关SW2导通的时间成比例地,电压上升。
在运算部8的比较器CMP中比较斜坡电压SYNC-RAMP和充电电压SYNC-CHG,在斜坡电压SYNC-RMAP的电压更高的情况下,关于作为比较器输出的停止信号SYNC-Stop,输出Hi电平,在充电电压SYNC-CHG的电压变高的时间点,停止信号SYNC-Stop成为Lo电平。
在从开关SW2截止的情况下,斜坡电压SYNC-RMAP设为接地GND的电平,所以停止信号SYNC-Stop成为Lo输出。从开关SW2从截止成为导通,斜坡电压SYNC-RAMP的电压值开始上升,在高于充电电压SYNC-CHG的电压值后,停止信号SYNC-Stop输出Hi。
将停止信号SYNC-Stop作为复位信号提供给SR锁存电路12的复位端子,在停止信号SYNC-Stop成为Hi时,输出信号SYNC-DRV从Hi转换到Lo。由于输出信号SYNC-DRV的转换,驱动信号VG_L也从Hi转换到Lo,从开关SW2从导通成为截止。在从开关SW2刚刚成为截止之后,输出信号Duty为Hi电平,所以驱动信号VG_H也为Hi,主开关SW1截止。
此时也为主开关SW1是截止并且从开关SW2也是截止的期间,所以从开关SW2的寄生二极管成为线圈电流流过的路径,连接点LX的电压成为负。
另外,停止信号SYNC-Stop还被提供给截止时间检测部9的与电路13,在从开关SW2导通的期间向输出信号SYNC-DRV输出Hi,所以在向SYNC-Stop输出Hi时,与电路13的与输出也成为Hi,对SR锁存电路14的置位端子提供置位信号。其结果,SR锁存电路14使输出信号SYNC-Off从Lo转换到Hi。在输出信号SYNC-Off从Lo成为Hi时,经由逆变器INV2对PMOS型的晶体管Tr3提供Lo,其结果,晶体管Tr3从截止成为导通。
在此,在晶体管Tr3与运算部8的电源之间配置电流源I2,在晶体管Tr3成为导通时,以预定的电流值,对配置于充电电压SYNC-CHG与接地GND之间的电容C2开始充电。之后,开始接下来的开关周期,在主开关控制部I向输出信号Duty输出Lo时,主开关驱动部3输出Lo作为驱动信号VG_H,将主开关SW1从截止驱动为导通。其结果,连接点LX与直流电压Vin大致相等。与主开关SW1的导通同时,连接点LX从负电压转换到直流电压Vin,但连接点LX还被输入到截止时间检测部9的SR锁存电路14的复位端子,通过连接点LX的电位的转换,SR锁存电路14被复位。其结果,输出信号SYNC-Off从Hi成为Lo,晶体管Tr3成为截止。这样,充电电压SYNC-CHG在从开关SW2刚刚导通之后电压减少恒定量,与从从开关SW2截止之后开始接下来的开关周期直到主开关SW1导通的期间成比例地,电压上升。
在从从开关SW2截止至下一周期开始的期间,线圈电流通过从开关SW2的寄生二极管,所以在该期间,相比于线圈电流通过导通状态的从开关SW2的期间,电力的损耗更大。因此,从从开关SW2截止至下一周期开始的期间优选尽可能短。
另一方面,在从开关SW2导通的状态下开始下一周期而主开关SW1导通时,从输入端子1向接地GND流过过电流,存在引起开关的损伤的可能性,所以在开始下一周期之前需要使从开关SW2可靠地截止。例如,在由于外部干扰等的影响,某个周期的从开关SW2的导通时间比期待值短的情况下,从从开关SW2截止至开始下一周期的期间比期待值长,所以该周期中的充电电压SYNC-CHG的电压上升量变多。于是,下一周期开始时的充电电压SYNC-CHG比该周期更高,所以从下一周期的从开关SW2导通至斜坡电压SYNC-RAMP变得高于充电电压SYNC-CHG的定时的期间比该周期更长。因此,在下一周期中与该周期相比从开关SW2的导通时间更长的作用发挥。
同样地,在从开关SW2的导通时间比期待更长的情况下,从从开关SW2截止至开始下一周期的期间比期待值更短,该周期中的充电电压SYNC-CHG的电压上升量变少。下一周期开始时的充电电压SYNC-CHG比该周期更低,从下一周期的从开关SW2导通至斜坡电压SYNC-RAMP变得高于充电电压SYNC-CHG的定时的期间比该周期更短。因此,在下一周期中与该周期相比从开关SW2的导通时间更短的作用发挥。
2)在不连续电流模式中提供校正的情况
图6是示出在图1所示的实施方式中不连续电流模式(有校正)中的各部分的信号波形的波形图。该图的(a)~(g)与图5的情况相同。在本方式中,具有校正功能,所以追加与该功能对应的(h)的判定信号Off-Off以及(i)的脉冲信号OffOff-1shot的波形。另外,该图的(j)~(l)与图5的(h)~(j)分别对应。
如图6所示,关于不连续电流模式时,包括主开关导通而使线圈电流增加并将能量积蓄到线圈的阶段、主开关截止而使线圈电流减少并将积蓄于线圈的能量送出到输出端子的阶段、以及主开关和从开关截止而不经由线圈交换能量的阶段。
在不连续电流模式时,也与连续电流模式时同样地,主开关控制部I决定使主开关SW1导通的期间,在该期间,使输出信号Duty成为Lo电平。在主开关SW1导通时,连接点LX与作为输入端子1的电压的直流电压Vin大致相等,关于在线圈L中流过的电流,正的电流增加。以后,关于各部分的波形,呈现与连续电流模式时相同的举动直至斜坡电压SYNC-RAMP的值变得高于充电电压SYNC-CHG的值而向停止信号SYNC-Stop输出Hi。
在停止信号SYNC-Stop成为Hi时,将从开关SW2从导通控制/驱动为截止。在连续电流模式时的情况下,经由由运算部8控制的主开关SW1和从开关SW2截止的期间开始下一周期,但在不连续电流模式时的情况下,接着由运算部8控制的主开关SW1和从开关SW2截止的期间,继续运算部8不控制的主开关SW1和从开关SW2截止的期间。该运算部8不控制的截止期间依赖于连接在直流电压Vout与接地GND之间的负载的轻重,在负载轻的情况下,该期间变长,在负载重的情况下,该期间变短。
在此,运算部8控制的截止期间是指,输出信号SYNC-Off成为Hi的期间,运算部8不控制的截止期间是指,从输出信号SYNC-Off从Hi转换到Lo至在下一周期中Duty从Hi转换到Lo的期间。
在不连续电流模式时,利用校正部10,针对充电电压SYNC-CHG施加电压电平的校正。即,首先,在停止信号SYNC-Stop从Lo成为Hi时,针对截止时间检测部9的SR锁存电路14的置位端子提供置位信号,所以输出信号SYNC-Off从Lo成为Hi。其结果,运算部8的晶体管Tr3从截止成为导通,电流源I2针对电容C2开始充电。
在停止信号SYNC-Stop成为Hi时,输出信号SYNC-DRV成为Lo,驱动信号VG_L也成为Lo,所以从开关SW2成为截止。在其以前,从从开关SW2为导通的期间,线圈电流中的正方向的分量逐渐减少,但即使在从开关SW2截止之后,与线圈L的一端连接的连接点LX的电压为负,另一端的电压为直流电压Vout,所以正方向的电流继续逐渐减少。
通过上述作用,在线圈电流减少而达到零时,由于在主开关SW1和从开关SW2的漏极端子存在的寄生电容分量和线圈L,在连接点LX产生谐振状的电压波形。由于该谐振现象,对截止时间检测部9的SR锁存电路14的复位端子提供复位输入,所以输出信号SYNC-Off从Hi转换到Lo。伴随该转换,利用电流源I2向电容C2的充电结束,充电电压SYNC-CHG的电压上升也结束。
控制有无实施校正的是作为电流模式检测部III的输出信号的判定信号Off-Off。向电流模式检测部III输入驱动信号VG_H和驱动信号VG_L,在驱动信号VG_H为Hi且主开关SW1截止、并且驱动信号VG_L为Lo且从开关SW2也截止时,与非电路NAND的输出成为Lo。其结果,晶体管Tr6成为导通,晶体管Tr7成为截止,所以电流源I5开始对电容C3充电。对电容C3开始充电的是从开关SW2从导通成为截止的、停止信号SYNC-Stop从Lo转换到Hi的定时。
在开始充电以前,电流模式检测部III的晶体管Tr7导通,所以晶体管Tr6、Tr7和电容C3的连接点成为接地GND的电位。开始充电,所述连接点的电压上升,在该连接点的电压超过输入的逆变器INV4的逻辑阈值时,在INV5中反转的判定信号Off-Off从Lo成为Hi。
判定信号Off-Off被提供给从开关控制部II的校正部10,在判定信号Off-Off从Lo转换到Hi的定时,生成既定的Hi宽度的脉冲信号OffOff-1shot。脉冲信号OffOff-1shot被提供给校正部10的晶体管Tr5,在晶体管Tr5与接地GND之间配置有电流源I4,所以在脉冲信号OffOff-1shot中的既定的Hi宽度的期间,将电容C2的电荷放电。因此,在从主开关SW1和从开关SW2截止起经过预定的时间时,SYNC-CHG的电压降低恒定量。
在不连续电流模式时施加了校正,所以优选将从主开关和从开关截止至Off-Off成为Hi的时间设定得比运算部8控制的截止时间长。
在此,比较专利文献1等公开的现有技术和本申请的实施方式。连续电流模式中的现有技术和本申请的实施方式的功能是同样的。因此,示出该情况下的各部分的波形的波形图也是同样的。
根据图7,说明连续电流模式中的共同的功能。图7(a)示出线圈电流,该图(b)示出连接点LX的电压,该图(c)示出成为比较器CMP的输入的斜坡电压SYNC-RAMP和充电电压SYNC-CHG的波形。如该图(a)所示,线圈电流如图7(a)所示成为在正的区域中连续的波形,连接点LX的电压如该图(b)所示,从主以及从开关SW1、SW2截止而连接点LX的电压成为负的状态转换到下一周期的主开关SW1的导通,所以连接点LX的电压从负大致垂直地转换到输入端子1的直流电压Vin。
另一方面,在不连续电流模式的情况下,在现有技术中,如图8所示,在主以及从开关SW1、SW2截止之后,由于线圈L和附加到连接点LX的寄生电容的谐振,连接点LX的电压缓慢地稍稍上升,所以从连接点LX成为负的时间点至连接点LX达到预定的阈值(该阈值在本方式的情况下为截止时间检测部9的SR锁存电路14的复位的逻辑阈值,例如被设定为输入端子1的直流电压Vin的1/2)的时间比连续电流模式的情况更长。
其结果,在现有技术中的不连续电流模式时,相对于某个开关周期,接下来的开关周期的充电电压SYNC-CHG变高,在充电电压SYNC-CHG更高的周期中从开关SW2的导通时间也变长,所以发生线圈电流达到负的情况。
相对于此,在不连续电流模式的情况下,在本方式中,如图9所示,在主以及从开关SW1、SW2截止之后,由于线圈L和附加到连接点LX的寄生电容的谐振,LX的电压缓慢地稍稍上升,所以从连接点LX成为负的时间点至连接点LX达到预定的阈值的时间与现有技术的情况同样地比连续电流模式更长。
但是,在本方式的情况下,利用校正部10适当地校正直至达到阈值的时间,所以不会发生如现有技术的问题。即,在本方式中,在从主以及从开关SW1、SW2成为截止起经过预定的时间时,电流模式检测部III检测为不连续电流模式,向从开关控制部II的校正部10输出判定信号Off-Off。在校正部10中接受判定信号Off-Off,进行使充电电压SYNC-CHG降低恒定量的校正。
通过上述校正,去除连续电流模式时的连接点LX的垂直转换和不连续模式时的由于谐振引起的缓慢的电压上升的差异,所以即使在不连续电流模式时,也能够去除每个开关周期的充电电压SYNC-CHG的电平差。即,主以及从开关SW1、SW2的导通时间也在每个周期无差异,所以线圈电流不会达到负。
在上述实施方式中的运算部8中,比较电压值依赖于从从开关SW2截止至连接点LX达到预定的阈值的时间而上升并且在每个周期下降恒定量的充电信号SYNC-CHG、和值依赖于从开关SW2的导通时间而上升的斜坡信号SYNC-RAMP,来决定从开关SW2的导通时间(与权利要求5对应的结构)。但是,不限于此。1)根据依赖于从从开关SW2截止至连接点LX达到预定的阈值的时间上升的电压(参照SYNC-CHG)控制的情况(与权利要求3对应的结构)、2)与依赖于时间而上升的电压(参照SYNC-CHG)一起根据经由晶体管TR4减少恒定量的电压控制的情况(与权利要求4对应的结构)也包含于本发明的技术思想。
在上述1)的情况下,具有图3所示的构成要素中的、脉冲生成部11、SR锁存电路12、14、比较器CMP、电流源I2、晶体管Tr3、电容C2、逆变器电路INV2、以及与电路13,用比较器CMP比较依赖于从从开关SW2截止至连接点LX达到预定的阈值的时间上升的充电电压SYNC-CHG、和例如作为预定的基准值的参照电压,根据其结果,决定从开关SW2的导通时间。
另外,在上述2)的情况下,具有图3所示的构成要素中的、脉冲生成部11、SR锁存电路12、14、比较器CMP、电流源I2、I3、晶体管Tr3、Tr4、电容C2、逆变器电路INV2、以及与电路13,用比较器CMP比较由依赖于从从开关SW2截止至连接点LX达到预定的阈值的时间上升并且用单触发脉冲SYNC-CHG控制导通/截止的晶体管TR4生成的充电电压SYNC-CHG、和例如作为预定的基准值的参照电压,根据其结果,决定从开关SW2的导通时间。
进而,在上述1)的情况下,不仅是“上升的电压”而且即便是“下降的电压”,也能够进行同样的预定控制。同样地,在上述2)的情况下,也可以依赖于时间而变化的电压是“下降的电压”,并且在每个周期变化的电压是“上升恒定量的电压”。
同样地,在图3所示的运算部8的情况下,也能够将“上升的电压”替代为下降的电压,将“下降的电压”替代为上升的电压。总之,在图3的情况下,构成为比较以依赖于从从开关截止至连接点LX的电压值达到阈值的时间而上升或者下降的方式向一个方向变化的电压、并且在每个周期以下降或者上升恒定量的方式向相反方向变化的电压的值、和以依赖于从开关SW2的导通时间而使值上升或者下降的方式向所述一个方向变化的电压的值来控制即可。
在上述实施方式中,校正部10构成为通过增大在每个周期下降的电压值来提供校正,但不限于此。构成为通过减少依赖于从从开关SW2截止至连接点LX的电压达到阈值的时间而上升的电压的上升率来提供校正,也能够得到同样的效果。
图10是示出如上所述通过减小依赖于直至连接点LX的电压达到阈值的时间而上升的电压的上升率来提供校正的情况下的从开关控制部的结构例的框图。此外,对与图3相同的部分附加同一编号,省略重复的说明。
如图10所示,从电流模式检测部III(图1参照;以下相同)对本例子的校正部30提供判定信号Off-Off,但在检测到是不连续电流模式时,判定信号Off-Off从Lo电平成为Hi电平。在判定信号Off-Off从Lo成为Hi时,校正部30的脉冲生成部15输出预定的期间成为Hi电平的脉冲信号OffOff-1shot。该脉冲信号OffOff-1shot被提供给D端子与电源连接的D触发器电路17的时钟输入端子,使从D触发器电路17的Q端子输出的输出信号SlowSlope成为Hi电平。
输出信号SlowSlope被提供给运算部28具有的PMOS型的晶体管Tr8的栅极,所以在输出信号SlowSlope成为Hi时,晶体管Tr8成为截止。在此,在晶体管Tr8的源极与电源之间配置有电流源I7,但在输出信号SlowSlope为Hi的期间,电流源I7的输出电流被晶体管Tr8切断。
另一方面,在截止时间检测部29的输出信号SYNC-Off为Hi的期间,晶体管Tr3成为导通而对电容C2供给电流,其结果,基于电容C2的电荷的电压与Hi电平的期间成比例地上升。此时,从电流源I6、I7提供所供给的电流,但使电流源I6供给的电流值与电流源I7供给的电流值之和等于图3的电流源I2供给的电流值。
其结果,在来自校正部30的输出信号SlowSlope为Hi时,晶体管Tr8成为截止,所以仅从电流源I6供给成为充电信号SYNC-CHG的电流。在此,来自电流源I6的电流供给量比来自图3所示的电流源I2的供给量少,所以与图3所示的实施方式相比,充电信号SYNC-CHG的电压上升率变得更小。
本例子中的校正部30将截止时间检测部29输出的判定信号SYNC-Off用逆变器6反转而供给到脉冲生成部18,将其结果生成的脉冲信号SYNC-Off_B_1shot供给到D触发器电路17的复位端子,从而对D触发器电路17进行复位。
图11示出图10所示的例子中的不连续电流模式中的各部分的波形。参照该图,在图11(l)所示的波形中,充电信号SYNC-CHG的电压上升率变小。
图12是示出本发明的其他实施方式所涉及的升压型的DC/DC转换器的整体的框图。如该图所示,本方式所涉及的升压型的DC/DC转换器为升压型,所以相对图1所示的降压型,在线圈L中流过的线圈电流的方向反过来(流入连接点LX的方向),同时,主开关SW1和从开关SW2的关系反过来。即,主开关SW1由与图1的从开关SW2相同的N型的MOS晶体管构成,从开关SW2由与图1的主开关SW1相同的P型的MOS晶体管构成。而且,驱动信号VG_L成为与图1的驱动信号VG_L相同波形的开关脉冲,驱动信号VG_H成为与图1的驱动信号VG_H相同波形的开关脉冲。另外,对截止时间检测部9供给由逆变器INV7反转的连接点LX的信号。其他结构与图1相同。因此,对同一部分附加同一编号,省略重复的说明。
Claims (7)
1.一种DC/DC转换器,其特征在于,
具备与串联地连接的2个开关单元的连接点连接的线圈,将在所述2个开关单元中在将能量积蓄到所述线圈时导通的开关单元设为主开关单元,将在将积蓄于所述线圈的能量送出到输出侧时导通的开关单元设为从开关单元,利用使所述主开关单元和所述从开关单元交替导通/截止的开关动作,将直流输入电压变换为预定的直流输出电压,所述DC/DC转换器具有:
电流模式检测单元,检测是在所述从开关单元的导通时在所述线圈中流过的电流不通过零点的连续电流模式、或者在所述线圈中流过的电流通过零点的不连续电流模式中的哪一个;以及
从开关控制单元,根据从所述从开关单元截止至所述连接点的电压达到处于所述电压的最小值与最大值之间的范围的预定的阈值的时间,控制下一周期以后的所述从开关单元的导通时间,
而且,所述从开关控制单元在根据所述电流模式检测单元的检测结果检测到是所述不连续电流模式的情况下,校正所述下一周期以后的所述从开关单元的控制的导通时间。
2.根据权利要求1所述的DC/DC转换器,其特征在于,
所述从开关控制单元构成为以使得在所述线圈中流过的电流的极性不反转的方式控制所述下一周期以后的所述从开关单元的导通时间。
3.根据权利要求1或者2所述的DC/DC转换器,其特征在于,
所述从开关控制单元根据以依赖于从所述从开关单元截止至所述连接点的电压值达到所述阈值的时间而上升或者下降的方式向一个方向变化的电压的值进行控制。
4.根据权利要求1或者2所述的DC/DC转换器,其特征在于,
所述从开关控制单元根据以依赖于从所述从开关单元截止至所述连接点的电压值达到所述阈值的时间而上升或者下降的方式向一个方向变化、并且在每个周期向与以所述上升或者下降的方式变化的方向相反的方向下降或者上升恒定量的电压的值进行控制。
5.根据权利要求1或者2所述的DC/DC转换器,其特征在于,
所述从开关控制单元比较依赖于从所述从开关单元截止至所述连接点的电压值达到所述阈值的时间上升或者下降而向一个方向变化并且在每个周期向与以所述上升或者下降的方式变化的方向相反的方向下降或者上升恒定量的电压的值、和依赖于所述从开关单元的导通时间而值上升或者下降而向所述一个方向变化的电压的值进行控制。
6.根据权利要求3~5中的任意一项所述的DC/DC转换器,其特征在于,
所述从开关控制单元通过减小依赖于从所述从开关单元截止至所述连接点的电压达到阈值的时间而上升的电压的上升率来提供所述校正。
7.根据权利要求4或者5所述的DC/DC转换器,其特征在于,
所述从开关控制单元通过增大在每个所述周期下降的电压值来提供校正。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-172741 | 2021-10-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118140400A true CN118140400A (zh) | 2024-06-04 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10003265B2 (en) | Switching power supply device | |
KR100945437B1 (ko) | 스위칭 레귤레이터 | |
US8558526B2 (en) | DC-DC converter having a bootstrap circuit | |
JP5195182B2 (ja) | 電流モード制御型スイッチングレギュレータ | |
JP5125066B2 (ja) | 同期整流型dc−dcコンバータの制御回路、同期整流型dc−dcコンバータ及びその制御方法 | |
KR100912865B1 (ko) | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 | |
JP2010259257A (ja) | スイッチングレギュレータ及びその動作制御方法 | |
CN107872155B (zh) | 用于直流-直流转换器的以pfm模式的扩频的实施 | |
US9667144B2 (en) | DC-DC converter with reverse current detecting circuit | |
JP2010220378A (ja) | 電源装置及び電源制御装置 | |
JP5456495B2 (ja) | 昇降圧型のスイッチング電源の制御回路、昇降圧型のスイッチング電源、及び昇降圧型のスイッチング電源の制御方法 | |
JP5304173B2 (ja) | 電源電圧制御回路及びdc−dcコンバータ | |
JP5428713B2 (ja) | Dc−dcコンバータ、及びその制御方法 | |
JP5721403B2 (ja) | 昇降圧回路及び昇降圧回路制御方法 | |
JP5511245B2 (ja) | スイッチングレギュレータ及びこれを用いた電子機器 | |
CN118140400A (zh) | Dc/dc转换器 | |
JP6619662B2 (ja) | スイッチングレギュレータ | |
JP2008271664A (ja) | 降圧型のdc−dcコンバータ | |
JP4325413B2 (ja) | 同期整流式dc/dcコンバータ | |
WO2023068324A1 (ja) | Dc・dcコンバータ | |
JP5719404B2 (ja) | 電源電圧制御回路及び電源電圧制御方法 | |
JPH07123706A (ja) | Dc/dcコンバータ | |
JP3622018B2 (ja) | Dc−dcコンバータ | |
JP6695176B2 (ja) | スイッチングレギュレータ | |
US20240113626A1 (en) | Power supply control apparatus and switching power supply including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |