TWI737961B - 整合式多功能晶片 - Google Patents

整合式多功能晶片 Download PDF

Info

Publication number
TWI737961B
TWI737961B TW108103558A TW108103558A TWI737961B TW I737961 B TWI737961 B TW I737961B TW 108103558 A TW108103558 A TW 108103558A TW 108103558 A TW108103558 A TW 108103558A TW I737961 B TWI737961 B TW I737961B
Authority
TW
Taiwan
Prior art keywords
fuse
interface
chip
integrated
electronic
Prior art date
Application number
TW108103558A
Other languages
English (en)
Other versions
TW202029206A (zh
Inventor
洪根剛
Original Assignee
晶喬科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶喬科技股份有限公司 filed Critical 晶喬科技股份有限公司
Priority to TW108103558A priority Critical patent/TWI737961B/zh
Priority to DE102020101484.8A priority patent/DE102020101484A1/de
Priority to US16/749,740 priority patent/US11257828B2/en
Publication of TW202029206A publication Critical patent/TW202029206A/zh
Priority to US17/351,954 priority patent/US11538816B2/en
Application granted granted Critical
Publication of TWI737961B publication Critical patent/TWI737961B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明揭露一種整合式多功能晶片，其包括電子熔絲與介面熔絲。介面熔絲與電子熔絲並聯設置，且電子熔絲與介面熔絲被整合在單一晶片中。藉此，本發明在僅提供單一整合式晶片的情況下，即可依不同的使用需求，讓整合式多功能晶片選擇性地操作在電子熔絲的工作模式下或者操作在介面熔絲的工作模式下，以提升整合式多功能晶片在使用上的便利性。

Description

整合式多功能晶片
本發明涉及一種整合式多功能晶片，特別是涉及一種整合電子熔絲與介面熔絲的整合式多功能晶片。
電子熔絲為一種可以重新修改積體電路之功能的元件。也就是說，積體電路的功能在製造過程中已經蝕刻在半導體晶片上，在積體電路出廠後就無法再修改。但是，透過電子熔絲的技術，可以在積體電路運作時調整積體電路的功能。
透過消耗一定程度的功率於積體電路上，以熔斷電子熔絲，達到改變積體電路的功能，故電子熔絲可作為一次性可程式記憶體(One Time Programming ROM，OTP ROM)的一部分。然而，應用電子熔絲於積體電路中，需要耗費一高功率才能達到切斷電子熔絲，改變積體電路之功能的目的，且其工作功率有一定的限制。
本發明所要解決的技術問題在於，針對現有技術的不足提供一種整合式多功能晶片，其能夠整合電子熔絲與介面熔絲，而達到僅使用單一晶片就能提供電子熔絲功能與介面熔絲功能。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種整合式多功能晶片，其包括電子熔絲與介面熔絲。該介面熔絲與該電子熔絲並聯設置，且該電子熔絲與該介面熔絲被整合在單一晶片中。其中，該整合式多功能晶片操作在該電子 熔絲的工作模式下或者操作在該介面熔絲的工作模式下之電壓與電流關係曲線圖，如圖3、圖4或圖5所示。
為了解決上述的技術問題，本發明所採用的另外一技術方案是，提供一種整合式多功能晶片，其包括電子熔絲與介面熔絲。該介面熔絲與該電子熔絲並聯設置。其中，該整合式多功能晶片操作在該電子熔絲的工作模式下之電壓與電流的關係為正相關或負相關。
本發明的有益效果在於，本發明所提供的整合式多功能晶片，其在僅提供單一整合式晶片的情況下，即可依不同的使用需求，讓整合式多功能晶片選擇性地操作在電子熔絲的工作模式下或者操作在介面熔絲的工作模式下，以提升整合式多功能晶片在使用上的便利性。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與圖式，然而所提供的圖式僅用於提供參考與說明，並非用來對本發明加以限制。
10:整合式多功能晶片
101:電子熔絲
102:介面熔絲
103:可變電阻
20:控制電路
VT:臨界電壓
I:介面熔絲工作範圍
E:電子熔絲工作範圍
圖1為本發明實施例之整合式多功能晶片的功能方塊圖。
圖2為本發明實施例之整合式多功能晶片的電路示意圖。
圖3為本發明實施例之整合式多功能晶片操作在電子熔絲的工作模式下或操作在介面熔絲的工作模式下之電壓與電流關係的其中一曲線圖。
圖4為本發明實施例之整合式多功能晶片操作在電子熔絲的工作模式下或者操作在介面熔絲的工作模式下之電壓與電流關係的另一曲線圖。
圖5為本發明實施例之整合式多功能晶片操作在電子熔絲的工作模式下或者操作在介面熔絲的工作模式下之電壓與電流關係的又一曲線圖。
以下是通過特定的具體實施例來說明本發明所揭露有關整合式多功能晶片的實施方式，本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用，本說明書中的各項細節也可基於不同觀點與應用，在不悖離本發明的構思下進行各種修改與變更。另外，本發明的附圖僅為簡單示意說明，並非依實際尺寸的描繪，事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容，但所公開的內容並非用以限制本發明的保護範圍。
應當可以理解的是，雖然本文中可能會使用到“第一”、“第二”、“第三”等術語來描述各種元件或者信號，但這些元件或者信號不應受這些術語的限制。這些術語主要是用以區分一元件與另一元件，或者一信號與另一信號。另外，本文中所使用的術語“或”，應視實際情況可能包括相關聯的列出項目中的任一個或者多個的組合。
[整合式多功能晶片的實施例]
參閱圖1與圖2所示，圖1為本發明實施例之整合式多功能晶片的功能方塊圖，圖2為本發明實施例之整合式多功能晶片的電路示意圖。本發明實施例提供一種整合式多功能晶片10，其包括一電子熔絲101以及一介面熔絲102。其中，介面熔絲102與電子熔絲101採用並聯設置，並且電子熔絲101與介面熔絲102能被整合在單一晶片中。
首先，關於電子熔絲101(Electronic Fuses，E-Fuse)，其係為一次編程非揮發性的記憶體，其原理是需要利用大電流傳遞至電子熔絲101上，大電流會將熔絲的結構做部分的破壞以達到寫入的效果。一般來說，電子熔絲101能藉由大電流的通過來進行編 程設計。大電流可用以破壞電子熔絲的結構而形成電子開路，對於傳統的電子熔絲編程，需要編程的電子熔絲結構通常由解碼地址選擇，解碼地址是由低壓電源(V)供電的控制電路產生。
另外，電子熔絲101的優點是可以直接在互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)邏輯製程下製成，也可以直接在低電壓下進行讀取和寫入的工作。電子熔絲記憶體可以簡單以其所主要組成的材料來分為多晶矽型熔絲以及金屬熔絲。多晶矽型的電子熔絲記憶體主要是直接利用在CMOS邏輯製程下多晶矽閘極中主要組成物為其利用的材料，電流主要是經由金屬矽化層來做電遷移效應。其和金屬型電子熔絲記憶體比起來，最大的優點就是所需要操作的電流較小。
另外，關於介面熔絲102(Interface Fuse，I-Fuse)，是由接點接觸到金屬或是多晶矽間的介面組成。其優點為低功率、低操作電壓、可相容於一般邏輯製程擁有比其他熔絲記憶體元件更小的體積。更因為介面熔絲記憶體元件的架構，其擁有比電子熔絲低的編程電流。
以下舉例說明，但其並非用來限定本發明。當輸入電子熔絲101之電壓超過一時間時，會導致功率上升，功率上升會產生熱能，進而切斷電子熔絲101，使電子熔絲101斷路。另外，當輸入介面熔絲102(如圖3所示)的電流與電壓為低電流與低電壓時，介面熔絲102會對應形成高電阻，當輸入介面熔絲102的電流與電壓為高電流與高電壓時，介面熔絲102會對應形成低電阻。
當輸入介面熔絲102(如圖4與圖5所示)的電流與電壓為低電流與低電壓時，介面熔絲102會對應形成低電阻，當輸入介面熔絲102的電流與電壓為高電流與高電壓時，介面熔絲102會對應形成高電阻。由於電子熔絲101與介面熔絲102有其工作電壓範圍，在本發明的整合式多功能晶片10中，當輸入整合式多功能晶片10的電壓小於一臨界電壓時，整合式多功能晶片10會操作在 介面熔絲102的工作模式下。而當輸入介面熔絲102的電流與電壓為低電流與低電壓或高電流與高電壓時，介面熔絲102會對應形成低電阻或高電阻以達到改變整合式多功能晶片10之邏輯態的作用(如圖4與圖5所示)。當輸入介面熔絲102(如圖3所示)的電流與電壓為低電流與低電壓時，介面熔絲102會對應形成高電阻，當輸入介面熔絲102的電流與電壓為高電流與高電壓時，介面熔絲102會對應形成低電阻。
另外，當輸入整合式多功能晶片10的電壓大於臨界電壓時，整合式多功能晶片10會操作在電子熔絲101的工作模式下，且當輸入電子熔絲101的電壓超過一時間時，同樣會產生高溫而切斷電子熔絲101。藉此，透過本發明的整合式多功能晶片10，使用者可以透過控制輸入整合式多功能晶片10的電壓，使整合式多功能晶片10操作在電子熔絲101的工作模式下或介面熔絲102的工作模式下。
再者，本發明的整合式多功能晶片10更包括一可變電阻103，可變電阻103可分別與電子熔絲101以及介面熔絲102串聯設置。設置可變電阻103於整合式多功能晶片10上，達到控制輸入整合式多功能晶片10的電壓大小，進而可以控制整合式多功能晶片10操作在電子熔絲101或者介面熔絲102的工作模式下。
進一步來說，本發明的整合式多功能晶片10是根據電子熔絲101或者介面熔絲102是否斷開而改變其邏輯態。舉例來說，當整合式多功能晶片10在電子熔絲101或者介面熔絲102未斷開前，其邏輯態為1，而當整合式多功能晶片10在電子熔絲101或者介面熔絲102斷開後，其邏輯態為0。或者，當整合式多功能晶片10在電子熔絲101或者介面熔絲102未斷開前，其邏輯態為0，而當整合式多功能晶片10在電子熔絲101或者介面熔絲102斷開後，其邏輯態為1。然而，本發明不以上述所舉的例子為限。
此外，在本發明的整合式多功能晶片10的應用上，可以將整 合式多功能晶片10安裝於一控制電路20中，如圖1所示，控制電路20根據整合式多功能晶片10的邏輯態選擇性地操作在一第一模式或者一第二模式。舉例來說，控制電路20的第一模式可以是讀取模式，第二模式可以是寫入模式，在此並不侷限。另外，具電子熔絲101、可變電阻103與介面熔絲102的整合式多功能晶片10在製造過程中，能被整合在單一晶片中。然而，本發明不以上述所舉的例子為限。
圖3為本發明實施例之整合式多功能晶片操作在電子熔絲的工作模式下或者操作在介面熔絲的工作模式下之電壓與電流關係曲線圖。如圖3、圖4或圖5所示，當輸入介面熔絲102的電流為0，而電壓大約在14V~20V之間，其為低電流與低電壓，介面熔絲102會對應形成低電阻。當輸入介面熔絲102的電流大約在0A~0.1A之間，而電壓大約在20V~25V，其為高電流與高電壓時，介面熔絲102會對應形成高電阻。而當電流大約在0.4A~0.68A之間，且電壓大約在16~25V之間產生快速中斷(Snapback)後工作在大電流區間(>1A)，本發明的整合式多功能晶片操作在電子熔絲的工作模式下。
另外，如圖4所示，當輸入至整合式多功能晶片10的電壓在一臨界電壓(VT)以下，整合式多功能晶片10操作在介面熔絲102的工作模式下，在低電壓與低電流時，介面熔絲102會對應形成低電阻，在高電壓與高電流時，介面熔絲102會對應形成高電阻，以上的數值範圍只是用來舉例說明，並非用來限定本發明，實務上的數值範圍會依據不同的產品特性來定義。本發明之整合式多功能晶片10的工作範圍是當電壓在14V~25V之間、電流在0A~0.68A之間產生快速中斷(Snapback)後工作在大電流區間(>1A)，因此本發明相較於僅用電子熔絲或介面熔絲的積體電路有較大的可工作區間。如圖4所示，電子熔絲101的斜率為正相關，但在不同實施例中，電子熔絲101的斜率也可以為負相關，如圖5 所示，在此並不侷限。
承上所述，介面熔絲102的邏輯判斷(0或1)是由低電壓/低電流對應到低電阻以及高電壓/高電流對應到高電阻，因此具有可以重複編程的優點。而當輸入電壓超過臨界電壓(VT)，使電子熔絲101產生高熱，進而切斷電子熔絲101。本發明的整合式多功能晶片透過控制可變電阻的電阻大小，控制整合式多功能晶片的輸入電壓，進而使整合式多功能晶片10可操作在介面熔絲102的工作模式下(在介面熔絲工作範圍I內，由電壓與電流關係所形成的趨勢軌跡，如圖4或圖5所示)或者操作在電子熔絲101的工作模式下(在電子熔絲工作範圍E內，由電壓與電流關係所形成的趨勢軌跡，如圖4或圖5所示)。
[實施例的有益效果]
本發明的有益效果在於，本發明所提供的整合式多功能晶片10，其在僅提供單一整合式晶片的情況下，即可依不同的使用需求，讓整合式多功能晶片10選擇性地操作在電子熔絲101的工作模式下或者操作在介面熔絲102的工作模式下，以提升整合式多功能晶片10在使用上的便利性。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的申請專利範圍內。
10‧‧‧整合式多功能晶片
101‧‧‧電子熔絲
102‧‧‧介面熔絲
103‧‧‧可變電阻
20‧‧‧控制電路

Claims (8)

  1. 一種整合式多功能晶片，其包括：一電子熔絲，其為一次編程非揮發性的記憶體；以及一介面熔絲，其與該電子熔絲並聯設置；其中，該電子熔絲與該介面熔絲被整合在單一晶片中；其中該整合式多功能晶片是根據該電子熔絲是否斷開或該介面熔絲的電阻高低而改變其邏輯態；其中，在該介面熔絲的工作模式下，電流為0A且電壓在14V~20V形成低電阻，電流在0A~0.1A且電壓在20~25V形成高電阻；其中，當電流在0.4A~0.68A且電壓在16~25V產生快速中斷後，該整合式多功能晶片工作在大電流區間；其中，通過大電流傳遞至該電子熔絲上，以破壞該電子熔絲的結構，達到寫入效果。
  2. 如請求項1所述的整合式多功能晶片，其中該整合式多功能晶片在該電子熔絲未斷開前或該介面熔絲在高電阻時，其所述邏輯態為1。
  3. 如請求項1所述的整合式多功能晶片，其中該整合式多功能晶片在該電子熔絲未斷開前或該介面熔絲在高電阻時，其所述邏輯態為0。
  4. 如請求項1所述的整合式多功能晶片，其中該整合式多功能晶片在該電子熔絲斷開後或該介面熔絲在低電阻時，其所述邏輯態為1。
  5. 如請求項1所述的整合式多功能晶片，其中該整合式多功能晶 片在該電子熔絲斷開後或該介面熔絲在低電阻時，其所述邏輯態為0。
  6. 如請求項1所述的整合式多功能晶片，其中該整合式多功能晶片係安裝於一控制電路中，該控制電路根據該整合式多功能晶片的所述邏輯態選擇性地操作在一第一模式或者一第二模式。
  7. 如請求項1所述的整合式多功能晶片，還進一步包括：一可變電阻，其分別與該電子熔絲以及該介面熔絲串聯設置，該電子熔絲、該介面熔絲與該可變電阻被整合在該單一晶片中。
  8. 一種整合式多功能晶片，其包括：一電子熔絲，其為一次編程非揮發性的記憶體；以及一介面熔絲，其與該電子熔絲並聯設置；其中，該整合式多功能晶片操作在該電子熔絲的工作模式下之電壓與電流的關係為正相關或負相關；其中該整合式多功能晶片是根據該電子熔絲是否斷開或該介面熔絲的電阻高低而改變其邏輯態；其中，在該介面熔絲的工作模式下，電流為0A且電壓在14V~20V形成低電阻，電流在0A~0.1A且電壓在20~25V形成高電阻；其中，當電流在0.4A~0.68A且電壓在16~25V產生快速中斷後，該整合式多功能晶片工作在大電流區間；其中，通過大電流傳遞至該電子熔絲上，以破壞該電子熔絲的結構，達到寫入效果。
TW108103558A 2019-01-30 2019-01-30 整合式多功能晶片 TWI737961B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108103558A TWI737961B (zh) 2019-01-30 2019-01-30 整合式多功能晶片
DE102020101484.8A DE102020101484A1 (de) 2019-01-30 2020-01-22 Integraler Multifunktionschip
US16/749,740 US11257828B2 (en) 2019-01-30 2020-01-22 Integral multifunction chip
US17/351,954 US11538816B2 (en) 2019-01-30 2021-06-18 Integral multifunction chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108103558A TWI737961B (zh) 2019-01-30 2019-01-30 整合式多功能晶片

Publications (2)

Publication Number Publication Date
TW202029206A TW202029206A (zh) 2020-08-01
TWI737961B true TWI737961B (zh) 2021-09-01

Family

ID=71524315

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108103558A TWI737961B (zh) 2019-01-30 2019-01-30 整合式多功能晶片

Country Status (3)

Country Link
US (2) US11257828B2 (zh)
DE (1) DE102020101484A1 (zh)
TW (1) TWI737961B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110110004A1 (en) * 2007-08-29 2011-05-12 Austriamicrosystems Ag Circuit Arrangement for Protection from Electrostatic Discharges and Method for Operating Same
US20150003142A1 (en) * 2010-08-20 2015-01-01 Shine C. Chung Method and structure for reliable electrical fuse programming
US20160301202A1 (en) * 2013-08-30 2016-10-13 Autonetworks Technologies, Ltd. Semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
DE112012005768T5 (de) 2012-01-27 2014-12-04 Mitsubishi Electric Corporation Hochfrequenzstromreduzierungsvorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110110004A1 (en) * 2007-08-29 2011-05-12 Austriamicrosystems Ag Circuit Arrangement for Protection from Electrostatic Discharges and Method for Operating Same
US20150003142A1 (en) * 2010-08-20 2015-01-01 Shine C. Chung Method and structure for reliable electrical fuse programming
US20160301202A1 (en) * 2013-08-30 2016-10-13 Autonetworks Technologies, Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20200243548A1 (en) 2020-07-30
US11538816B2 (en) 2022-12-27
DE102020101484A1 (de) 2020-07-30
US11257828B2 (en) 2022-02-22
US20210313338A1 (en) 2021-10-07
TW202029206A (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
JP4999017B2 (ja) 複数の論理素子を含むワンタイムプログラマブルロジックビット
US8159895B2 (en) Method and system for split threshold voltage programmable bitcells
US8223575B2 (en) Multi-level electrical fuse using one programming device
TWI737961B (zh) 整合式多功能晶片
US6205077B1 (en) One-time programmable logic cell
US7002219B1 (en) Electrical fuse for integrated circuits
TWI541980B (zh) 記憶元件以及記憶體結構
US7764108B2 (en) Electrical fuse circuit
KR102331812B1 (ko) 이퓨즈
CN111564427B (zh) 整合式多功能芯片
KR100703886B1 (ko) 전기적 퓨즈 보호 장치 및 이를 포함한 반도체 장치
JP2017028073A (ja) 集積回路
US6781436B2 (en) Programming transistor in breakdown mode with current compliance
JP3620975B2 (ja) 半導体装置
US20220343986A1 (en) Operation method of multi-bits read only memory
KR100306992B1 (ko) 반도체집적회로에있어서의출력논리설정회로
JPH10340663A (ja) 擬似ヒューズおよび擬似ヒューズを用いた回路
JP2014204602A (ja) 半導体装置
KR100450955B1 (ko) 반도체 장치의 누설전류 방지회로 및 그 제어방법
TW202347342A (zh) 電子保險絲之調校電路
CN115035941A (zh) 一种efuse单元结构以及存储器
CN111881638A (zh) 可编程电路及其编程方法、读取方法
KR100924341B1 (ko) 래치 회로
JP2007259005A (ja) 半導体集積回路
JP2001210087A (ja) 半導体装置