DE102007040875A1 - Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen - Google Patents

Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen Download PDF

Info

Publication number
DE102007040875A1
DE102007040875A1 DE200710040875 DE102007040875A DE102007040875A1 DE 102007040875 A1 DE102007040875 A1 DE 102007040875A1 DE 200710040875 DE200710040875 DE 200710040875 DE 102007040875 A DE102007040875 A DE 102007040875A DE 102007040875 A1 DE102007040875 A1 DE 102007040875A1
Authority
DE
Germany
Prior art keywords
diverting
circuit arrangement
switchable
trigger
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200710040875
Other languages
English (en)
Other versions
DE102007040875B4 (de
Inventor
Dieter Maier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102007040875.9A priority Critical patent/DE102007040875B4/de
Priority to PCT/EP2008/061035 priority patent/WO2009027348A2/de
Priority to US12/675,833 priority patent/US9351385B2/en
Publication of DE102007040875A1 publication Critical patent/DE102007040875A1/de
Priority to US14/261,393 priority patent/US9265134B2/en
Application granted granted Critical
Publication of DE102007040875B4 publication Critical patent/DE102007040875B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/048—Anti-latching or quenching devices, i.e. bringing the protection device back to its normal state after a protection action
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

Eine Schaltungsanordnung zum Schutz von elektrostatischen Entladungen weist eine Ableitstruktur (ESD1) auf, welche ein Ableitelement (DE1) und ein schaltbares Element (SW1) umfasst. das Ableitelement (DE1) ist eingerichtet, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss (K1, K2) abzuleiten. das schaltbare Element (SW1) kann einen ersten und einen zweiten Schaltzustand einnehmen, wobei eine Funktion des Ableitelements (DE1) in Abhängigkeit des Schaltzustands des schaltbaren Elements (SW1) aktivierbar ist.

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen sowie ein Verfahren zum Betreiben einer solchen Schaltungsanordnung.
  • Bei elektrostatischen Entladungen, englisch electrostatic discharge, ESD, treten hohe Spannungen beispielsweise zwischen Anschlüssen einer elektrischen Schaltung auf. Dies kann zu hohen Strömen durch die Schaltung führen. Insbesondere bei integrierten Schaltungen ist es möglich, dass dadurch eine Zerstörung der Schaltung erreicht wird.
  • Zum Schutz einer Schaltung vor elektrostatischen Entladungen können Schutzschaltungen vorgesehen werden, die im Fall einer elektrostatischen Entladung, also beim Auftreten einer hohen Spannung, einen Strom ableiten und so die elektrische Schaltung vor Zerstörung bewahren können.
  • In derartigen Schutzschaltungen können verschiedene Typen von Ableitelementen eingesetzt werden, die jeweils zwischen Anschlüssen der zu schützenden Schaltung beziehungsweise eines zu schützenden Bauteils geschaltet sind. Die verschiedenen Typen unterscheiden sich unter anderem durch den jeweiligen Verlauf ihrer Spannungs-Stromkennlinie und können demnach unterschiedliches Schutzverhalten aufweisen.
  • 14 zeigt ein beispielhaftes Spannungs-Stromdiagramm mit Spannungs-Stromkennlinien verschiedener Ableitelemente, welche hier als sogenannte Transmission Line Pulsing(TLP)-Kurven dargestellt sind. Beispielsweise weist ein erster Typ eines Ableitelements die Kennlinie SFA auf, welche die Form einer Diodenkennlinie mit einer Durchbruchspannung VB besitzt. Die Kennlinie SFA weist dabei keinen Spannungsrücksprung, englisch snapback auf. Im Gegensatz dazu ist ein zweites beispielhaftes Ableitelement durch die Kennlinie SA bestimmt, welche einen Spannungsrücksprung von der Durchbruchspannung VB auf eine Rücksprungspannung VR aufweist.
  • Ein Schutz der Schaltung beziehungsweise des Bauteils kann zudem in verschiedenen Betriebszuständen erforderlich sein. Beispielsweise soll ein Bauteil in einem nicht in eine Schaltung eingebauten Zustand geschützt werden, zum Beispiel gegen eine Entladung aufgrund einer elektrostatischen Ladung, die durch Berührung und/oder Reibungselektrizität auf das Bauteil übertragen wird. Ein derartiger Schutz, in dem ein Bauteil in einem nicht eingebauten Zustand geschützt wird, kann auch als Chiplevelschutz oder Chippegelschutz bezeichnet werden. Des Weiteren kann es erforderlich sein, ein Bauteil vor Überspannungen zu schützen, die an Anschlüssen des Bauteils auftreten, wenn dieses in eine Schaltung eingebaut ist und/oder mit einer Schaltung gemeinsam betrieben wird. Derartige Überspannungen können beispielsweise aufgrund unerwünschter transienter Vorgänge etwa auf Versorgungsleitungen oder auch aufgrund elektrostatischer Entladungen auftreten. Ein Schutz eines Bauelements im eingebauten Zustand oder im Betrieb des Bauteils kann auch als Systemlevelschutz oder Systempegelschutz bezeichnet werden.
  • Schutzelemente beziehungsweise Schutzstrukturen zum Schutz vor elektrostatischen Entladungen können dementsprechend grundsätzlich besser geeignet für eine von mehreren möglichen Schutzanwendungen sein. Mit Verweis auf das Diagramm in 14 kann es beispielsweise mit einem Schutzelement mit einer der Kennlinie SA entsprechenden Kennlinie dazu kommen, dass das Schutzelement bei einem Betrieb mit einer Versorgungsspannung oder Batteriespannung VBAT im Falle einer abzuleitenden Überspannung zerstört wird. Wenn beispielsweise eine Spannung zwischen den zu schützenden Anschlüssen höher als die Durchbruchspannung VB ist, wird das Schutzelement ausgelöst, was zunächst einen Spannungsrücksprung auf die Rücksprungspannung VR bewirkt. Wenn die Batteriespannung VBAT wie in diesem Ausführungsbeispiel höher als die Rücksprungspannung VR ist, gelangt das Schutzelement jedoch nicht mehr in einen nicht leitenden Zustand, sondern es kommt zu einem Stromanstieg bis zu einem Stromwert, welcher mit dem Wert der Batteriespannung VBAT korrespondiert. Dieser Strom ist in der Regel höher als ein zulässiger Dauerstrom des Schutzelements, was letztendlich zu einer Zerstörung des Schutzelements führen kann.
  • Bei einer derartigen Zerstörung kann es zu einer dauerhaft leitenden Verbindung zwischen den zu schützenden Anschlüssen über das zerstörte Schutzelement führen, wodurch das zu schützende Bauteil beziehungsweise die zu schützende Schaltung unter Umständen nicht mehr verwendet werden kann.
  • Bei einem Einsatz von Schutzelementen mit einer spannungsrücksprungfreien Kennlinie, entsprechend der Kennlinie SFA in 14 wird in der Regel eine wesentlich größere Fläche auf einem Halbleiterchip benötigt als bei einem Schutzelement mit einer Kennlinie entsprechend der Kennlinie SA. Dies führt zu einem höheren Aufwand und/oder zu einer größeren Schaltung bei der Herstellung eines Bauteils mit einem entsprechenden Schutzelement. Dies ist in der Regel auch mit höheren Kosten verbunden.
  • Es ist eine Aufgabe der Erfindung, eine Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen aufzuzeigen, mit der eine zu schützende Schaltung in verschiedenen Betriebszuständen sicher mit geringem Aufwand betrieben werden kann. Es ist auch eine Aufgabe der Erfindung, ein Verfahren zum Betreiben einer solchen Schaltungsanordnung anzugeben, welches sich aufwandsarm realisieren lässt.
  • Diese Aufgaben werden mit den Gegenständen der unabhängigen Patentansprüche gelöst. Ausgestaltungsformen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • In einem Ausführungsbeispiel weist eine Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen eine erste Ableitstruktur auf. Die erste Ableitstruktur umfasst ein erstes Ableitelement, das eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss abzuleiten, und ein erstes schaltbares Element, das einen ersten und einen zweiten Schaltzustand einnehmen kann. Eine Funktion des ersten Ableitelements ist dabei in Abhängigkeit des Schaltzustandes des ersten schaltbaren Elements aktivierbar.
  • Somit kann eine Funktion, insbesondere eine Ableitfunktion des Ableitelements für den Fall aktiviert werden, dass das Ableitelement für einen jeweiligen Betriebszustand der zu schützenden Schaltung geeignet ist. Dementsprechend kann die Funktion des Ableitelements auch bewusst deaktiviert werden. Beispielsweise kann so verhindert werden, dass ein Auslösen des Ableitelements zu einer Zerstörung des Ableitelements und zu einer Funktionsbeeinträchtigung der zu schützenden Schaltung führt. Somit können sowohl der Schutz als auch die Funktionsfähigkeit einer zu schützenden Schaltung für verschiede ne Betriebszustände gewährleistet werden, zum Beispiel ein Chiplevelschutz und/oder ein Systemlevelschutz. Eine Aktivierung oder Deaktivierung des Ableitelements erfolgt hierbei in Abhängigkeit eines veränderten Schaltzustands des schaltbaren Elements. Der Aufwand für das Vorsehen der Schaltungsanordnung sowie für das Betreiben der Schaltungsanordnung sind infolgedessen gering.
  • Beispielsweise kann das Ableitelement als ein Element mit einer Spannungs-Stromkennlinie ausgeführt sein, die einen Spannungsrücksprung aufweist. Um eine Zerstörung des Ableitelements für den Fall zu verhindern, dass die Schaltungsanordnung mit einer Spannung betrieben wird, die höher als die Rücksprungspannung des Ableitelements ist, kann das Ableitelement beispielsweise in einer Serienschaltung mit dem schaltbaren Element den ersten und zweiten Anschluss miteinander koppeln, wobei das schaltbare Element bei Anlegen einer Betriebsspannung in einem nicht leitenden Zustand ist. Somit ist auch die Funktion des Ableitelements nicht aktiv.
  • Das schaltbare Element kann in diesem Fall als Schalter oder mehrmals schaltbares Element ausgeführt sein oder alternativ als einmalig schaltbares beziehungsweise irreversibel schaltbares Element. In einem Ausführungsbeispiel ist als schaltbares Element eine Schmelzsicherung vorgesehen, welche im Fall eines zu hohen Stroms über das Ableitelement und die Schmelzsicherung zerstört wird und damit einen weiteren Stromfluss über das Ableitelement verhindert, welcher zu einer Zerstörung des Ableitelements führen kann.
  • Optional kann auch eine zweite Ableitstruktur mit einem zweiten Ableitelement vorgesehen werden, welche wiederum den ersten und zweiten Anschluss miteinander koppelt. Beispielsweise ist das zweite Ableitelement dazu eingerichtet, eine elektrostatische Entladung zwischen dem ersten und dem zweiten Anschluss abzuleiten, insbesondere für einen Betriebszustand, in dem eine Funktion des ersten Ableitelements deaktiviert ist. Das zweite Ableitelement ist dazu beispielsweise als ein Element mit einer Spannungs-Stromkennlinie ausgeführt, die keinen Spannungsrücksprung aufweist. In diesem Fall sind beispielsweise das erste Ableitelement für einen Chiplevelschutz und das zweite Ableitelement für einen Systemlevelschutz geeignet.
  • In einer weiteren Ausführungsform sind ein erstes und ein zweites Ableitelement jeweils in einer Serienschaltung mit einem schaltbaren Element zwischen den ersten und den zweiten Anschluss geschaltet. Das erste und zweite Ableitelement sind dabei vorzugsweise für das Ableiten elektrostatischer Entladungen in jeweils verschiedenen Betriebszuständen eingerichtet, beispielsweise das erste Ableitelement für einen Chiplevelschutz und das zweite Ableitelement für einen Systemlevelschutz. Ferner ist eine Steuerschaltung vorgesehen, die durch eine Ansteuerung der schaltbaren Elemente jeweils eines der Ableitelemente aus der Menge des ersten und zweiten Ableitelements aktiviert und das jeweils andere Ableitelement aus der genannten Menge deaktiviert. Das Aktivieren beziehungsweise Deaktivieren erfolgt dabei beispielsweise in Abhängigkeit eines durch die Steuerschaltung festgestellten Betriebszustands.
  • In einem weiteren Ausführungsbeispiel sind in der Schaltungsanordnung ein erstes und ein zweites Triggerelement vorgesehen, welche Triggersignale abgeben, die geeignet sind, ein Ableitelement anzusteuern. Das erste und zweite Triggerelement sind dabei vorzugsweise für unterschiedliche Betriebszu stände ausgelegt, beispielsweise wiederum für einen Chiplevelschutz und für einen Systemlevelschutz. Über eine Steuerschaltung und entsprechend angeordnete schaltbare Elemente kann jeweils eine Funktion des ersten und zweiten Triggerelements aktiviert beziehungsweise deaktiviert werden. Somit kann in Abhängigkeit eines festgestellten Betriebszustands eine jeweils geeignete Triggerung des Ableitelements erfolgen, so dass ein unerwünschtes oder unnötiges Triggern des Ableitelements verhindert werden kann.
  • Das einmalig schaltbare Element beziehungsweise die Schmelzsicherung kann beispielsweise beim Auftreten eines Ableitvorgangs durch einen entsprechenden Stromfluss zerstört werden. Alternativ kann in Abhängigkeit eines Steuersignals ein Stromfluss durch das einmalig schaltbare Element bewirkt werden, welcher zur Zerstörung des schaltbaren Elements, also zum Auftrennen der leitenden Verbindung durch das schaltbare Element, führt.
  • In einem Ausführungsbeispiel eines Verfahrens zum Betreiben einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen wird die Schaltungsanordnung mit einem ersten Ableitelement bereitgestellt, das eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss abzuleiten. Es erfolgt eine Bestimmung eines Betriebszustands der Schaltungsanordnung, wobei eine Ableitfunktion des ersten Ableitelements in Abhängigkeit des bestimmten Betriebszustands aktiviert und/oder deaktiviert wird.
  • Beispielsweise erfolgt das Aktivieren und/oder das Deaktivieren über ein schaltbares Element, das in einer Serienschaltung mit dem ersten Ableitelement, den ersten Anschluss mit dem zweiten Anschluss koppelt. Ein Deaktivieren einer Ableitfunktion des ersten Ableitelements kann hierbei irreversibel erfolgen.
  • In einem weiteren Ausführungsbeispiel des Verfahrens wird ein zweites Ableitelement bereitgestellt, das eingerichtet ist, eine elektrostatische Entladung zwischen dem ersten und zweiten Anschluss abzuleiten. Dabei ist eine Ableitfunktion des zweiten Ableitelements dauerhaft aktiviert oder wird in Abhängigkeit eines Aktivierungszustands der Ableitfunktion des ersten Ableitelements aktiviert oder deaktiviert.
  • In einem weiteren Ausführungsbeispiel des Verfahrens wird ein erstes Triggersignal in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen dem ersten und zweiten Anschluss erzeugt. Ferner wird ein zweites Triggersignal in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss erzeugt. Das Aktivieren und/oder Deaktivieren einer Ableitfunktion des Ableitelements umfasst dabei, dass ein Weiterleiten des ersten Triggersignals aktiviert wird, wenn beim Bestimmen des Betriebszustands ein erster Betriebszustand bestimmt wird und ein Weiterleiten des zweiten Triggersignals aktiviert wird, wenn beim Bestimmen des Betriebszustands ein zweiter Betriebszustand bestimmt wird. Das erste Ableitelement wird dem entsprechend mit dem weiter geleiteten Triggersignal angesteuert.
  • In den jeweiligen Ausführungsbeispielen des Verfahrens kann beim Bestimmen des Betriebszustandes ein durchschnittlicher Potentialunterschied zwischen dem ersten und zweiten Anschluss ausgewertet werden.
  • Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen im Detail erläutert. Funktions- beziehungsweise wirkungsgleiche Elemente tragen dabei gleiche Bezugszeichen.
  • Es zeigen:
  • 1 ein erstes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 2 ein zweites Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 3 ein drittes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 4 ein beispielhaftes Spannungs-Stromdiagramm,
  • 5 ein Ausführungsbeispiel einer Schmelzsicherung,
  • 6A ein viertes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 6B ein fünftes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 7 ein sechstes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 8 ein siebtes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 9 ein achtes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 10 ein neuntes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 11 ein zehntes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 12 ein elftes Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen,
  • 13 ein Ausführungsbeispiel von Triggerelementen und
  • 14 ein beispielhaftes Spannungs-Stromdiagramm von verschiedenen Ableitelementen.
  • 1 zeigt ein Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen mit einer Ableitstruktur ESD1, die zwischen einen ersten und einen zweiten Anschluss K1, K2 geschaltet ist. Die Ableitstruktur ESD1 umfasst ein erstes Ableitelement DE1, das in 1 symbolisch mit einem Transistor dargestellt ist. Die Ableitstruktur ESD1 umfasst ferner ein schaltbares Element SW1, das einen ersten und einen zweiten Schaltzustand einnehmen kann. Das Ableitelement DE1 ist dazu eingerichtet, eine elektrostatische Entladung zwischen dem ersten und dem zweiten Anschluss K1, K2 abzuleiten. Dabei ist eine Funktion, insbesondere eine Ableitfunktion des Ableitelements DE1 von einem Schaltzustand des schaltbaren Elements SW1 abhängig. Das Ableitelement DE1 kann neben einem Halbleiterelement, welches elektrostatische Entladungen ableiten kann, auch eine oder mehrere Triggervorrichtungen aufweisen, welche einen Ableitvorgang über das Ableitelement DE1 steuern.
  • Das schaltbare Element SW1 kann in verschiedenen Ausführungsbeispielen direkt in einem möglichen Strompfad zur Ableitung einer elektrostatischen Ladung zwischen dem ersten und zweiten Anschluss K1, K2 vorgesehen sein, so dass in einem geöffneten, nicht leitenden Zustand des schaltbaren Elements SW1 eine Ableitfunktion deaktiviert ist. In anderen Ausführungsbeispielen kann durch das schaltbare Element SW1 auch die Funktion eines oder mehrerer Triggerelemente gesteuert, insbesondere aktiviert beziehungsweise deaktiviert werden.
  • 2 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, bei dem das Ableitelement DE1 in einer Serienschaltung mit dem schaltbaren Element SW1 den ersten Anschluss K1 mit dem zweiten Anschluss K2 koppelt. Das schaltbare Element SW1 ist in diesem Ausführungsbeispiel als einmalig schaltbares beziehungsweise irreversibel schaltbares Element ausgebildet. Beispielsweise umfasst das einmalig schaltbare Element eine Schmelzsicherung.
  • Das Ableitelement DE1 umfasst beispielsweise einen NPN-Transistor oder einen n-Kanal-Feldeffekttransistor. Alternativ kann das Ableitelement auch einen Thyristor oder einen Silicon controlled rectifier, SCR umfassen. In einer weiteren Ausführungsform kann das Ableitelement DE1 auch ein Element mit einer Spannungs-Stromkennlinie umfassen, die einen Spannungsrücksprung aufweist. Dies ist symbolisch durch die Kennlinie des Ableitelements DE1 in 2 dargestellt. Das Ableitelement DE1 weist beispielsweise eine Kennlinie auf, die der Kennlinie SA in dem Diagramm in 14 entspricht.
  • Wenn die Schaltungsanordnung mit einer an den Anschlüssen K1, K2 angeschlossenen Schaltung betrieben wird, der eine Versorgungsspannung zugeführt wird, die größer als eine Rücksprungsspannung VR des Ableitelements DE1 ist, kann es im Falle einer Auslösung des Ableitelements DE1 zu einem Stromfluss kommen, der zu einer Zerstörung des Ableitelements DE1 führt oder führen würde. Ein derartiger Stromfluss, der nicht nur aus der ESD-Belastung sondern auch aus der Spannungsdifferenz zwischen der Versorgungsspannung und der Haltespannung des Ableitelements DE1 resultiert, bewirkt aber auch ein Durchbrennen des einmalig schaltbaren Elements SW1, durch das der Stromfluss unterbrochen wird. Das Ableitelement DE1 selbst kann in diesem Fall unbeschädigt bleiben. Insbesondere kommt es nicht zu einer Zerstörung des Ableitelements DE1, weil der erste und zweite Anschluss K1, K2 nicht dauerhaft elektrisch miteinander verbunden sind. Eine Funktionsfähigkeit der an den Anschlüssen K1, K2 angeschlossenen Schaltung bleibt somit erhalten. Eine dauerhafte elektrische Verbindung des ersten und zweiten Anschlusses K1, K2 wird wegen des nicht leitenden schaltbaren Elements SW1 jedoch auch bei einer Zerstörung des Ableitelements DE1 wirksam verhindert.
  • Ableitelemente mit einer Stromspannungskennlinie mit Spannungsrücksprung eignen sich insbesondere für den Schutz einer Schaltung gegen elektrostatische Entladungen, die durch Berührung und Reibungselektrizität bewirkt wird. Ein derartiger Schutz ist insbesondere für Bauteile sinnvoll, welche noch nicht in eine Schaltung eingebaut sind beziehungsweise nicht mit einer derartigen Schaltung betrieben werden, und kann auch als Chiplevelschutz bezeichnet werden. Beim Durchbrennen oder Öffnen des einmalig schaltbaren Elements SW1 kann die zu schützende Schaltung den Schutz vor elektrostatischen Entladungen im nicht eingebauten Zustand verlieren. Da der Verlust des Schutzes aber im eingebauten Zustand erfolgt, kann dieser unerheblich sein.
  • Um jedoch auch elektrostatische Entladungen im Betrieb einer Schaltung ableiten zu können, entsprechend einem Systemlevelschutz, ist in einem weiteren Ausführungsbeispiel, das in 3 dargestellt ist, eine zweite Ableitstruktur ESD2 mit einem zweiten Ableitelement DE2 vorgesehen, wobei das zweite Ableitelement DE2 den ersten Anschluss K1 mit dem zweiten Anschluss K2 koppelt. Das zweite Ableitelement DE1 umfasst beispielsweise einen PNP-Transistor oder einen P-Kanal-Feldeffekttransistor oder eine Zenerdiode. Anders ausgedrückt kann das zweite Ableitelement DE2 ein Element mit einer Spannungs-Stromkennlinie umfassen, die keinen Spannungsrücksprung aufweist. Ein derartiges Element ist insbesondere für einen Systemlevelschutz vor elektrostatischen Entladungen im Betrieb einer angeschlossenen, zu schützenden Schaltung geeignet.
  • Wie zuvor für das Ausführungsbeispiel in 2 beschrieben, kann es bei einem Auslösen des ersten Ableitelements DE1 zu einer Zerstörung des als Sicherung ausgebildeten ersten schaltbaren Elements SW1 kommen, wenn eine Betriebsspannung an den Anschlüssen K1, K2 höher als die Rücksprungspannung VR des ersten Ableitelements DE1 ist. Durch die zweite Ableitstruktur ESD2 ist jedoch weiterhin der Schutz vor elektrostatischen Entladungen gewährleistet. Anders ausgedrückt, bleibt nach einer Zerstörung der Sicherung SW1 ein ESD-Schutz einer zu schützenden Schaltung auch dann vorhanden, wenn eine Ableitfunktion des ersten Ableitelements DE1 deaktiviert ist.
  • 4 zeigt ein beispielhaftes Spannungs-Stromdiagramm mit einem Verlauf beim Auftreten einer elektrostatischen Entladung, zu deren Beginn sowohl das erste als auch das zweite Ableitelement DE1, DE2 gemäß dem Ausführungsbeispiel in 3 aktiviert sind. Dabei kommt es zunächst zu einem Spannungsrücksprung über das erste Ableitelement DE1 und einem darauf folgenden Anstieg von Spannung und Strom durch das erste Ableitelement DE1. In dem mit FU bezeichneten Bereich kommt es zu einer Zerstörung der Sicherung SW1, wobei auch das erste Ableitelement DE1 zerstört werden kann. Dementsprechend kann ein weiteres Ableiten der elektrostatischen Entladung über das zweite Ableitelement DE2 erfolgen, dessen Kennlinie gestrichelt dargestellt ist. Nach diesem Vorgang, der in der Regel irreversibel ist, erfolgt ein weiteres Ableiten von elektrostatischen Entladungen lediglich über das zweite Ableitelement DE2.
  • 5 zeigt ein Ausführungsbeispiel einer Schmelzsicherung, die als schaltbares Element SW1 in einem der dargestellten Ausführungsbeispiele verwendet werden kann. Eine derartige Schmelzsicherung kann beispielsweise im Layout einer Halbleiterschaltung realisiert werden. Bei einer entsprechenden Strombelastung der Schmelzsicherung werden die verjüngten Stellen im schraffierten Bereich der Schmelzsicherung infolge des hohen Stroms aufgetrennt, so dass danach keine elektrische Verbindung zwischen den beiden dargestellten Metallbereichen vorhanden ist.
  • In den in den 2 und 3 gezeigten Ausführungsbeispielen kann das schaltbare Element beziehungsweise die Sicherung SW1 durch das Auftreten einer elektrostatischen Entladung zerstört beziehungsweise geöffnet werden. In dem in 6A dargestellten Ausführungsbeispiel ist eine als Transistor ausgeführte Überbrückungsschaltung BR vorgesehen, die parallel zu dem ersten Ableitelement DE1 geschaltet ist. Der Transistor BR weist dabei einen Steueranschluss BL auf, über den ein Steuersignal zugeführt werden kann.
  • In Abhängigkeit des Steuersignals kann somit die gesteuerte Strecke des Transistors BR in einen leitenden Zustand versetzt werden, wodurch der erste und zweite Anschluss K1, K2 über das erste schaltbare Element SW1 gekoppelt wird. Beim Vorliegen einer entsprechenden Spannung zwischen den Anschlüssen K1, K2 kommt es dementsprechend zu einem Stromfluss über die Sicherung SW1, welcher die Sicherung SW1 zerstört und somit das erste Ableitelement DE1 in seiner Ableitfunktion deaktiviert. Das erste Ableitelement DE1 wird hierbei nicht zerstört. Das Steuersignal am Steuereingang DL kann mit Hilfe geeigneter Detektionsvorrichtungen wie zum Beispiel einer Power-on-Reset, POR, einer Überspannungsdetektionsschaltung, einer EPROM-Schaltung erzeugt werden oder direkt aus einem Digitalkern einer zu schützenden integrierten Schaltung abgegeben werden.
  • 6B zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, bei der im Gegensatz zu dem Ausführungsbeispiel in 6A eine Verschaltung des ersten Ableitelements DE1 und der Sicherung SW1 vertauscht ist. Zudem ist, ähnlich wie in dem Ausführungsbeispiel in 3, ein zweites Ableitelement DE2 zwischen dem ersten und zweiten Anschluss K1, K2 vorgesehen. Somit ist wiederum eine Schutzfunktion vor elektrostatischen Entladungen gewährleistet, auch wenn das erste Ableitelement DE1 durch Zerstörung der Sicherung SW1 abgetrennt beziehungsweise in seiner Funktion deaktiviert ist. Das zweite Ableitelement DE2 ist sowohl in diesem Ausführungsbeispiel als auch in dem Ausführungsbeispiel in 3 dauerhaft aktiviert bezüglich seiner Ableitfunktion.
  • 7 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, bei der das erste Ableitelement DE1 einen Steuereingang T1 zur Zuführung eines Steuersignals aufweist, in dessen Abhängigkeit das erste Ableitelement DE1 leitend steuerbar ist. Der Steuereingang T1 ist dabei mit dem Steueranschluss BL zur Zuführung des Steuersignals gekoppelt.
  • Durch das Steuersignal wird das Ableitelement DE1 aktiv während des Betriebs getriggert. Bei entsprechenden Spannungen an den Anschlüssen K1, K2 fließt ein so großer Strom durch die in Serie geschaltete Sicherung SW1, dass diese durchbrennt. Beispielsweise können als aktiv triggerbare Ableitelemente Thyristoren, insbesondere sogenannte Siliconcontrolled-rectifier, SCR, turn-on Bigfet-Ableitelemente oder andere aktive Turn-on-Ableitelemente mit und ohne Spannungsrücksprung verwendet werden.
  • In einem weiteren Ausführungsbeispiel kann zu der in 7 dargestellten Anordnung wiederum ein zweites Ableitelement DE2, beispielsweise wie in dem Ausführungsbeispiel in 3 parallel geschaltet werden.
  • Wie zuvor erläutert, können für verschiedene Betriebszustände einer zu schützenden Schaltung verschiedene Ableitelemente mit unterschiedlichen Schutzcharakteristika eingesetzt werden, die jeweils für einen der vorgesehenen Betriebszustände angepasst sind. 8 zeigt ein Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, bei der zwischen dem ersten und zweiten Anschluss K1, K2 eine erste und eine zweite Ableitstruktur ESD1, ESD2 geschaltet sind. Die erste Ableitstruktur ESD1 weist dabei eine Serienschaltung eines ersten schaltbaren Elements SW1 und eines ersten Ableitelements DE1 auf, welches vorzugsweise ein Element mit einer Spannungs-Stromkennlinie umfasst, die einen Spannungsrücksprung aufweist. Die zweite Ableitstruktur ESD2 umfasst dementsprechend eine Serienschaltung eines zweiten Ableitelements DE2 und eines zweiten schaltbaren Elements SW2, wobei das zweite Ableitelement DE2 vorzugsweise ein Element mit einer Spannungs-Stromkennlinie umfasst, die keinen Spannungsrücksprung aufweist. Der erste und zweite Anschluss K1, K2 sind jeweils über die Serienschaltung der schaltbaren Elemente SW1, SW2 und der Ableitelemente DE1, DE2 gekoppelt. Die Schaltungsanordnung weist ferner eine Steuerschaltung CTRL auf, die mit dem ersten und zweiten Anschluss gekoppelt ist und einen Steuerausgang aufweist, der zur Steuerung mit dem ersten und zweiten schaltbaren Element SW1, SW2 gekoppelt ist.
  • Die Steuerschaltung CTRL ist eingerichtet, über eine Ansteuerung des ersten und zweiten schaltbaren Elements SW1, SW2 mit entsprechenden Aktivierungssignalen EN, EN jeweils ein Ableitelement aus der Menge des ersten und zweiten Ableitele ments DE1, DE2 zu aktivieren und das jeweils andere Ableitelement aus der genannten Menge zu deaktivieren.
  • Die Steuerschaltung umfasst beispielsweise eine Detektionsschaltung um einen Betriebszustand der Schaltungsanordnung beziehungsweise der zu schützenden Schaltung zu bestimmen. Eine derartige Detektionsschaltung umfasst beispielsweise eine Power-on-Reset, POR-Schaltung, eine Poly-fuse, einen EPROM oder andere vergleichbare Schaltungen. Beispielsweise wird durch die Steuerschaltung CTRL ein durchschnittlicher Potentialunterschied zwischen dem ersten und dem zweiten Anschluss K1, K2 ausgewertet.
  • Die schaltbaren Elemente SW1, SW2 können als einmalig schaltbare Elemente ausgeführt sein, wobei in diesem Fall das erste schaltbare Element SW1 einmalig von einem leitenden in einen nicht leitenden Zustand schaltbar ist und das zweite schaltbare Element SW2 einmalig von einem nicht leitenden in einen leitenden Zustand versetzt werden kann. Anders ausgedrückt, kann das erste Ableitelement DE1 einmalig deaktiviert und das zweite Ableitelement DE2 einmalig aktiviert werden. Dies kann zum Beispiel für den Fall sinnvoll sein, dass das erste Ableitelement DE1 für einen Schutz eines Bauelements im nicht eingebauten Zustand, Chiplevel-Zustand, und das zweite Ableitelement DE2 für einen Schutz des Bauelements im eingebauten Zustand, Systemlevel-Zustand, vorgesehen sind.
  • Das erste und das zweite umschaltbare Element SW1, SW2 können jedoch auch als mehrfach schaltbare Elemente ausgeführt sein und zum Beispiel ein Transmissiongate oder einen p-Kanal-Feldeffekttransistor beziehungsweise Bipolartransistoren umfassen. Somit ist es möglich, auch den Schutz eines Bauteils zu gewährleisten, welches mehrmals ein- und ausgebaut beziehungsweise in Betrieb und außer Betrieb genommen wird.
  • Es gibt mehrere Möglichkeiten, ESD-Ableitelemente aktiv zu triggern. Dazu können verschiedene Triggerelemente eingesetzt werden. Die Triggereigenschaften von einigen dieser Triggerelemente sind besser für einen Chiplevel-ESD-Schutz geeignet, bei dem ein zu schützendes Bauteil beispielsweise gegen elektrostatische Entladungen aufgrund von Berührung geschützt werden soll. Die Triggereigenschaften von anderen Triggerelementen können dagegen besser für einen Systemlevel-ESD-Schutz geeignet sein, welcher ein zu schützendes Bauelement im eingebauten Zustand und/oder im Betrieb des Bauelements schützen soll.
  • Beispielsweise können Triggerelemente dazu eingerichtet sein, einen schnellen Spannungsanstieg zwischen zu schützenden Anschlüssen zu detektieren, um in dessen Abhängigkeit eine Triggerung auszulösen, wobei das Auslösen von einer bestimmten Anstiegszeit, englisch rise time, des überwachten Signals an den zu schützenden Anschlüssen abhängt. Eine derartige Triggerung kann beispielsweise mit einem Triggerelement durchgeführt werden, das zur Detektion ein RC-Glied aufweist. Ein Triggerelement mit einem RC-Glied kann dem gemäß auch als RC-Rise time-Trigger bezeichnet werden. Jedoch können im Normalbetrieb oder Systemlevelbetrieb auftretende transiente Störungen an den zu schützenden Anschlüssen eine unerwünschte Triggerung auslösen.
  • Ein Triggerelement, das für den Systemlevelschutz geeignet ist, ist beispielsweise dazu eingerichtet, ein Überschreiten einer vorbestimmten Schwellenspannung zwischen den zu überwachenden Anschlüssen zu detektieren und beim Überschreiten der Schwellenspannung eine Triggerung auszulösen. Ein derartiges Triggerelement spricht dabei üblicherweise nicht bei kurzen Spannungsspitzen an und ist aus diesem Grund weniger für einen Chiplevelschutz geeignet.
  • In 9 ist ein weiteres Ausführungsbeispiel einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen dargestellt, welche eine Ableitstruktur ESD1 mit zwei Steuereingängen zur Zuführung eines ersten und eines zweiten Steuersignals TEN1, TEN2 aufweist. Die Steuersignale TEN1, TEN2 werden von einer Steuerschaltung CTRL abgegeben.
  • Die Ableitstruktur ESD1 weist beispielsweise ein Ableitelement, ein erstes Triggerelement, das für einen Chiplevelschutz geeignet ist, und ein zweites Triggerelement, das für einen Systemlevelschutz geeignet ist, auf, die aus Übersichtsgründen hier nicht dargestellt sind. Beispielsweise kann das erste Triggerelement durch das erste Steuersignal TEN1 aktiviert beziehungsweise deaktiviert werden. Dementsprechend lässt sich auch das zweite Triggerelement durch das zweite Steuersignal TEN2 aktivieren beziehungsweise deaktivieren. Die Steuerschaltung CTRL kann somit in Abhängigkeit eines benötigten Schutzes, nämlich eines Chiplevelschutzes oder eines Systemlevelschutzes, das entsprechende Triggerelement aktivieren und das andere Triggerelement deaktivieren. Im Falle einer Triggerung des aktivierten Triggerelements wird das entsprechende Triggersignal zur Ansteuerung des Ableitelements verwendet beziehungsweise weiter geleitet. Anders ausgedrückt kann das Ableitelement in Abhängigkeit des Triggersignals den ersten und den zweiten Anschluss K1, K2 elektrisch koppeln, um die elektrostatische Entladung abzuleiten.
  • Das erste Triggerelement ist beispielsweise dazu eingerichtet, in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen erstem und zweitem Anschluss K1, K2 ein erstes Triggersignal abzugeben, während das zweite Triggerelement eingerichtet ist, in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss ein zweites Triggersignal abzugeben. Das erste und zweite Triggerelement können jeweils durch ein erstes und ein zweites schaltbares Element aktiviert beziehungsweise deaktiviert werden, wobei die schaltbaren Elemente durch die Steuersignale TEN1, TEN2 gesteuert werden.
  • Für eine Schaltungsanordnung gemäß diesem Ausführungsbeispiel kann es sinnvoll sein, als Ableitelement einen PNP-Transistor, einen p-Kanal-Feldeffekttransistor, eine Zenerdiode oder allgemein ein Element mit einer Spannungs-Stromkennlinie einzusetzen, die keinen Spannungsrücksprung aufweist. Eine Bestimmung eines Betriebszustands der zu schützenden Schaltung kann beispielsweise durch Auswertung eines durchschnittlichen Potentialunterschieds zwischen dem ersten und dem zweiten Anschluss K1, K2 erfolgen. Somit kann anhand des durchschnittlichen Potentialunterschieds bestimmt werden, ob ein Chiplevelschutz oder ein Systemlevelschutz benötigt wird.
  • 10 zeigt ein weiteres Ausführungsbeispiel einer derartigen Schaltungsanordnung, das auf dem Ausführungsbeispiel in 9 basiert. Dabei umfasst die Schaltungsanordnung ein erstes Triggerelement TR1 und ein zweites Triggerelement TR2, die jeweils elektrisch mit dem ersten und dem zweiten Anschluss K1, K2 zur Überwachung der Potentialverhältnisse elektrisch verbunden sind. Ferner sind ein erstes und ein zweites schaltbares Element SW1, SW2 vorgesehen, die in diesem Ausführungsbeispiel als UND-Glieder ausgeführt sind. Ein jeweils erster Eingang der UND-Glieder SW1, SW2 ist zur Zuführung eines entsprechenden Steuersignals TEN1, TEN2 von der Steuerschaltung CTRL eingerichtet, während ein jeweiliger zweiter Eingang mit entsprechenden Triggerausgängen TA1, TA2 des ersten und zweiten Triggerelements TR1, TR2 gekoppelt ist. Ausgänge der UND-Glieder SW1, SW2 sind mit einem ODER-Glied OR gekoppelt, dessen Ausgang mit einem Triggereingang des Ableitelements DE1 gekoppelt ist. Ein Widerstand RPU koppelt den Triggereingang des Ableitelements DE1 mit dem zweiten Anschluss K2.
  • In einem Systemlevelbetriebszustand wird das erste Steuersignal TEN1 auf einen logischen LOW-Zustand gesetzt, wodurch am Ausgang des ersten UND-Glieds SW1 dauerhaft ebenfalls ein LOW-Signal abgegeben wird, unabhängig von einem ersten Triggersignal, das am ersten Triggerausgang TA1 abgegeben wird. Dem entsprechend wird das zweite Steuersignal TEN2 auf einen HIGH-Zustand gesetzt, so dass am Ausgang des zweiten UND-Glieds SW2 ein mögliches zweites Triggersignal am zweiten Triggerausgang TA2 ausgangsseitig weitergeleitet wird. Durch das ODER-Glied OR kann ein weitergeleitetes Triggersignal an den Triggereingang T des Ableitelements DE1 geführt werden, um eine leitende Verbindung der Anschlüsse K1, K2 zu bewirken.
  • Wenn jedoch von der Steuerschaltung CTRL ein Chiplevel-Betriebszustand detektiert wird, wird das erste Steuersignal TEN1 auf einen HIGH-Zustand und das zweite Steuersignal TEN2 auf einen LOW-Zustand gesetzt, so dass ein erstes Triggersignal des ersten Triggerelements TR1 weitergeleitet werden kann, während ein zweites Triggersignal des zweiten Triggerelements TR2 vom zweiten UND-Glied SW2 blockiert wird.
  • 11 zeigt ein weiteres Ausführungsbeispiel einer Schaltungsanordnung, die auf dem in 9 dargestellten Ausführungsbeispiel basiert. Das erste und zweite schaltbare Element SW1, SW2 sind in diesem Ausführungsbeispiel als Inverter ausgeführt, denen entsprechend eingangsseitig das erste und zweite Steuersignal TEN1, TEN2 zugeführt wird. Die Inverter SW1, SW2 sind jeweils an einem Anschluss mit dem ersten Anschluss K1 und an einem weiteren Anschluss mit einem jeweiligen Transistor N1, N2 gekoppelt, deren Steuereingang an einen der Triggerausgänge TA1, TA2 angeschlossen ist. Ausgänge der Inverters SW1, SW2 sind mit dem Triggereingang T des Ableitelements DE1 gekoppelt.
  • Die Transistoren N1, N2 können durch entsprechende Triggersignale des ersten und zweiten Triggerelements TR1, TR2 aufgesteuert werden. Im Falle eines Systemlevelbetriebszustands ist das erste Steuersignal TEN1 wiederum auf einen LOW-Zustand gesetzt, wodurch der Ausgang des ersten Schaltelements SW1 auf das Potential am ersten Anschluss K1 gezogen wird. Damit können keine Triggersignale über den ersten Transistor N1 an das Ableitelement DE1 weitergeleitet werden. Die erste Triggereinrichtung TR1 ist entsprechend deaktiviert. Gleichzeitig wird in diesem Fall das zweite Steuersignal TEN2 wiederum auf einen logischen HIGH-Zustand gesetzt, wodurch der zweite Inverter SW2 zwar nach unten, in Richtung des Potentials am zweiten Anschluss K2 gezogen wird, das Ausgangspotential des Inverters SW2 aber wegen des Widerstands RP auf dem Potential des ersten Anschlusses K1 bleibt. Sobald der zweite Transistor N2 durch ein Triggersignal am Triggerausgang TA2 des zweiten Triggerelements TR2 aktiviert beziehungsweise durchgesteuert wird, wird das Potential am Ausgang des zweiten Inverters SW2 auf das Potential des zweiten An schlusses K2 gezogen, wodurch es zu einer Triggerung des Ableitelements DE1 kommt.
  • Somit sind das erste Triggerelement TR1 deaktiviert und das zweite Triggerelement TR2 aktiviert. Bei einem entsprechenden Vertauschen der logischen Zustände der Steuersignale TEN1, TEN2 kann somit das erste Triggerelement TR1 aktiviert und das zweite Triggerelement TR2 deaktiviert werden, entsprechend einem Schutz für einen Chiplevelbetriebszustand.
  • 12 zeigt ein alternatives Ausführungsbeispiel einer Schaltungsanordnung, welches wiederum auf dem Ausführungsbeispiel in 9 basiert. Hierbei sind an den entsprechenden Triggerausgängen TA1, TA2 als Transistoren ausgeführte schaltbare Elemente SW1, SW2 vorgesehen, welche die Triggerausgänge TA1, TA2 mit dem zweiten Anschluss K2 koppeln. Das erste und zweite schaltbare Element SW1, SW2 werden über die Steuersignale TEN1, TEN2 angesteuert. In Abhängigkeit des Schaltzustands der schaltbaren Elemente SW1, SW2 kann ein jeweiliges Triggersignal des ersten und zweiten Triggerelements TR1, TR2 zur Steuerung von n-Kanal-Feldeffekttransistoren N1, N2 verwendet werden, deren Ausgänge mit dem Triggereingang T des Ableitelements DE1 gekoppelt sind. Wenn eines der schaltbaren Elemente SW1, SW2 in einem leitenden Zustand ist, liegt somit das Potential am Steuereingang des entsprechenden Transistors N1, N2 auf dem Potential des zweiten Anschlusses K2, so dass eine Aufsteuerung des jeweiligen Transistors N1, N2 nicht möglich ist. Eine Aktivierung beziehungsweise Deaktivierung des ersten und zweiten Triggerelements TR1, TR2 erfolgt somit in Abhängigkeit eines Schaltzustands der schaltbaren Elemente SW1, SW2. Die Transistoren der schaltbaren Elemente SW1, SW2 können in diesem Fall für eine kleine Strom belastung ausgelegt werden und weisen deshalb einen geringen Platzbedarf in einer integrierten Schaltung auf.
  • 13 zeigt ein Ausführungsbeispiel von Triggerelementen TR1, TR2, welche basierend auf dem Prinzip des in 9 dargestellten Ausführungsbeispiels durch Steuersignale TEN1, TEN2 aktiviert beziehungsweise deaktiviert werden können. Das erste Triggerelement TR1 umfasst eine Serienschaltung eines Kondensators C1 und eines Widerstands R1 sowie ein Verstärkerelement A1, das eingangsseitig mit dem Verbindungsknoten des Widerstands R1 und des Kondensators C1 verbunden ist. Ein Ausgang des Verstärkerelements A1 bildet den ersten Triggerausgang TA1 beziehungsweise ist mit dem ersten Triggerausgang TA1 gekoppelt. Das zweite Triggerelement TR2 umfasst eine Serienschaltung einer Zenerdiode Z2 und eines Widerstands R2, die zwischen den ersten und zweiten Anschluss K1, K2 geschaltet sind. An einen Verbindungsknoten der Zenerdiode Z2 und des Widerstands R2 ist ähnlich wie im ersten Triggerelement TR1 ein zweites Verstärkerelement A2 angeschlossen, dessen Ausgang den zweiten Triggerausgang TA2 bildet beziehungsweise mit diesem gekoppelt ist.
  • Das erste Triggerelement TR1 ist durch die RC-Serienschaltung der Elemente R1, C1 geeignet, einen vorbestimmten Spannungsanstieg zwischen dem ersten und zweiten Anschluss K1, K2 zu detektieren und ein entsprechendes Triggersignal abzugeben. Das erste Triggerelement TR1 eignet sich aus diesem Grund insbesondere für einen Chiplevelbetriebszustand. Eine Zeitdauer eines zu detektierenden Spannungsanstiegs kann beispielsweise durch entsprechende Dimensionierung des Kondensators C1 und/oder des Widerstands R1 erfolgen.
  • Das zweite Triggerelement TR2 ist durch die Serienschaltung der Zenerdiode Z2 und des Widerstands R2 geeignet, in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss ein zweites Triggersignal abzugeben. Die Schwellenspannung wird dabei insbesondere durch die Durchbruchspannung der Zenerdiode Z2 bestimmt. Das zweite Triggerelement TR2 eignet sich daher insbesondere für einen Systemlevelbetriebszustand, bei dem die Schaltungsanordnung eingebaut beziehungsweise in Betrieb genommen ist.
  • Jeweils parallel zu den Widerständen R1, R2 des ersten und zweiten Triggerelements TR1, TR2 ist ein als Transistor ausgeführtes schaltbares Element SW1, SW2 vorgesehen, das in Abhängigkeit des ersten beziehungsweise zweiten Steuersignals TEN1, TEN2 steuerbar ist. Die Triggerausgänge TA1, TA2 sind beispielsweise mit einem Triggereingang eines hier nicht dargestellten Ableitelements DE1 gekoppelt. Die Steuersignale TEN1, TEN2 können, mit Verweis auf 9, von einer entsprechenden Steuerschaltung CTRL bereitgestellt werden.
  • Bei einem HIGH-Zustand eines der Steuersignale TEN1, TEN2 wird das entsprechende schaltbare Element SW1, SW2 durchgesteuert, so dass der jeweilige Widerstand R1, R2 überbrückt ist. In diesem Fall ist ein dynamisches Aufsteuern des jeweiligen Triggerelements TR1, TR2 nicht mehr möglich. Somit kann wiederum durch entsprechende Ansteuerung der schaltbaren Elemente SW1, SW2 eine Aktivierung beziehungsweise Deaktivierung des ersten und zweiten Triggerelements TR1, TR2 erfolgen.
    • K1, K2
    Anschluss
    SW1, SW2
    schaltbares Element
    ESD1, ESD2
    Ableitstruktur
    DE1, DE2
    Ableitelement
    VB
    Durchbruchspannung
    VR
    Rücksprungspannung
    VBAT
    Versorgungsspannung
    BR
    Überbrückungselement
    BL
    Steuereingang
    CTRL
    Steuerschaltung
    EN
    Steuersignal
    TEN1, TEN2
    Steuersignal
    R1, R2, RPU
    Widerstand
    C1
    Kondensator
    Z2
    Zenerdiode
    A1, A2
    Verstärkerelement
    TA1, TA2
    Triggerausgang
    TR1, TR2
    Triggerelement
    N1, N2
    Transistor
    T, T1
    Triggereingang
    SA, SFA
    Kennlinie

Claims (19)

  1. Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, aufweisend eine erste Ableitstruktur (ESD1), die erste Ableitstruktur (ESD1) umfassend – ein erstes Ableitelement (DE1), das eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss (K1, K2) abzuleiten; und – ein erstes schaltbares Element (SW1), das einen ersten und einen zweiten Schaltzustand einnehmen kann, wobei eine Funktion des ersten Ableitelements (DE1) in Abhängigkeit des Schaltzustands des ersten schaltbaren Elements (SW1) aktivierbar ist.
  2. Schaltungsanordnung nach Anspruch 1, bei der eine Serienschaltung des ersten Ableitelements (DE1) und des ersten schaltbaren Elements (SW1) den ersten Anschluss (K1) mit dem zweiten Anschluss (K2) koppelt.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, die eine zweite Ableitstruktur (ESD2) mit einem zweiten Ableitelement (DE2) umfasst, wobei das zweite Ableitelement (DE2) den ersten Anschluss (K1) mit dem zweiten Anschluss (K2) koppelt und wenigstens eines der folgenden umfasst: – einen pnp-Transistor; – einen p-Kanal-Feldeffekttransistor; – eine Zenerdiode; oder – ein Element mit einer Spannungs-Strom-Kennlinie, die keinen Spannungsrücksprung aufweist.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, bei dem das erste Ableitelement (DE1) wenigstens eines der folgenden umfasst: – einen npn-Transistor; – einen n-Kanal-Feldeffekttransistor; – einen Thyristor; oder – ein Element mit einer Spannungs-Strom-Kennlinie, die einen Spannungsrücksprung aufweist.
  5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, bei der das erste schaltbare Element (SW1) als einmalig schaltbares Element ausgebildet ist.
  6. Schaltungsanordnung nach Anspruch 5, bei der das einmalig schaltbare Element eine Schmelzsicherung umfasst.
  7. Schaltungsanordnung nach Anspruch 5 oder 6, bei der die erste Ableitstruktur (ESD1) eine Überbrückungsschaltung (BR) aufweist, die an das erste schaltbare Element (SW1) angeschlossen ist und in Abhängigkeit eines Steuersignals den ersten und zweiten Anschluss (K1, K2) über das erste schaltbare Element (SW1) koppelt.
  8. Schaltungsanordnung nach Anspruch 5 oder 6, bei der das erste Ableitelement (DE1) einen Steuereingang (T1) zur Zuführung eines Steuersignals aufweist, in dessen Abhängigkeit das erste Ableitelement (DE1) leitend steuerbar ist.
  9. Schaltungsanordnung nach Anspruch 3, bei der der erste und zweite Anschluss (K1, K2) über eine Serienschaltung des zweiten Ableitelements (DE2) und eines zweiten schaltbaren Elements (SW2) gekoppelt sind, und bei der die Schaltungsanordnung eine Steuerschaltung (CTRL) aufweist, die eingerichtet ist, über eine Ansteuerung des ersten und zweiten schaltbaren Elements (SW1, SW2) jeweils ein Ableitelement aus der Menge des ersten und zweiten Ableitelements (DE1, DE2) zu aktivieren und das jeweils andere Ableitelement zu deaktivieren.
  10. Schaltungsanordnung nach Anspruch 9, bei dem das erste und/oder das zweite schaltbare Element (SW1, SW2) ein Transmission Gate oder einen p-Kanal-Feldeffekttransistor umfasst.
  11. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, ferner umfassend: – ein erstes Triggerelement (TR1), das eingerichtet ist, in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen dem ersten und zweiten Anschluss (K1, K2) ein erstes Triggersignal abzugeben; – ein zweites Triggerelement, das eingerichtet ist, in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss (K1, K2) ein zweites Triggersignal abzugeben; – ein zweites schaltbares Element (SW2); und – eine Steuerschaltung (CTRL), die eingerichtet ist, über eine Ansteuerung des ersten und zweiten schaltbaren Elements (SW1, SW2) eine Funktion des ersten und zweiten Triggerelements (TR1, TR2) zu aktivieren; – wobei das erste Ableitelement dazu eingerichtet ist, in Abhängigkeit des ersten und/oder des zweiten Triggersignals den ersten und zweiten Anschluss (K1, K2) zu koppeln.
  12. Schaltungsanordnung nach Anspruch 11, bei der das erste Ableitelement (DE1) wenigstens eines der folgenden umfasst: – einen pnp-Transistor; – einen p-Kanal-Feldeffekttransistor; – eine Zenerdiode; oder – ein Element mit einer Spannungs-Strom-Kennlinie, die keinen Spannungsrücksprung aufweist.
  13. Schaltungsanordnung nach Anspruch 11 oder 12, bei dem die Steuerschaltung (CTRL) dazu eingerichtet ist, eine Funktion des ersten und zweiten Triggerelements (TR1, TR2) in Abhängigkeit eines durchschnittlichen Potentialunterschieds zwischen dem ersten und zweiten Anschluss (K1, K2) zu aktivieren und/oder zu deaktivieren.
  14. Verfahren zum Betreiben einer Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen, umfassend – Bereitstellen der Schaltungsanordnung mit einem ersten Ableitelement (DE1), das eingerichtet ist, eine elektrostatische Entladung zwischen einem ersten und einem zweiten Anschluss (K1, K2) abzuleiten; – Bestimmen eines Betriebszustands der Schaltungsanordnung; und – Aktivieren und/oder Deaktivieren einer Ableitfunktion des ersten Ableitelements (DE1) in Abhängigkeit des bestimmten Betriebszustands.
  15. Verfahren nach Anspruch 14, bei dem ein zweites Ableitelement (DE2) bereitgestellt wird, das eingerichtet ist, eine elektrostatische Entladung zwischen dem ersten und zweiten Anschluss (K1, K2) abzuleiten, wobei eine Ableitfunktion des zweiten Ableitelements (DE2) dauerhaft aktiviert ist oder in Abhängigkeit eines Aktivierungszustands der Ableitfunktion des ersten Ableitelements (DE1) aktiviert oder deaktiviert wird.
  16. Verfahren nach Anspruch 14 oder 15, bei dem das Aktivieren und/oder Deaktivieren über ein schaltbares Element (SW1) erfolgt, das in einer Serienschaltung mit dem ersten Ableitelement (DE1) den ersten Anschluss (K1) mit dem zweiten Anschluss (K2) koppelt.
  17. Verfahren nach einem der Ansprüche 14 bis 16, bei dem das Deaktivieren einer Ableitfunktion des ersten Ableitelements (DE1) irreversibel erfolgt.
  18. Verfahren nach Anspruch 14 oder 15, ferner umfassend – Erzeugen eines ersten Triggersignals in Abhängigkeit eines vorbestimmten Spannungsanstiegs zwischen dem ersten und zweiten Anschluss (K1, K2); – Erzeugen eines zweiten Triggersignals in Abhängigkeit einer vorbestimmten Schwellenspannung zwischen dem ersten und zweiten Anschluss (K1, K2); – wobei das Aktivieren und/oder Deaktivieren umfasst, dass ein Weiterleiten des ersten Triggersignals aktiviert wird, wenn beim Bestimmen ein erster Betriebszustand bestimmt wird, und ein Weiterleiten des zweiten Triggersignals aktiviert wird, wenn beim Bestimmen ein zweiter Betriebszustand bestimmt wird; und – wobei das erste Ableitelement (DE1) mit dem weitergeleiteten Triggersignal angesteuert wird.
  19. Verfahren nach einem der Ansprüche 14 bis 18, bei dem beim Bestimmen des Betriebszustands ein durchschnittlicher Potentialunterschied zwischen dem ersten und zweiten Anschluss (K1, K2) ausgewertet wird.
DE102007040875.9A 2007-08-29 2007-08-29 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen Active DE102007040875B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102007040875.9A DE102007040875B4 (de) 2007-08-29 2007-08-29 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
PCT/EP2008/061035 WO2009027348A2 (de) 2007-08-29 2008-08-22 Schaltungsanordnung zum schutz vor elektrostatischen entladungen und verfahren zum betreiben einer solchen
US12/675,833 US9351385B2 (en) 2007-08-29 2008-08-22 Circuit arrangement for protection from electrostatic discharges and method for operating same
US14/261,393 US9265134B2 (en) 2007-08-29 2014-04-24 Circuit arrangement for protection against electrostatic discharges and a method for operating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007040875.9A DE102007040875B4 (de) 2007-08-29 2007-08-29 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen

Publications (2)

Publication Number Publication Date
DE102007040875A1 true DE102007040875A1 (de) 2009-03-05
DE102007040875B4 DE102007040875B4 (de) 2017-11-16

Family

ID=39967261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007040875.9A Active DE102007040875B4 (de) 2007-08-29 2007-08-29 Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen

Country Status (3)

Country Link
US (2) US9351385B2 (de)
DE (1) DE102007040875B4 (de)
WO (1) WO2009027348A2 (de)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011156232A1 (en) * 2010-06-09 2011-12-15 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10043792B2 (en) 2009-11-04 2018-08-07 Analog Devices, Inc. Electrostatic protection device
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8693148B2 (en) * 2009-01-08 2014-04-08 Micron Technology, Inc. Over-limit electrical condition protection circuits for integrated circuits
US8861158B2 (en) * 2010-04-21 2014-10-14 Cypress Semiconductor Corporation ESD trigger for system level ESD events
US10199482B2 (en) 2010-11-29 2019-02-05 Analog Devices, Inc. Apparatus for electrostatic discharge protection
US20120250206A1 (en) * 2011-03-30 2012-10-04 General Electric Company Compact residual current breaker with overcurrent protection
US8724268B2 (en) 2011-08-30 2014-05-13 Micron Technology, Inc. Over-limit electrical condition protection circuits and methods
US9224724B2 (en) * 2012-05-30 2015-12-29 Texas Instruments Incorporated Mutual ballasting multi-finger bidirectional ESD device
CN103744318B (zh) * 2014-01-22 2016-03-16 刘德水 一种开关控制系统
EP3107121B1 (de) 2015-06-16 2018-02-21 Nxp B.V. Schutzschaltung vor elektrostatischen entladungen für stromschienen
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
TWI708239B (zh) * 2018-05-22 2020-10-21 聯詠科技股份有限公司 顯示器儀器及其資料驅動積體電路
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
TWI737961B (zh) 2019-01-30 2021-09-01 晶喬科技股份有限公司 整合式多功能晶片
CN111564427B (zh) * 2019-02-14 2022-04-29 晶乔科技股份有限公司 整合式多功能芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327125B1 (en) * 1999-12-22 2001-12-04 Philips Electronics North America Corporation Integrated circuit with removable ESD protection
US6690557B2 (en) * 2001-09-24 2004-02-10 Faraday Technology Corp. CMOS whole chip low capacitance ESD protection circuit
US20040100745A1 (en) * 2002-11-21 2004-05-27 Industrial Technology Research Institute Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975798A (en) * 1989-09-05 1990-12-04 Motorola Inc. Voltage-clamped integrated circuit
US5656967A (en) * 1995-08-07 1997-08-12 Micron Technology, Inc. Two-stage fusible electrostatic discharge protection circuit
US5821572A (en) * 1996-12-17 1998-10-13 Symbios, Inc. Simple BICMOS process for creation of low trigger voltage SCR and zener diode pad protection
KR100249162B1 (ko) * 1996-12-31 2000-03-15 김영환 정전기(eds)보호회로
TW359025B (en) * 1997-10-07 1999-05-21 Winbond Electronics Corp Static discharge protection circuit having silicon control rectifier
US6424510B1 (en) 2000-04-28 2002-07-23 Exar Corporation ESD structure for IC with over-voltage capability at pad in steady-state
EP1368875A1 (de) * 2001-03-16 2003-12-10 Sarnoff Corporation Strukturen zum schutz vor elektrostatischen entladungen mit hohem haltestrom für latch-up-immunität
TW488056B (en) * 2001-04-24 2002-05-21 Vanguard Int Semiconduct Corp Two-staged ESD protection circuit with accelerated conduction of the secondary stage
US6566911B1 (en) * 2001-05-18 2003-05-20 Pixelworks, Inc. Multiple-mode CMOS I/O cell
TW502428B (en) * 2001-09-03 2002-09-11 Faraday Tech Corp Electrostatic discharge protection circuit for power source terminal with dual trigger voltages
US6654304B1 (en) * 2002-06-25 2003-11-25 Analog Devices, Inc. Poly fuse trim cell
US7187530B2 (en) 2002-12-27 2007-03-06 T-Ram Semiconductor, Inc. Electrostatic discharge protection circuit
US20040190208A1 (en) * 2003-03-26 2004-09-30 Maxim Levit Electrostatic discharge protection and methods thereof
JP3901671B2 (ja) * 2003-08-19 2007-04-04 松下電器産業株式会社 半導体集積回路装置
US20050111150A1 (en) * 2003-11-25 2005-05-26 King Billion Electronics Co., Ltd. Electrostatic discharge protection circuit
WO2005078798A2 (de) * 2004-02-13 2005-08-25 Austriamicrosystems Ag Schaltungsanordnung und verfahren zum schutz einer integrierten halbleiterschaltung
DE102004029008A1 (de) 2004-06-16 2006-01-05 Austriamicrosystems Ag Schutzanordnung für eine Halbleiterschaltungsanordnung mit einer Thyristorstruktur und Verfahren zu ihrem Betrieb
JP4942007B2 (ja) * 2004-10-25 2012-05-30 ルネサスエレクトロニクス株式会社 半導体集積回路
EP1879229A1 (de) * 2006-07-13 2008-01-16 STMicroelectronics S.r.l. Verbesserte Schutzvorrichtung vor elektrostatischen Entladungen (ESD)

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327125B1 (en) * 1999-12-22 2001-12-04 Philips Electronics North America Corporation Integrated circuit with removable ESD protection
US6690557B2 (en) * 2001-09-24 2004-02-10 Faraday Technology Corp. CMOS whole chip low capacitance ESD protection circuit
US20040100745A1 (en) * 2002-11-21 2004-05-27 Industrial Technology Research Institute Silicon-controlled rectifier with dynamic holding voltage for on-chip electrostatic discharge protection

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10043792B2 (en) 2009-11-04 2018-08-07 Analog Devices, Inc. Electrostatic protection device
US8928085B2 (en) 2010-06-09 2015-01-06 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8368116B2 (en) 2010-06-09 2013-02-05 Analog Devices, Inc. Apparatus and method for protecting electronic circuits
US8432651B2 (en) 2010-06-09 2013-04-30 Analog Devices, Inc. Apparatus and method for electronic systems reliability
EP3336896A1 (de) * 2010-06-09 2018-06-20 Analog Devices, Inc. Vorrichtung und verfahren für die zuverlässigkeit von elektronischen systemen
WO2011156232A1 (en) * 2010-06-09 2011-12-15 Analog Devices, Inc. Apparatus and method for electronic systems reliability
US8633509B2 (en) 2011-02-04 2014-01-21 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8466489B2 (en) 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8592860B2 (en) 2011-02-11 2013-11-26 Analog Devices, Inc. Apparatus and method for protection of electronic circuits operating under high stress conditions
US8772091B2 (en) 2011-02-11 2014-07-08 Analog Devices, Inc. Methods for protecting electronic circuits operating under high stress conditions
US8665571B2 (en) 2011-05-18 2014-03-04 Analog Devices, Inc. Apparatus and method for integrated circuit protection
US8680620B2 (en) 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
US8947841B2 (en) 2012-02-13 2015-02-03 Analog Devices, Inc. Protection systems for integrated circuits and methods of forming the same
US8829570B2 (en) 2012-03-09 2014-09-09 Analog Devices, Inc. Switching device for heterojunction integrated circuits and methods of forming the same
US8946822B2 (en) 2012-03-19 2015-02-03 Analog Devices, Inc. Apparatus and method for protection of precision mixed-signal electronic circuits
US9362265B2 (en) 2012-03-19 2016-06-07 Analog Devices, Inc. Protection devices for precision mixed-signal electronic circuits and methods of forming the same
US8610251B1 (en) 2012-06-01 2013-12-17 Analog Devices, Inc. Low voltage protection devices for precision transceivers and methods of forming the same
US8637899B2 (en) 2012-06-08 2014-01-28 Analog Devices, Inc. Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
US9356011B2 (en) 2012-11-20 2016-05-31 Analog Devices, Inc. Junction-isolated blocking voltage structures with integrated protection structures
US8796729B2 (en) 2012-11-20 2014-08-05 Analog Devices, Inc. Junction-isolated blocking voltage devices with integrated protection structures and methods of forming the same
US9006781B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Devices for monolithic data conversion interface protection and methods of forming the same
US8860080B2 (en) 2012-12-19 2014-10-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9006782B2 (en) 2012-12-19 2015-04-14 Analog Devices, Inc. Interface protection device with integrated supply clamp and method of forming the same
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9275991B2 (en) 2013-02-13 2016-03-01 Analog Devices, Inc. Apparatus for transceiver signal isolation and voltage clamp
US9147677B2 (en) 2013-05-16 2015-09-29 Analog Devices Global Dual-tub junction-isolated voltage clamp devices for protecting low voltage circuitry connected between high voltage interface pins and methods of forming the same
US9171832B2 (en) 2013-05-24 2015-10-27 Analog Devices, Inc. Analog switch with high bipolar blocking voltage in low voltage CMOS process
US9484739B2 (en) 2014-09-25 2016-11-01 Analog Devices Global Overvoltage protection device and method
US9478608B2 (en) 2014-11-18 2016-10-25 Analog Devices, Inc. Apparatus and methods for transceiver interface overvoltage clamping
US10068894B2 (en) 2015-01-12 2018-09-04 Analog Devices, Inc. Low leakage bidirectional clamps and methods of forming the same
US10181719B2 (en) 2015-03-16 2019-01-15 Analog Devices Global Overvoltage blocking protection device
US9673187B2 (en) 2015-04-07 2017-06-06 Analog Devices, Inc. High speed interface protection apparatus
US10008490B2 (en) 2015-04-07 2018-06-26 Analog Devices, Inc. High speed interface protection apparatus
US9831233B2 (en) 2016-04-29 2017-11-28 Analog Devices Global Apparatuses for communication systems transceiver interfaces
US10249609B2 (en) 2017-08-10 2019-04-02 Analog Devices, Inc. Apparatuses for communication systems transceiver interfaces
US10700056B2 (en) 2018-09-07 2020-06-30 Analog Devices, Inc. Apparatus for automotive and communication systems transceiver interfaces

Also Published As

Publication number Publication date
WO2009027348A3 (de) 2009-05-07
US20140233145A1 (en) 2014-08-21
WO2009027348A2 (de) 2009-03-05
US9265134B2 (en) 2016-02-16
US20110110004A1 (en) 2011-05-12
DE102007040875B4 (de) 2017-11-16
US9351385B2 (en) 2016-05-24

Similar Documents

Publication Publication Date Title
DE102007040875A1 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
DE60130146T2 (de) Esd-schutzeinrichtungen
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102016114740B3 (de) Elektronische Sicherung für eine elektrische Last in einem Bordnetz eines Kraftfahrzeugs
DE102017104522A1 (de) Vorrichtung und Verfahren für aktiv gesteuerten Schutz vor transienter Überlastung mit Falsch-Bedingung-Abschaltung
EP1703559A1 (de) ESD Schutzschaltung für niedrige Spannungen
DE102008001368A1 (de) Flächenoptimierte ESD-Schutzschaltung
DE112008002348B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung derselben
DE112018003410T5 (de) Kurzschlussschutzschaltung für ein Halbleiterschaltelement
DE3735511C2 (de) Spannungsstoßschutzschaltkreis
DE102006021847B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen
DE102008006963B4 (de) ESD-Leistungsklemmeinrichtung mit stabiler Einschaltfunktion
DE102017125747A1 (de) Elektronischer Schaltkreis, integrierter Schaltkreis und Motoranordnung
DE102017125802A1 (de) Elektronikschaltkreis, integrierter Schaltkreis und Motoranordnung
DE102004004789B3 (de) ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen
DE102011109596B4 (de) Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen
DE10040092A1 (de) Schaltungsanordnung zur Erkennung eines Fehlerzustands
DE102013203076B4 (de) Vorrichtung mit Erkennung des Latch-Up-Effekts und Verfahren zum Bilden dieser Vorrichtung
EP3098850B1 (de) Schutzschaltung und verfahren zum schutz einer schaltung
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE102004007241A1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102004055057A1 (de) Ausgangsschaltung
EP4254797A2 (de) Vorrichtung und verfahren zur verhinderung eines substratstroms in einem ic-halbleitersubstrat
WO2011023806A1 (de) Halbleiterkörper mit einer anschlusszelle
DE60220828T2 (de) Gegenüber polaritätsumkehr tolerante elektrische schaltung zum esd-schutz

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final